[go: up one dir, main page]

KR0177769B1 - 고전압 소비를 최소화한 분산 드라이버 - Google Patents

고전압 소비를 최소화한 분산 드라이버 Download PDF

Info

Publication number
KR0177769B1
KR0177769B1 KR1019950015213A KR19950015213A KR0177769B1 KR 0177769 B1 KR0177769 B1 KR 0177769B1 KR 1019950015213 A KR1019950015213 A KR 1019950015213A KR 19950015213 A KR19950015213 A KR 19950015213A KR 0177769 B1 KR0177769 B1 KR 0177769B1
Authority
KR
South Korea
Prior art keywords
word line
inverter
voltage
line control
high voltage
Prior art date
Application number
KR1019950015213A
Other languages
English (en)
Other versions
KR970003263A (ko
Inventor
이승근
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950015213A priority Critical patent/KR0177769B1/ko
Priority to US08/661,109 priority patent/US5663920A/en
Priority to JP14726896A priority patent/JP3255847B2/ja
Publication of KR970003263A publication Critical patent/KR970003263A/ko
Application granted granted Critical
Publication of KR0177769B1 publication Critical patent/KR0177769B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술 분야:
불휘발성 반도체 메모리에 있어서, 특히 워드라인 제어하기 위한 분산 드라이버에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제 :
분산 드라이버의 접지단자의 총 차아지양을 감소시켜 고전압의 펌프 용량을 최소화 할 수 있는 워드라인 제어회로를 제공한다.
3. 발명의 해결방법의 요지 :
고전압과 노드 A사이에 채널이 직렬로 접속된 피모오스 트랜지스터들의 드레인과 엔모오스 트랜지스터들의 드레인들이 접속된 노드 B를 통한 출력들을 이용하여 워드라인들에 접속된 메모리 셀들을 제어하는 워드라인 제어회로에서 상기 피모오스 트랜지스터들과 상기 엔모오스 트랜지스터들의 게이트에는 상기 고전압에 의해 스위칭되는 외부신호를 인가하고, 노드 A에는 인버어터를 통하여 전원전압이 인가되며, 미리 상기 엔모오스 트랜지스터들의 소오스를 전원전압으로 충전시킴을 특징으로 하는 워드라인 제어회로를 구비한다.
4. 발명의 중요한 용도 :
워드라인을 제어하기 위한 회로에 적합하게 사용된다.

Description

고전압 소비를 최소화한 분산 드라이버
제1도는 종래의 기술에 따라 워드라인을 제어하기 위한 회로도.
제2도는 제1도에 도시된 회로도의 타이밍도.
제3도는 본 발명에 따라 워드라인을 제어하기 위한 회로도.
제4도는 제3도에 도시된 회로도의 타이밍도.
본 발명은 반도체 메모리에 관한 것으로, 특히 낸드형 불휘발성 메모리에 관한 것이다.
일반적으로 전원전압 VCC이 인가되는 반도체 소자에서 더 빠른 스피드를 얻기 위해서 전원전압 VCC을 상승시킨 고전압(이하 VPP)을 사용하게 된다. 즉 메모리 소자에서는 메모리 셀의 전류를 증가시키기 위해서나 또는 상기 메모리 셀의 엔모오스 트랜지스터로 인가될 경우 드레쉬홀드 전압(이하 Vt)만큼의 전압 하락을 막기 위해서 VCC + Vt 정도의 VPP를 얻어야 한다.
상기 VPP를 얻기 위해서는 통상적으로 잘 알려진 부트스트랩(Bootstrap) 회로를 이용한다. 이 경우 상기 VPP의 소모되는 전류는 상기 부트스트랩 방식에 의해 보충되어서 일정한 VPP를 얻을 수 있게 된다. 즉 상기 VPP로 부터 소모되는 전류의 양이 크면 클수록 상기 부트스트랩 방식에 치해서 보충되어야 할 전류의 양이 커지게 되므로 상기 부트스트랩 회로의 차아지 펌프 용량이 커져야 하기 때문에 상기 부트스트랩 회로를 구현하기 힘들게 된다.
제1도는 종래의 기술에 따라 워드라인을 제어하는 회로도를 나타낸 것이다.
제1도를 참조하면, 워드라인 신호를 제어하기 위한 방식중의 하나로신호는 상기 VPP로 스위칭되는 신호들이며, 상보신호인신호는 VCC로 스위칭되는 신호들이다. 상기신호들과 상보신호인신호들은 대응되는 피모오스 트랜지스터들 T1∼T16과 엔모오스 트랜지스터들 T17∼732에 각각 접속되고, 상기 피모오스 트랜지스터들 T1∼T16과 엔모오스 트랜지스터들 T17∼T32은 상기 VPP와 접지전원 VSS 사이에 채널이 직렬로 접속되어 있으며 상기 피모오스 트랜지스터들 T1∼T16의 드레인과 엔모오스 트랜지스터들 T17∼T32의 드레인이 접속된 노드들 N1∼N16을 통하여 워드라인에 입력되는 신호들인 S1∼S16신호들이 출력된다. 상기 S1∼S16신호들은 상기신호들과 상보신호인신호들에 의해 0V에서 상기 VPP로 제어되는데 낸드형 불휘발성 반도체 메모리에서 선택된 메모리 셀이 워드라인에는 로우(LOW)로 인가되고 비선택된 메모리 셀의 워드라인에는 하이(HIGH)로 인가되어 센싱이 이루어진다. 좀 더 구체적으로 설명하면, 만약 상기 워드라인들중 한 워드라인이 선택되었을 때 상기 선택된 워드라인에 인가되는 신호가 상기 S16신호이면, 상기 S1∼S15신호들은 비선택된 워드라인에 접속된 메모리 셀로 유입되는 신호이기에 로우에서 하이로 천이되고 상기 S16신호는 선택된 워드라인에 접속된 메모리 셀로 유입되는 신호이기에 하이에서 로우로 천이된다. 전체적인 동작은 제2도의 타이밍도와 함께 설명될 것이다.
제2도는 종래의 기술에 따른 워드라인 제어신호 타이밍도이다.
제2도를 참조하면, 상기신호들은 전윈전압 VCC에서 로우레벨로 천이되어 상기 엔모오스 트랜지스터들 T17∼T31을 오프(OFF) 상태로 만든후 상기신호들은 상기 VPP에서 로우레벨로 천이되어 상기 피모오스 트랜지스터들 T1∼T15을 온(ON) 상태로 만들어 상기 S1∼S15신호들을 로우레벨에서 상기 VPP로 천이 시킨다. 이 경우 S1∼S15신호들은 로우레벨에서 상기 VPP로 천이 되기에 상기 S16 신호를 차아지 시키기 위해서 상기 VPP로부터의 전류경로가 발생된다. 만약 상기 S1이 차아지 시켜야 할 캐패시터 총량이 C1이고, 상기 S1신호는 △VPP만큼 움직이므로 상기 VPP에서 S1으로 유입되는 차아지양은 Q1이라고 할 경우 Q1 = C1 * △VPP가 되며 차아지되는 상기 S1이 다수개인 M개일 경우에는 총 차아지양은 Qtot = Q1 * N = (C1 * △VPP) * N 이 되어 VPP의 펌프 총량을 Qtot 로 보충시켜야만 하는 문제점을 가진다.
따라서, 본 발명의 목적은 총 차아지양을 감소시켜 고전압의 펌프 총량을 최소화하여 전력 소비를 줄일 수 있는 분산 드라이버 회로 및 방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 기술적 사상에 따르면, 본 발명은 고전압과 노드 A사이에 채널이 직렬로 접속된 피모오스 트랜지스터들과 엔모오스 트랜지스터들의 드레인들이 각기 접속된 노드 B를 통한 출력들을 이용하여 워드라인들에 접속된 메모리 셀들을 제어하는 워드라인 제어회로에서 상기 피모오스 트랜지스터들과 상기 엔모오스 트랜지스터들의 게이트에는 상기 고전압에 의해 스위칭되는 외부신호를 인가하고, 상기 노드 A에는 인버어터를 통하여 전원전압이 인가되며, 미리 상기 엔모오스 트랜지스터들의 소오스를 전원전압으로 충전시킴을 특징으로 하는 분산 드라이버를 가짐을 특징으로 한다.
이하 본 발명의 바람직한 실시예들의 상세한 설명이 첨부된 도면들을 참조하여 설명된다.
도면들중 동일한 구성요소 및 부분들은 가능한한 어느곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다.
제3도는 본 발명에 따른 워드라인 제어신호를 발생하는 분산 드라이버 회로가 도시된 도면이다.
제3도를 참조하면, 상기 VPP와 노드A 사이에 채널들이 직렬로 접속된 상기 피모오스 트랜지스터들 T1∼T16과 상기 엔모오스 트랜지스터들 T17∼732의 게이트들이 접속된 노드 B1∼B16들은 상기신호단자에 접속된다 또한 상기 피모오스 트랜지스터들 T1∼T16의 드레인과 상기 엔모오스 트랜지스터들 T17∼732의 드레인이 접속된 노드들 N1∼N16은 상기 S1∼S16신호단자에 접속된다. 한편 상기 노드 A는 인버어터 G1을 통하여 차아지신호와 접속된다. 동작은 제4도를 참조하여 설명할 것이다.
제4도는 본 발명에 따른 워드라인 제어신호의 타이밍도이다.
제4도를 참조하면, 상기 워드라인들중 선택된 인드라인이 상기 S16신호에 의해 제어될 경우를 한정하여 설명하면, 상기 차아지 신호가 하이레벨에서 로우레벨로 천이할 경우에는 상기 노드 A가 전원전압 VCC로 천이하게 된다. 그러면 상기 S1∼S16신호들은 VPP - Vt 만큼 상승하게 되는데 그 이유는 상기신호들의 하이레벨이 VPP이기 때문에 상기 엔모오스 트랜지스터들 T17∼T32의 드레인 전압은 대응되는 상기 피모오스 트랜지스터들 T1∼T16의 게이트 전압에서 Vt만큼 강하된 전압이 유입되기 때문이다. 한편 상기 차아지 신호가 로우레벨에서 하이레벨로 천이할 경우에는 상기신호들의 레벨에 의해서 상기 S1∼S16신호들은 VPP로 또는 0V로 천이된다. 이 경우 상기 S16 신호는 0V로 상기 S1∼S15 신호는 VPP로 천이된다. 이에따라 상기 S1∼S15신호들은 상기 차아지 신호에 의해서 전원전압 VCC로 부터 일차적으로 상승되며, 그 후 상기 VPP로 차아지를 시키므로 상기 VPP로부터 공급되는 전하량이 감소하게 된다. 즉, 상기 VPP로 부터의 총 공급 전하량 Qtot은 Qtot = (C1 : Vt) * N이 된다.
전술한 바와같이 본 발명은 고전압을 발생시키기 위한 차아지 펌프의 양을 극소화하여 전류 소모량을 최소화할 수 있는 이점을 갖는다.

Claims (6)

  1. 데이타를 불휘발적으로 저장 또는 독출하기 위한 메모리 셀들을 가지는 반도체 메모리 장치의 워드라인 제어방법에 있어서: 상기 워드라인을 제어하기 위한 제1인버어터의 접지전원단자를 프리차아지 시키기 위해 제1전압을 인가하는 단계와, 상기 제1인버어터의 전원전압 단자로 고걱압을 인가하는 단계와, 상기 제1인버어터의 입력단자로 상기 고전압에 의해 스위칭되는 외부신호를 인가하는 단계를 가짐을 특징으로 하는 워드라인 제어방법.
  2. 제1항에 있어서, 상기 워드라인 제어방법은 상기 제1인버어터의 접지전원단자에 또 다른 제2인버어터를 추가하여 상기 제1전압을 영볼트 또는 전원전압으로 프리차아지시키기 위한 단계를 더 가짐을 특징으로 하는 워드라인 제어방법.
  3. 제1항에 있어서, 상기 고전압은 전원전압에 드레쉬 홀드전압을 뺀 값임을 특징으로 하는 워드라인 제어방법.
  4. 데이타를 저장 또는 독출하기 위한 메모리 셀들을 가지는 반도체 메모리 장치내의 워드라인을 제어하기 위한 제1인버어터를 가지는 분산 드라이버 회로에 있어서: 상기 제1인버어터의 전원전압단자에는 고전압이 접속되고, 상기 제1인버어터의 입력단자에는 외부신호가 접속되고, 상기 제1인버어터의 출력단자에는 상기 워드라인을 제어하기 위한 출력신호가 접 속되고, 상기 제1인버어터의 접지전원단자에는 프리차아지 시키기 위한 제1전압이 접속됨을 특징으로 하는 분산 드라이버회로.
  5. 제4항에 있어서, 상기 제1인버어터의 접지전원단자와 상기 제1전압사이에 접속된 제1인버어터를 더 가짐을 특징으로 하는 분산 드라이버회로.
  6. 제4항에 있어서, 상기 제1전압은 전원전압과 영볼트사이의 전압 값임을 특징으로 하는 분산 드라이버회로.
KR1019950015213A 1995-06-09 1995-06-09 고전압 소비를 최소화한 분산 드라이버 KR0177769B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950015213A KR0177769B1 (ko) 1995-06-09 1995-06-09 고전압 소비를 최소화한 분산 드라이버
US08/661,109 US5663920A (en) 1995-06-09 1996-06-10 Semiconductor memory word line driver circuit
JP14726896A JP3255847B2 (ja) 1995-06-09 1996-06-10 低電力形の駆動回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950015213A KR0177769B1 (ko) 1995-06-09 1995-06-09 고전압 소비를 최소화한 분산 드라이버

Publications (2)

Publication Number Publication Date
KR970003263A KR970003263A (ko) 1997-01-28
KR0177769B1 true KR0177769B1 (ko) 1999-04-15

Family

ID=19416761

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950015213A KR0177769B1 (ko) 1995-06-09 1995-06-09 고전압 소비를 최소화한 분산 드라이버

Country Status (3)

Country Link
US (1) US5663920A (ko)
JP (1) JP3255847B2 (ko)
KR (1) KR0177769B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101881484B (zh) * 2009-05-05 2012-09-26 海尔集团公司 一种声控空调器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4758994A (en) * 1986-01-17 1988-07-19 Texas Instruments Incorporated On chip voltage regulator for common collector matrix programmable memory array
JP2663838B2 (ja) * 1993-07-27 1997-10-15 日本電気株式会社 半導体集積回路装置
JP3162591B2 (ja) * 1994-12-09 2001-05-08 株式会社東芝 半導体集積回路

Also Published As

Publication number Publication date
KR970003263A (ko) 1997-01-28
US5663920A (en) 1997-09-02
JPH097369A (ja) 1997-01-10
JP3255847B2 (ja) 2002-02-12

Similar Documents

Publication Publication Date Title
US6333874B2 (en) Semiconductor memory device having normal and standby modes, semiconductor integrated circuit and mobile electronic unit
KR0183413B1 (ko) 차지-펌프형 부스터 회로
US7599210B2 (en) Nonvolatile memory cell, storage device and nonvolatile logic circuit
US5640123A (en) Substrate voltage control circuit for a flash memory
KR100271840B1 (ko) 회로 면적의 증대를 억제하면서 복수의 전위를 출력할 수 있는내부 전위 발생 회로
KR0159448B1 (ko) 반도체 기억장치
EP0475407A2 (en) DRAM using word line drive circuit system
KR0167295B1 (ko) 저전력용 센스앰프회로
KR100328331B1 (ko) 반도체 기억장치 및 그 동작방법
JPS61117915A (ja) 遅延回路
US5208773A (en) Semiconductor memory device having bit lines and word lines different in data reading and data writing
KR900001774B1 (ko) 바이어스 전압 발생기를 포함하는 반도체 메모리 회로
US6603700B2 (en) Non-volatile semiconductor memory device having reduced power requirements
US5608677A (en) Boosting voltage circuit used in active cycle of a semiconductor memory device
US6812747B2 (en) Supply voltage comparator
KR100295119B1 (ko) 선택되지 않은 비트라인에 대한 풀다운 기능을 갖는 반도체 메모리소자
KR0154755B1 (ko) 가변플레이트전압 발생회로를 구비하는 반도체 메모리장치
KR0177769B1 (ko) 고전압 소비를 최소화한 분산 드라이버
KR100378270B1 (ko) 반도체 기억 장치
US6424572B2 (en) Semiconductor memory apparatus that can surely attain discharge operation while reducing discharge period when reading operation is done
US4803659A (en) EPROM latch circuit
US5708615A (en) Semiconductor memory device with reduced current consumption during precharge and reading periods
US6046949A (en) Semiconductor integrated circuit
US6418074B1 (en) Semiconductor memory device having driver circuit which supplies temporary accelerated charge
KR100318466B1 (ko) 에스램의부트스트랩회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950609

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19950609

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19980714

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19981029

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19981118

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19981118

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20011008

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20021007

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20031008

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040331

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20051007

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20061030

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20071101

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20081103

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20091113

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20091113

Start annual number: 12

End annual number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20111010