[go: up one dir, main page]

KR0177731B1 - 망동기용 디지탈 위상동기루프 제어방법 - Google Patents

망동기용 디지탈 위상동기루프 제어방법 Download PDF

Info

Publication number
KR0177731B1
KR0177731B1 KR1019940023408A KR19940023408A KR0177731B1 KR 0177731 B1 KR0177731 B1 KR 0177731B1 KR 1019940023408 A KR1019940023408 A KR 1019940023408A KR 19940023408 A KR19940023408 A KR 19940023408A KR 0177731 B1 KR0177731 B1 KR 0177731B1
Authority
KR
South Korea
Prior art keywords
phase difference
mode
phase
controlled oscillator
voltage controlled
Prior art date
Application number
KR1019940023408A
Other languages
English (en)
Other versions
KR960012810A (ko
Inventor
박중희
Original Assignee
정장호
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정장호, 엘지정보통신주식회사 filed Critical 정장호
Priority to KR1019940023408A priority Critical patent/KR0177731B1/ko
Priority to US08/526,574 priority patent/US5673004A/en
Priority to RU95115985/09A priority patent/RU2154895C2/ru
Priority to CN95117703A priority patent/CN1080050C/zh
Publication of KR960012810A publication Critical patent/KR960012810A/ko
Application granted granted Critical
Publication of KR0177731B1 publication Critical patent/KR0177731B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H03L7/102—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator
    • H03L7/103—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator the additional signal being a digital signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H03L7/143—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by switching the reference signal of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0691—Synchronisation in a TDM node
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S331/00—Oscillators
    • Y10S331/02—Phase locked loop having lock indicating or detecting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 망동기용 DP-PLL(Digital Processing - Phase Locked Loop)의 제어 알고리즘에 관한 것으로, 특히 동작 모드 천이시 발생되는 위상 불연속(Phase-hit)을 방지하기 위한 망동기용 디지털 위상 동기 루프 제어방법에 관한 것이다.
종래의 망동기용 DP-PLL장치는 절대위상차는 검출이 가능하나 기준 클럭과 시스템 클럭사이의 위상변화는 검출이 불가능하므로 클럭원 절체 및 동작 모드 천이시 위상 불연속(Phase-hit)이 발생되는 문제점이 있었다.
따라서 본 발명은 프리 런 모드에서 기준 클럭 신호의 이상이 모니터 되지 않으면 정상으로 판단하여 패스트 모드로 천이하여 디지털 위상동기루프를 제어하는 방법에 있어서, 상기 프리 런 모드에서 패스트 모드로 천이한 후 초기과정에서 위상차 데이터를 일정기간 축적하고 평균치를 구하여 이를 패스트 모드에서의 기준 위상차로 설정하는 제1과정과, 상기 위상차 데이터가 기준 위상차에 수렴하도록 전압 제어 발진부의 제어값을 산출하여 제어하는 제2과정과, 상기 패스트 모드가 안정되면 노르말 모드로 천이한 후 초기과정에서 일정기간동안 상기 검출한 위상차 데이터(PD)를 축적하고 평균치를 구하여 이를 노르말 모드에서의 기준위상차로 설정을 하고 이에 수렴하는 전압 제어 발진부의 제어값을 산출하여 제어하는 제3과정을 순차실행시켜 종래기술의 제반 문제점을 해결하였다.

Description

망동기용 디지털 위상동기루프 제어방법
제1도는 종래 망동기용 디지털 위상동기루프 장치 구성도.
제2도는 제1도의 각부 입, 출력 파형도.
제3도는 본 발명이 적용되는 망동기용 디지털 위상동기루프 장치 구성도.
제4도는 제3도의 각부 입, 출력 파형도.
제5도는 본 발명 망동기용 디지털 위상동기루프 장치의 모드 선택신호흐름도.
* 도면의 주요부분에 대한 부호의 설명
21 : DSI 인터페이스부 22 : 기준 클럭 선택 분주회로
23 : 위상오차 검출 및 저장부 24 : 중앙처리장치
25 : 전압 제어 발진부 26 : 분주기
본 발명은 망동기용 DP-PLL(Digital Processing - Phase Locked Loop)의 제어 알고리즘이 관한 것으로, 특히 동작 모드 천이시 발생되는 위상 불연속(Phase-hit)을 방지하기 위한 망동기용 디지털 위상 동기 루프 제어방법에 관한 것이다.
종래의 망동기용 DP-PLL은 제1도에 도시된 바와 같이, 외부에서 입력되는 기준클럭 신호를 수신하는 기준 클럭 수신부(11)와, 기준 클럭 수신부(11)의 출력신호(Fr)를 분주된 시스템 클럭 신호(Fs)로 카운트하여 위상차 정보를 검출하는 위상차 검출부(12)와, 위상차 검출부(12)에서 출력된 기준 클럭(PD)과 시스템 클럭 사이의 위상차 정보를 저장하는 공통 메모리(13)와, 제어알고리즘에 따라 공통 메모리(13)에서 읽어들인 위상차 정보를 처리하여 시스템 클럭이 기준 클럭에 동기되도록 제어하는 마이크로 프로세서(14),와 기준 클럭 신호의 손실을 감지하여 상기 마이크로 프로세서(14)로 출력하는 모니터(15)와,상기 마이크로 프로세서(14)에서 출력된 디지털 신호를 아날로그 신호로 변환하는 디지탈/아날로그 변환부(16)와, 디지털/아날로그 변환부(16)의 출력신호에 따라 시스템 클럭의 위상을 기준클럭에 동기시켜 출력하는 전업 제어 발진부(17)와, 전압 제어 발진부(17)에서 출력된 시스템 클럭을 분주하여 상기 위상차 검출부(12)로 출력하는 분주기(18)와, 전압 제어 발진부(17)의 시스템 클럭 신호를 이용해 시스템에서 필요로 하는 주파수의 신호를 발생시키는 주파수 분배부(19)로 구성되어 있었다.
이와 같이 구성된 종래의 망동기용 DP-PLL의 동작을 제2도의 파형도에 의거 설명하면 다음과 같다.
시스템이 시동되어 기준 클럭 신호가 입력되면, 기준 클럭 수신부(11)는 제2도의(a)와 같은 기준 클럭 신호(Fr)를 이용하여 8KHz의 펄스 클럭을 만들고, 이 신호는 위상차 검출부(12)로 인가된다.
이때 위상차 검출부(12)는 이 8KHz의 펄스 클럭 신호의 상승 모서리에서 다음 상승 모서리까지를 분주기(18)로부터 입력되는 분주된 시스템 클럭 신호(Fs)로 카운트하여 이카운트값을 기준 클럭과 시스템 클럭 사이의 위상차 정보로서 공통 메모리(13)에 저장한다.
마이크로 프로세서(14)는 250㎲주기마다 512개 단위로 공통 메모리(13)에 정장된 위상차 데이터를 읽어들이고, 1024sec동안 256회 이상 읽어들인 데이터가 유효 범위 이내인가를 판단하며, 유효 범위 이내이면 위상 오차 평균치 연산을 하게 된다.
8.192sec동안의 위상 오차값을 평균하여 전압제어 발진부(17)를 제어하기 위한 데이터를 계산하고, 상기 제어 데이터인 위상 오차가 1비트 미만이면, 즉 최소 제어 범위 이내이면 정상(Normal)모드로 인식하며, 최소 제어 범위를 초과하면 패스트(Fast)모드로 인식하고, 정상 모드와 패스트 모드 각각의 가중치를 평균 위상 오차에 곱하여 전압 제어 발진부(17)를 제어하게 된다.
한편, 유효 범위를 벗어난 데이터가 1024sec동안 256회 이상 검출되면, 기준 클럭 신호가 손실되었는지의 여부르르 확인하고, 만약 기준 클럭 신호가 손실되었으면 즉시 프리 런(Free-run)모드로 진입하며, 전압 제어 발진부(17)의 제어값은 정사 동작시에 검출된 제어값을 평균한 값으로 대치한다.
그러나 이와 같은 종래의 망동기용 DP-PLL장치는 절대위상차는 검출이 가능하나 기준 클럭과 시스템 클럭사이의 위상변화는 검출이 불가능하므로 클럭원 절체 및 동작 모드 천이시 위상불연속(Phase-hit)이 발생되는 문제점이 있었다.
따라서 본 발명은 상기와 같은 종래 망동기용 DP-PLL장치의 제반 문제점을 해결하기 위한 것으로, 본 발명의 목적은 동작 모드 천이시 발생되는 위상 불연속(Phase-hit)을 방지하도록 망동기용 디지털 위상 동기 루프 제어방법을 제공함에 있다.
이러한 본 발명의 목적을 달성하기 위한 방법은 초기화 단계에서 전압 제어 발진 부에 초기 중심 주파수 값에 해당하는 8000H값을 세팅하고, 모드를 프리 런 모드로 선정하여 수행하는 제1과정과, 상기 프리 런 모드 수행중 기준 클럭 신호의 이상이 모니터 되지 않으면 정상으로 판단하여 패스트 모드로 천이하는 제2과정과, 상기 패스트 모드로 전이한 후 초기과정에서 위상차 데이터를 일정기간 축적하고 평균치를 구하여 이를 패스트 모드에서의 기준 위항차로 설정하는 제3과정과, 상기 위상차 데이터가 기준 위상차에 수렴하도록 전압 제어 발진부의 제어값을 산출하여 제어하는 제4과정과, 상기 패스트 모드가 안정되면 노르말 모드로 천이한 후 초기과정에서 일정기간동안 상기 검출한 위상차 데이터(PD)를 축척하고 평균치를 구하여 이를 노르말 모드에서의 기준위상차로 설정하고 이에 수렴하는 전압 제어 발진부의 제어값을 산출하여 제어하는 제 5과정과, 상기 제 2과정에서 기준 클럭 신호의 이상이 감지되면 비정상적으로 판단을 하고 홀드오버 모드로 천이하는 제 6과정과, 상기 노르말 모드에서 패스트 모드로 천이한 후 일정기간의 위상차 데이터(PD)의 평균치에 노르말 모드에서의 전압 제어 발진부의 제어값으로 부터 역 산출 된 현재의 위상차 데이터의 평균치를 감산한 결과 값을 기준 위상차로 설정하여 전압 제어 발진부의 제어값을 산출하여 제어하는 제7과정과, 상기 홀드오버 모드에서 기준클럭이 정상적으로 모니터되면 패스트 모드로 천이하고 일정기간의 위상차 데이터의 평균치에 홀드오버 모드에서 전압 제어 발진부의 제어값으로 부터 역 산출된 현재의 위상차 데이터의 평균치를 감산한 결과값을 기준 위상차로 설정하고 전압제어발진부의 제어값을 산출하여 제어하는 제8과정으로 이루어진다.
이하, 본 발명을 첨부된 도면에 의거 상세히 설명하면 다음과 같다.
제3도는 본 발명이 적용되는 망동기용 디지털 위상동기루프 장치의 블록 구성도로서, 도시된 바와 같이 외부 기준 신호를 입력받아 기준 클럭 신호를 추출해내는 DSI인터페이스부(21)와, DSI 인터페이스부(21)의 기준 클럭 신호를 분주함 과 아울러 클럭의 손실(Loss)을 감시하는 기준 클럭 선택 분주 회로(22)와, 기준 클럭 선택 분주 회로(22)에서 분주된 클럭 신호를 분주된 시스템 클럭신호와 비교하고 위상오차를 시스템 클럭 중 높은 주파수의 클럭으로 카운트하여 저장하는 위상 오차 검출 및 저장부(23)와, 제어 알고리즘에 따라 오차 검출 및 저장부(23)에서 읽어들인 위상차 정보를 처리하여 시스템 클럭이 기준 클럭에 동기되도록 제어하는 중앙처리장치(24)와, 아날로그 신호로 변환된 중앙처리장치(24)의 제어신호에 따라 시스템 클럭의 위상을 기준클럭에 동기시켜 출력하는 전압 제어 발진부(25)와, 전압 제어 발진부(25)에서 출력된 시스템 클럭을 분주하여 상기 기준 클럭 선택 분주회로(22)와 위상 오차 검출 및 저장부(23)로 출력하는 분주기(18)와, 중앙처리장치(24)의 제어신호에 따라 DSI 인터페이스부(21)와 기준 클럭 선택 분주 회로 (2)와 위상 오차 검출 및 저장부(23)를 각각 제어하는 제어 로직부(27)로 구성되어 있다.
이와 같이 구성된 본 발명이 적용되는 망동기용 디지털 위상동기루프 장치를 참조하여 본 발명의 작용, 효과는 첨부된 도면 제4도 및 제5도에 의거 설명하면 다음과 같다.
먼저, 외부로 부터 기준 산호가 입력되면 DSI 인터페이스부(21)는 기준 클럭 신호를 추출하여 기준 클럭 선택 분주회로(22)로 인가하고, 기준 클럭 선택 분주 회로(22)는 이 기준 클럭 신호를 위상차 검출이 용이하도록 분주하며, 기준 클럭 신호의 손실을 모니터한다.
아울러 위상 오차 검출 및 저장부(23)에서는 분주된 기준 클럭 신호를 분주기(26)에서 분주된 시스템 클럭 신호와 비교하고, 비교되는 위상오차를 시스템 클럭중 높은 주파수의 클럭으로 카운트하여 위상 오차 데이터로서 저장하며, 중앙처리 장치(24)는 상기 위상 오차 데이터를 읽어 전압 제어 발진부(25)를 제어하기 위한 제어값을 산출한다.
즉, 위상 오차 검출 및 저장부(23)는 제4도의 (a)와 같이 입력되는 분주된 기준 클럭(Fr)과 분주기(26)에서 분주된 제4도의 (b)와 같은 비교클럭(Fc)의 위상차를 상기 기준클럭 (Fr)의 상승모서리와 비교클럭(Fc)의 상승모서리 사이구간, 즉 제 4도의 (c)와 같은 파형의 하이구간동안 시스템 클럭으로 카운트하여 그 결과 값을 위상 오차 데이터로서 중앙처리장치(24)에 입력하게 된다.
이에 따라 중앙처리장치(24)는 상기와 같이 입력되는 위상오차 데이터를 이용하여 전압 제어 발진부(25)를 제어하기 위한 제어값을 산출한다.
즉, 중앙처리장치(24)는 초기화 단계에서 전압 제어 발진부(25)에 초기 중심 주파수 값에 해당하는 8000H값을 세팅하고, 모드를 프리 런 모드로 설정하여 수행하게 된다.
프리런 모드 수행중 기준 클럭 신호의 LOS,OOF가 모니터 되지 않으면 모드 선택 단계 수행 중 정상모드로 천이하고, 정상 모드에서는 4ms마다 샘플링된 위상차를 읽어들일 때마다 LOS와 OOF를 모니터 하여 LOS나 OOF가 검출되면 그 즉시 홀드오버 (Holdover)로 천이한다.
각 모드별로 설명하면 다음과 같다.
정상적인 상태에서는 프리 런 모드로 진입한 후 패스트 모드로 천이한다.
이때 패스트 모드의 초기과정에서 위상차 데이터를 일정기간 축적하고 평균치를 구하여 이를 패스트 모드에서의 기준 위상차로 설정한다.
패스트 모드 동작시 상기한 위상차 데이터가 기준 위상차에 수렴하도록 전압 제어 발진부(25)의 제어값을 산출하여 제어한다.
그리고, 패스트 모드가 안정되면 노르말 모드로 천이한다.
노르말 모드로 진입시도 초기과정에서 일정기간동안 상기 검출한 위상차 데이터(PD)를 축적하고 평균치를 구하여 아를 노르말 모드에서의 기준위상차로 선정하고 이에 수렴하는 전압제어 발진부(25)의 제어값을 산출하여 제어한다.
상기한 바는 정상적인 동작시의 기준위상차 설정과정을 설명하였으며, 후기는 비정상적인 동작시의 기준 위상차 설정과정을 설명한다.
즉, 비정상적인 동작시에는 패스트 모드 또는 노르말 모드에서 홀드오버 모드로 천이할 경우에 기준위상차 설정치는 변하지 않으며, 기준 클럭의 이상으로 인해 노르말 모드에서 패스트 모드로 천이시에 기준 위상차 설정치는 일정기간의 위상차 데이터(PD)의 평균치에 노르말 모드에서의 전압 제어 발진부(25)의 제어값으로 부터 역 산출된 현재의 위상차 데이터의 평균치를 감산한 결과 값을 기준 위상차로 설정한다.
이후, 홀드오버 모드에서 기준클럭이 정상적으로 모니터될때 패스트 모드로 천이하게 되는데, 이때도 기준 위상차의 설정치는 일정기간의 위상차 데이터의 평균치에 홀드오버 모드에서 전압 제어 발진부(25)의 제어값에서 역 산출된 현재의 위상차 데이터의 평균치를 감산한 결과값을 기준 위상차로 설정하게 되는 것이다.
이상에서 상세히 설명한 바와 같이 본 발명은 모드 천이시 천이된 모드에서 갑작스러운 위상 변화나 주파수 변화를 방지 할 수 있는 효과가 있으며, 더불어 기준 클럭원 절체시 또는 기준 클럭원의 이상시에도 기준 위상차를 정확히 설정할 수 있으므로 안정된 시스템 클럭을 공급함과 아울러 위상 불연속을 방지할 수 있는 효과가 있다.

Claims (2)

  1. 프리 런 모드에서 기준 클럭 신호의 이상이 모니터 되지 않으면 정상으로 판단하여 패스트 모드로 천이하여 디지털 위상동기루프를 제어하는 방법에 있어서, 상기 프리런 모드에서 패스트 모드로 천이한 후 초기과정에서 위상차 데이터를 일정기간 축적하고 평균치를 구하여 이를 패스트 모드에서의 기준 위상차로 설정하는 제1과정과, 상기 위상차 데이터가 기준 위상차에 수렴하도록 전압 제어 발진부의 제어값을 산출하여 제어하는 제 2 과정과, 상기 패스트 모드가 안정되면 노르말 모드로 천이한 후 초기과정에서 일정기간동안 상기 검출한 위상차 데이터(PD)를 축적하고 평균치를 구하여 이를 노르말 모드에서의 기준위상차로 설정을 하고 이에 수렴하는 전압 제어 발진부의 제어값을 산출하여 제어하는 제 3 과정으로 이루어짐을 특징으로 하는 망동기용 디지털 위상동기루프 제어방법.
  2. 제1항에 있어서, 상기 노르말 모드에서 패스트 모드로 천이한 후 일정기간의 위상차 데이터(PD)의 평균치에 노르말 모드에서의 전압 제어 발진부의 제어값으로 부터 역 산출된 현재의 위상차 데이터의 평균치를 감산한 결과값을 기준 위상차로 설정하여 전압 제어 발진부의 제어값을 산출하여 제어하는 제4과정과, 상기 홀드오버 모드에서 기준클럭이 정상적으로 모니터되면 패스트 모드로 천이하고 일정기간의 위상차 데이터의 평균치에 홀드오버 모드에서 전압 제어 발진부의 제어값으로 부터 역산출된 현재의 위상차 데이터의 평균치를 감산한 결과 값을 기준 위상차로 설정하고 전압제어 발진부의 제어값을 산출하여 제어하는 제5과정을 더 포함하여 이루어짐을 특징으로 하는 망동기용 디지털 위상동기루프 제어방법.
KR1019940023408A 1994-09-15 1994-09-15 망동기용 디지탈 위상동기루프 제어방법 KR0177731B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019940023408A KR0177731B1 (ko) 1994-09-15 1994-09-15 망동기용 디지탈 위상동기루프 제어방법
US08/526,574 US5673004A (en) 1994-09-15 1995-09-11 Method and circuit for controlling digital processing phase-locked loop for network synchronization
RU95115985/09A RU2154895C2 (ru) 1994-09-15 1995-09-14 Способ и схема управления системой фазовой автоподстройки частоты с цифровой обработкой для сетевой синхронизации
CN95117703A CN1080050C (zh) 1994-09-15 1995-09-15 用于控制数字处理锁相环路以实现网络同步的方法和电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940023408A KR0177731B1 (ko) 1994-09-15 1994-09-15 망동기용 디지탈 위상동기루프 제어방법

Publications (2)

Publication Number Publication Date
KR960012810A KR960012810A (ko) 1996-04-20
KR0177731B1 true KR0177731B1 (ko) 1999-05-15

Family

ID=19392885

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940023408A KR0177731B1 (ko) 1994-09-15 1994-09-15 망동기용 디지탈 위상동기루프 제어방법

Country Status (4)

Country Link
US (1) US5673004A (ko)
KR (1) KR0177731B1 (ko)
CN (1) CN1080050C (ko)
RU (1) RU2154895C2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990056135A (ko) * 1997-12-29 1999-07-15 윤종용 디지털 위상 동기 장치에서 홀드오버 제어 회로

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2859179B2 (ja) * 1995-09-26 1999-02-17 宮城日本電気株式会社 装置内システムクロック供給方式
JPH1022821A (ja) * 1996-06-28 1998-01-23 Nec Corp 位相合わせによる系切替方式
US5982835A (en) * 1997-02-04 1999-11-09 Samsung Electronics Co., Ltd. Digital processing phase lock loop for synchronous digital micro-wave apparatus
US6211739B1 (en) * 1997-06-03 2001-04-03 Cypress Semiconductor Corp. Microprocessor controlled frequency lock loop for use with an external periodic signal
GB9720811D0 (en) * 1997-09-30 1997-12-03 Sgs Thomson Microelectronics Dual port buffer
CA2217840C (en) * 1997-10-09 2005-05-03 Northern Telecom Limited Synchronization system multiple modes of operation
KR200314154Y1 (ko) * 1997-12-29 2003-08-14 엘지정보통신주식회사 디피피엘엘에서 주파수와 위상 동시 보상 장치
JP2912367B1 (ja) * 1998-07-06 1999-06-28 埼玉日本電気株式会社 Ｐｌｌ回路及びｐｌｌプログラムを記録したコンピュータ読み取り可能な媒体
US6895525B1 (en) * 1999-08-20 2005-05-17 International Business Machines Corporation Method and system for detecting phase-locked loop (PLL) clock synthesis faults
US6194939B1 (en) * 1999-09-21 2001-02-27 Alcatel Time-walking prevention in a digital switching implementation for clock selection
DE19954696A1 (de) * 1999-11-13 2001-05-17 Philips Corp Intellectual Pty Telekommunikationsgerät mit einer Taktgenerierungseinheit
US6407641B1 (en) 2000-02-23 2002-06-18 Cypress Semiconductor Corp. Auto-locking oscillator for data communications
JP4228518B2 (ja) * 2000-06-09 2009-02-25 パナソニック株式会社 デジタルｐｌｌ装置
US7082178B2 (en) * 2001-12-14 2006-07-25 Seiko Epson Corporation Lock detector circuit for dejitter phase lock loop (PLL)
DE10357477B4 (de) * 2003-12-09 2008-11-06 Nokia Siemens Networks Gmbh & Co.Kg Schaltungsanordnung und Verfahren zur Taktsynchronisation
US7809973B2 (en) * 2005-11-16 2010-10-05 Cypress Semiconductor Corporation Spread spectrum clock for USB
US8035455B1 (en) 2005-12-21 2011-10-11 Cypress Semiconductor Corporation Oscillator amplitude control network
US8564252B2 (en) * 2006-11-10 2013-10-22 Cypress Semiconductor Corporation Boost buffer aid for reference buffer
US8035401B2 (en) 2007-04-18 2011-10-11 Cypress Semiconductor Corporation Self-calibrating driver for charging a capacitive load to a desired voltage
CN101807965B (zh) * 2009-02-13 2013-03-06 电信科学技术研究院 通信系统中时钟同步装置及方法
US9540155B2 (en) 2009-11-20 2017-01-10 Actega Ds Gmbh Polymer compound for seals for use with fat-containing filling materials
CN102098037B (zh) * 2009-12-15 2012-09-05 旺宏电子股份有限公司 集成电路的时钟电路
KR101004766B1 (ko) * 2010-05-31 2011-01-03 주식회사 아나패스 Ｌｃ ｖｃｏ를 포함하는 ｐｌｌ 및 타이밍 컨트롤러
US8364870B2 (en) 2010-09-30 2013-01-29 Cypress Semiconductor Corporation USB port connected to multiple USB compliant devices
US9667240B2 (en) 2011-12-02 2017-05-30 Cypress Semiconductor Corporation Systems and methods for starting up analog circuits
US9214945B2 (en) * 2012-02-27 2015-12-15 Realtek Semiconductor Corp. Digital phase lock loop and method thereof
CN104076263B (zh) * 2013-03-28 2017-03-15 致茂电子(苏州)有限公司 半导体自动测试设备的时间量测模块及方法
WO2014179350A1 (en) * 2013-04-29 2014-11-06 Greina Technologies, Inc. System for high-clock synchronization and stability
EP2903163B1 (en) * 2014-02-04 2019-08-21 Hittite Microwave LLC Apparatus and methods for fast charge pump holdover on signal interruption
US9912693B1 (en) * 2015-04-06 2018-03-06 Sprint Communications Company L.P. Identification of malicious precise time protocol (PTP) nodes
US9954516B1 (en) * 2015-08-19 2018-04-24 Integrated Device Technology, Inc. Timing device having multi-purpose pin with proactive function
US10498344B2 (en) 2018-03-09 2019-12-03 Texas Instruments Incorporated Phase cancellation in a phase-locked loop
US10686456B2 (en) 2018-03-09 2020-06-16 Texas Instruments Incorporated Cycle slip detection and correction in phase-locked loop
US10496041B2 (en) 2018-05-04 2019-12-03 Texas Instruments Incorporated Time-to-digital converter circuit
CN112952824B (zh) * 2021-03-31 2022-06-14 南方电网科学研究院有限责任公司 交流故障快速检测的高压直流换相失败控制方法及装置
CN119127582B (zh) * 2024-11-12 2025-03-14 牛芯半导体(深圳)有限公司 一种pll时钟异常处理方法及电路结构

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4305045A (en) * 1979-11-14 1981-12-08 Bell Telephone Laboratories, Incorporated Phase locked loop clock synchronizing circuit with programmable controller
US4598257A (en) * 1983-05-31 1986-07-01 Siemens Corporate Research & Support, Inc. Clock pulse signal generator system
US4498059A (en) * 1983-06-23 1985-02-05 Gte Automatic Electric Incorporated Circuit to minimize local clock frequency disturbances when phase locking to a reference clock circuit
US4600896A (en) * 1984-09-25 1986-07-15 Gte Communication Systems Corporation Circuit for limiting jitter transients during switching of phase control signals to an oscillator
SU1338071A1 (ru) * 1985-12-27 1987-09-15 Предприятие П/Я В-2431 Устройство фазовой автоподстройки частоты
US4752748A (en) * 1987-04-16 1988-06-21 Amdahl Corporation Intelligent phase-locked loop
US4914404A (en) * 1988-08-02 1990-04-03 Siemens Aktiengesellschaft Method for synchronization of a signal frequency to interference-prone reference signal frequencies
US5136617A (en) * 1990-12-03 1992-08-04 At&T Bell Laboratories Switching technique for attaining synchronization

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990056135A (ko) * 1997-12-29 1999-07-15 윤종용 디지털 위상 동기 장치에서 홀드오버 제어 회로

Also Published As

Publication number Publication date
CN1080050C (zh) 2002-02-27
KR960012810A (ko) 1996-04-20
CN1127447A (zh) 1996-07-24
RU2154895C2 (ru) 2000-08-20
US5673004A (en) 1997-09-30

Similar Documents

Publication Publication Date Title
KR0177731B1 (ko) 망동기용 디지탈 위상동기루프 제어방법
US5459435A (en) Frequency synchronous circuit for obtaining original clock signal by removing noise components
EP0798861B1 (en) Phase synchronization system
JPH06102964A (ja) 情報処理システム
US6559696B1 (en) Circuit arrangement for generating a clock-pulse signal having a frequency synchronous with a reference clock-pulse signal
KR100389730B1 (ko) 위상 동기 루프를 체크하기 위하여 가변 윈도우를 갖는로크-인 검출 회로 및 거기에 사용되는 방법
JP3275222B2 (ja) 位相同期発振器
US5461345A (en) Frequency synchronous circuit for reducing transition period from power on state to stable state
US5877640A (en) Device for deriving a clock signal from a synchronizing signal and a videorecorder provided with the device
US4914404A (en) Method for synchronization of a signal frequency to interference-prone reference signal frequencies
US6181175B1 (en) Clock generator and synchronizing method
RU2235421C2 (ru) Схема фазовой подстройки частоты
KR0144125B1 (ko) 망동기용 디지탈 위상동기 루프장치 및 제어방법
US5596300A (en) Method and arrangement for determining phase changes of a reference input signal of a phase-locked loop
JP4036013B2 (ja) 周波数監視回路、クロック供給装置、および周波数監視方法
JP3356715B2 (ja) Ｐｌｌ回路
JPH0349319A (ja) 同期検出方式
JP3276078B2 (ja) 位相同期システム及び方法
JP2004260321A (ja) 同期検出回路、同期検出方法
KR100283995B1 (ko) 디지털 위상동기루프 방법
JPS59225617A (ja) 位相同期回路
KR0156394B1 (ko) 디지탈 위상동기루프에서 패스트 모드 구현장치
JPS585614B2 (ja) 位相同期発振器
KR19980066118A (ko) 동기식장치에서 홀드오버 회로 및 방법
JPH0613897A (ja) 位相同期回路

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19940915

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19960131

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19940915

Comment text: Patent Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19981016

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19981118

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19981117

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010830

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20011224

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20031001

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040924

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050929

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20061027

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20071026

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20081031

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20091030

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20101012

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20111011

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20121015

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20121015

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20131016

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20131016

Start annual number: 16

End annual number: 16

EXPY Expiration of term
PC1801 Expiration of term

Termination date: 20150315

Termination category: Expiration of duration