[go: up one dir, main page]

KR0165386B1 - 반도체장치의 내부 승압회로 - Google Patents

반도체장치의 내부 승압회로 Download PDF

Info

Publication number
KR0165386B1
KR0165386B1 KR1019950009643A KR19950009643A KR0165386B1 KR 0165386 B1 KR0165386 B1 KR 0165386B1 KR 1019950009643 A KR1019950009643 A KR 1019950009643A KR 19950009643 A KR19950009643 A KR 19950009643A KR 0165386 B1 KR0165386 B1 KR 0165386B1
Authority
KR
South Korea
Prior art keywords
signal
response
generating
boost
control
Prior art date
Application number
KR1019950009643A
Other languages
English (en)
Other versions
KR960038966A (ko
Inventor
이진영
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950009643A priority Critical patent/KR0165386B1/ko
Priority to US08/636,600 priority patent/US5706230A/en
Publication of KR960038966A publication Critical patent/KR960038966A/ko
Application granted granted Critical
Publication of KR0165386B1 publication Critical patent/KR0165386B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 장치의 내부 승압회로에 관한 것으로서, 특히 로우 어드레스 스트로브 신호의 액티브구간 초기에 엑티브되는 제 1 인에이블신호를 발생하는 제 1 인에이블신호 발생부, 상기 로우 어드레스스트로브 신호의 프리차지구간 초기에 엑티브되는 제 2 인에이블신호를 발생하는 제 2 인에이블신호 발생부, 상기 로우 어드레스 스트로브 신호의 액티브구간 동안에 상기 제 1 인에이블신호에 응답하여 내부 승압신호의 레벨이 소정 레벨 이하이면 액티브되는 검출신호를 발생하는 레벨검출부, 상기 검출신호에 응답하여 반복하여 엑티브되는 제 3 인에이블신호를 발생하는 제 3 인에이블신호 발생부, 상기 제 1 인에이블신호와 상기 제 3 인에이블신호에 응답하여 통합 인에이블신호를 발생하는 통합 인에이블신호 발생부, 상기 로우 어드레스 스트로브 신호의 액티브구간에서 상기 통합 인에이블신호에 응답하여 반복하여 동작하여 제 1 승압신호를 상기 내부 승압신호로서 발생하는 제 1 승압회로부, 및 상기 로우 어드레스 스트로브 신호의 프리차지구간에서 상기 제 2 인에이블신호에 응답하여 제 2 승압신호를 상기 내부 승압신호로서 발생하는 제 2 승압회로부를 구비한 것을 특징으로 한다.
따라서, 본 발명은 로우 어드레스 스트로브신호의 액티브구간이 긴경우에도 정확한 내부 승압레벨을 유지할수 있다.

Description

반도체 장치의 내부 승압회로
제 1 도는 종래의 내부 승압회로의 구성을 나타낸 블럭도.
제 2 도는 제 1 도의 동작을 설명하기 위한 파형도.
제 3 도는 본 발명에 의한 내부 승압회로의 구성을 나타낸 블럭도.
제 4 도는 제 3 도의 제 1 제어부의 상세회로도.
제 5 도는 제 3 도의 레벨검출부의 상세회로도.
제 6 도는 제 3 도의 제 2 제어부의 상세회로도.
제 7 도는 본 발명에 의한 내부 승압회로의 동작을 설명하기 위한 파형도.
본 발명은 반도체 장치의 내부 승압회로에 관한 것으로서, 특히 외부 전원전압(Vcc)을 입력하여 외부 전원전압보다 높은 레벨을 가지는 승압된 전압(Vpp)을 발생하기 위한 내부승압회로에 관한 것이다.
최근에 디램의 고집적화 및 저전압화에 따라 내부승압회로의 채용이 점차 늘어나는 추세이다. 내부승압회로에 의해 발생된 승압전압은 주로 워드라인 구동부 및 병렬입력/직렬출력부 등의 전압원으로 사용된다. 워드라인의 레벨은 전원전압+문턱전압 이상을 필요로 하며, 이는 셀데이타'1'을 비트라이과 충분히 공유(sharing)시키거나 또는 비트라인의 데이타를 셀에 공유시킬 수 있게 하기 위한 것이다.
따라서, 저전원전압 반도체 메모리장치에서는 저전원전압에서의 워드라인 구동부 및 병렬입력/직렬출력부의 레벨 저하에 따른 실패를 없애기 위하여 승압전압인 고전압을 사용하게 된다.
고전압을 유지하는 방법은 다음과 같다. 스탠바이에서는 스탠바이 검출기에 의한 고전압 레벨을 감지하여, 고전압 목표레벨에 도달되도록 내부 승압회로를 동작시킨다. 그런, 일반적으로 스탠바이용 내부 승압회로는 적은 용량을 가지고 있으나, 실제로 칩이 동작하는 액티브동안에는 내부 승압회로에 충전된 전하의 소모를 보충해 줄 수 있는 큰 용량의 액티브 사이클용 내부 승압회로를 사용하게 된다.
그러므로, 액티브 시이클용 내부 승압회로에서는 매 액티브 사이클마다 소모되는 전하량을 정확하게 산출하여 그에 해당하는 전하량 만큼 보충해주어야 하며, 이때 내부 승압회로의 용량과 전하소모량이 실제 전하소모량보다 크거나 적지않도록 정확한 산출이 요구된다.
제 1 도는 종래의 액티브 사이클용 내부 승압회로를 나타낸다. 종래의 내부 승압회로는 외부 제어클럭인 로우 어드레스 스트로브신호(/RAS)를 입력하여 마스터신호(PR)를 발생하는 마스터신호 발생부(10)와, 액티브 사이클에서 동작하는 제 1 및 제 2 승압회로부들(12, 14)과, 마스터신호(PR)를 입력하여 제 1 및 제 2 승압회로부들(12, 14)를 제어하는 제 1 제어신호 (PAKE)를 발생하는 제 1 제어회로(16)와, 마스터신호(PR)를 입력하여 제 2 제어신호(VPPDETE, VPPLATCH)를 발생하는 제 2 제어회로(18)와, 제 2 제어신호(VPPDETE, VPPLATCH)에 응답하여 발생된 내부승압신호 (VPP)의 레벨을 검출하고 승압레벨이 소정 레벨이하로 검출되면 제 1 및 제 2 승압회로부들(12, 14)을 인에이블시키는 제 3 제어신호(VPPDETA)를 발생하는 검출회로부(20)를 포함한다.
이와같이 구성된 종래의 내부승압회로의 동작은 제 2도를 참조하면, /RAS를 반전시킨 PR에 응답하여 제 1 제어회로(16)에서 PAKE를 발생하고 이 PAKE에 의해 제 1 및 제 2 승압회로부(12, 14)가 액티브 구간에서 동작하여 내부승압신호(VPP)를 발생한다. 동시에 PR의 상승엣지에 응답하여 제 2 제어회로(18)에서는 VPPDETE 및 VPPLATCH가 발생되고 이에 검출회로부(20)는 VPPDETE에 의해 인에이블되어서 VPPLATCH에 의해 VPP가 로우레벨상태이므로 검출회로부(20)의 VPPDETA를 상승천이시키게 된다.
따라서, PAKE가 로우상태로 떨어지더라도 VPPDETA의 하이상태가 프리차지구간에서 계속 유지되므로 승압신호를 계속적으로 발생하게 된다. 그러므로, 내부승압신호(VPP)가 소정 레벨 이하로 낮아지게 되면 프리차지기간에 지속적인 승압신호의 발생에 의해 정상적인 목표레벨을 유지하게 된다. 다음 사이클에서 검출회로부(20)에서 검출된 승압신호의 레벨이 정상적으로 복구된 것이 검출되면 VPPDETA가 로우상태로 천이되고 이후에는 정상적으로 제 1 제어회로(16)에 의해서만 제 1 및 제 2 승압회로가 활성화되게 된다.
이와같은 종래의 내부승압회로는 정상상태에서 프리차지기간에는 승압회로가 동작하지 않고 단지 검출회로부를 통해 레벨저하가 검출되었을 경우에 정상 레벨로 승압신호가 복구될 때까지는 검출회로부에 의해 동작하게 된다.
그러나, 상술한 종래의 내부승압회로는 프리차지 기간에서만 검출회로부의 기능이 작용되기 때문에 액티브상태가 긴 경우에는 승압신호의 손실분을 보충해 줄 수 없기 때문에 승압신호의 레벨이 다운되었을 경우에는 다음 사이클에서 오동작이 발생될 우려가 있었다.
본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위하여 액티브 구간에서도 승압신호의 레벨검출에 응답하여 승압회로가 동작하도록 함으로써 승압신호의 손실분을 액티브 구간에서도 보상할수 있는 반도체 장치의 내부 승압회로를 제공하는 데 있다.
상기 목적을 달성하기 위하여 본 발명의 내부승압회로는 로우어드레스 스트로브신호를 입력하여 마스터신호를 발생하는 마스터신호 발생수단: 마스터신호에 응답하여 제 1 제어신호를 발생하는 제 1 제어수단: 마스터신호를 반전시키는 반전게이트: 반전된 마스터신호에 응답하여 제 2 제어신호를 발생하는 제 2 제어수단: 마스터신호에 응답하여 제 3 제어신호를 발생하는 제 3제어수단: 제 1 제어신호와 제 3제어신호에 응답하여 내부 승압신호의 레벨을 검출하여 소정레벨 이하인 경우에는 검출신호를 발생하는 레벨검출수단: 검출신호에 응답하여 제 4제어신호를 발생하는 제 4제어수단: 제 1 및 제 4제어신호에 응답하여 제 5 제어신호를 발생하는 제 5제어수단: 제 5 제어신호에 응답하여 제 1 승압신호를 발생하여 내부 승압신호로서 제공하는 제 1 승압발생수단: 및 제 2 제어신호에 응답하여 제 2 승압신호를 발생하여 내부 승압신호로서 제공하는 제 2 승압발생수단을 구비한 것을 특징으로 한다.
레벨검출수단은 제 1 제어신호의 활성화직후에 제 3 제어신호를 입력하는 래치수단과, 래치수단을 통과한 제3 제어신호에 응답하여 내부 승압신호의 레벨을 검출하여 상기 검출신호를 발생하는 검출수단을 구비한다.
제 4 제어수단은 검출신호에 응답하여 소정의 발전신호를 발생하는 발진수단과, 발진신호와 상기 검출신호를 합성시켜서 제 4 제어신호를 출력하는 출력수단을 구비한다.
또한 본 발명의 장치는, 로우 어드레스 스트로브 신호의 액티브구간 초기에 엑티브되는 제 1 인에이블신호를 발생하는 제 1 인에이블신호 발생부: 상기 로우 어드레스 스트로브 신호의 프리차지구간 초기에 엑티브되는 제 2 인에이블신호를 발생하는 제 2 인에이블신호 발생부: 상기 로우 어드레스 스트로브 신호의 액티브구간 동안에 상기 제 1 인에이블신호에 응답하여 내부 승압신호의 레벨이 소정 레벨 이하이면 액티브되는 검출신호를 발생하는 레벨검출부: 상기 검출신호에 응답하여 반복하여 엑티브되는 제 3 인에이블신호를 발생하는 제 3 인에이블신호 발생부: 상기 제 1 인에이블신호와 상기 제 3 인에이블신호에 응답하여 통합 인에이블신호를 발생하는 통합 인에이블신호 발생부: 상기 로우어드레스 스트로브 신호의 액티브구간에서는 상기 통합 이에이블신호에 응답하여 반복하여 동작하여 제 1 승압신호를 상기 내부 승압신호로서 발생하는 제 1 승압회로부: 및 상기 로우 어드레스 스트로브 신호의 프리차지구간에서 상기 제 2 인에이블신호에 응답하여 제 2 승압신호를 상기 내부 승압신호로서 발생하는 제 2 승압회로부를 구비한다.
이하, 첨부한 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
제 3 도는 본 발명에 의한 내부승압회로의 블럭도를 나타낸다. 제 3 도의 본 발명은 로우 어드레스 스트로브신호(/RAS)를 입력하여 마스터신호(PR)를 발생하는 마스터신호 발생수단(30), 마스터신호(PR)에 응답하여 제1 제어신호 (PAKEFE)를 발생하는 제 1 제어수단(32), 마스터신호(PR)를 반전시키는 반전게이트(34), 반전된 마스터신호에 응답하여 제 2 제어신호(PAKES)를 발생하는 제 2 제어수단(36), 마스터신호(PR)에 응답하여 제 3 제어신호(PDETAE)를 발생하는 제 3 제어수단(38), 제 1 제어신호 (PAKEFE)와 제 3 제어신호(PDETAE)에 응답하여 내부 승압신호 (VPP)의 레벨을 검출하여 소정 레벨 이하인 경우에는 검출신호(PDETPPA)를 발생하는 레벨검출수단(40), 검출신호(PDETPPA)에 응답하여 제 4 제어신호(PAKE)를 발생하는 제 4제어수단(42), 제 1 및 제 4제어신호 (PAKEFE, PAKE)에 응답하여 제 5 제어신호(PAKEF)를 발생하는 제 5 제어수단(44), 제 5 제어신호(PAKEF)에 응답하여 제 1 승압발생수단(46), 제 2 제어신호(PAKES)에 응답하여 제 2 승압신호(VPP2)를 발생하여 내부 승압신호(VPP)로서 제공하는 제 2 승압발생수단(48)을 포함한다.
좀더 설명하면, 제 1 제어수단(32)은 제 1 승압발생수단(46)을 인에이블시키기 위한 제 1 인에이블신호 발생부로서, 로우 어드레스 스트로브 신호(/RAS)의 액티브구간 초기에 액티브되는 제 1 제어신호(PAKEFE)를 제 1 인에이블신호로서 발생한다. 제 2 제어수단(36)은 제 2 승압발생수단(48)을 인에이블시키기 위한 제 2 인에이블신호 발생부로서, 로우 어드레스 스트로브 신호(/RAS)의 프리차지구간 초기에 엑티브되는 제 2 제어신호(PAKES)를 제 2 인에이블신호로서 발생한다. 레벨검출수단(40)은 제 3 제어신호 (PDETAE)가 엑티브되는 동안에, 즉 로우 어드레스 스트로브 신호(/RAS)의 액티브구간 동안에, 제 1 인에이블신호인 제 1 제어신호(PAKEFE)에 응답하여 내부 승압신호(VPP)의 레벨이 소정 레벨이하이면 검출신호(PDETAPPA)를 엑티브시킨다. 제 4 제어수단(42)은 역시 제 1 승압발생수단(46)을 인에이블시키기 위한 제3인에이블신호 발생부로서, 검출신호(PDETPPA)가 엑티브될 때 반복하여 엑티브되는 제 4 제어신호(PAKE)를 제 3 인에이블신호로서 발생한다. 제 5 제어수단(44)은 통합 인에이블신호를 발생하는 통합 인에이블신호 발생부로서, 즉 제 1 인에이블신호인 제 1 제어신호(PAKEFE)와 제 3 인에이블신호인 제 4 제어신호(PAKE)에 응답하여 제 5 제어신호(PAKEF)를 통합 인에이블신호로서 발생한다.
이에 따라 제 1 승압발생수단(46)은, 로우 어드레스 스트로브신호(/RAS)의 액티브구간에서 통합 인에이블신호인 제 5 제어신호(PAKEF)에 응답하여 반복하여 동작하여 제 1 승압신호(VPP1)를 내부 승압신호(VPP)로서 발생한다. 또한 제 2 승압발생수단(48)은, 로우 어드레스 스트로브 신호의 프리차지구간에서 제 2 인에이블신호인 제 2 제어신호(PAKE)에 응답하여 제 2 승압신호(VPP2)를 내부 승압신호(VPP로서 발생한다.
제 4 도를 참조하면, 마스터신호 발생수단(30)은 5개의 인버터가 종속적으로 연결된 지연기 구성을 한 것으로서, /RAS를 소정 시간 반전지연시켜서 마스터신호(PR)로 발생한다.
제 5 도를 참조하면, 레벨검출수단(40)은 제 1 제어신호 (PAKEFE)를 일측 입력으로 하고 제 3 제어신호(PDETAE)를 타측 입력으로 하는 두개의 낸드게이트(52,54)로 구성된 래치와 래치의 출력을 반전시키는 인버터(56)로 구성된 래치수단(40A)과, 래치수단(40A)의 출력에 의해 턴온되는 스위칭 트랜지스터(58)와, VPP가 게이트에 인가되고 전원전압(Vcc)과 스위칭 트랜지스터(58)의 사이에 연결된 풀업 트랜지스터(60)와, VPP가 게이트에 인가되고 접지전압(Vss)과 스위칭 트랜지스터(58)의 사이에 연결된 풀다운 트랜지스터(62)와, 풀다운 트랜지스터(62)와 스위칭 트랜지스터(58)의 접속점(N)과 출력단자(PDETPPA) 사이에 종속적으로 연결된 3개의 인버터(64,66,68)로 구성된 검출수단(40B)을 포함한다.
제 6 도를 참조하면, 제 4 제어수단(42)은 검출신호(PDETPPA)가 두개의 인버터(70,72)를 통과한 신호(A)에 응답하여 소정의 발진신호를 발생하는 발진수단(42A)과, 발진신호와 신호(A)를 합성시켜서 제 4 제어신호(PAKE)로서 출력하는 낸드 게이트(74) 및 인버터(76)로 구성된 출력수단(42B)을 포함한다.
이와같이 구성된 본 발명의 작용효과를 제 7 도에 도시된 파형도를 참조하여 설명하면 다음과 같다.
제 7 도를 참조하면 본 발명은 제 1 제어수단(32)에서 /RAS의 엑티브구간 즉 로우상태구간의 선단에 응답하여 엑티브되는 PAKEFE가 발생된다. 이에 따라, PAKEFE가 제 5 제어수단(44)을 통과하여 발생된 PAKEF(a)에 응답하여 제 1 승압발생수단(46)이 동작하게 되어 제 1 승압신호(VPP1)가 내부승압신호(VPP)로 제공된다. 다음에 PAKEFE의 활성화 직후에는 레벨검출수단(40)이 현재의 VPP가 낮은 레벨상태인지 아닌지를 검출한다.
즉 레벨검출수단(40)이 제 3 제어신호(PDETAE)가 엑티브되는 동안에 제 1 제어신호(PAKEFE)에 응답하여 내부 승압신호(VPP)의 레벨이 소정 레벨 이하이면 검출신호(PDETPPA)(제 7 도에 도시되지 않음)을 엑티브시킨다.
이 검출신호(PDETPPA)에 의해 제 4 제어수단(42)에서 반복하여 엑티브되는 PAKE가 발생되고, 이에 따라 PAKE가 제 5 제어수단(44)을 통과하여 발생된 PAKEF(b,c)에 응답하여 제 1 승압발생수단(46)이 다시 동작하게 된다. 즉 액티브 구간동안에 레벨검출수단(40) 및 제 4 제어수단(42)을 통해서 VPP레벨이 소정 레벨 이하이면 연속적으로 반복하여 제 1 승압발생수단(46)이 동작하게 되므로 액티브 구간에서 VPP의 손실분을 보충할 수 있게 된다. 또한, 제 2 승압발생수단(48)은 반전 게이트(34) 및 제 2 제어수단(36)을 통해 발생되는 PAKES에 응답하여 프리차지구간, 즉, /RAS의 하이상태구간에서 동작하게 되어, 제 2 승압신호(VPP2)가 내부승압신호(VPP)로 제공된다.
그러므로, 본 발명은 제 1 승압발생수단이 액티브 구간에서 VPP레벨이 저레벨로 검출될 때마다 반복하여 동작하고 제 2 승압발생수단이 프리차지구간에서 매 사이클마다 동작하게 된다.
이상과 같이 본 발명에서는 액티브 구간 및 프리차지 구간에 각각 승압발생수단이 교호로 동작할 뿐만 아니라 액티브구간에서 VPP의 레벨검출에 응답하여 승압발생수단의 인에이블동작이 반복하여 수행될수 있도록 구성됨으로써 액티브 구간이 긴 경우에도 충분히 VPP손실분을 보충할 수 있어서 오동작을 방지할 수 있고 레이아웃면적의 증가 없이 설치할 수 있다.

Claims (4)

  1. 로우 어드레스 스트로브신호를 입력하여 마스터신호를 발생하는 마스터신호 발생수단: 상기 마스터신호에 응답하여 제 1 제어신호를 발생하는 제 1 제어수단: 상기 마스터신호를 반전시키는 반전게이트: 상기 반전된 마스터신호에 응답하여 제 2 제어신호를 발생하는 제 2 제어수단 : 상기 마스터신호에 응답하여 제 3 제어신호를 발생하는 제 3 제어수단 : 상기 제 1 제어신호와 제 3 제어신호에 응답하여 내부 승압신호의 레벨을 검출하여 소정레벨 이하인 경우에 검출신호를 발생하는 레벨검출수단: 상기 검출신호에 응답하여 제 4제어신호를 발생하는 제 4 제어수단: 상기 제 1 및 제 4 제어신호에 응답하여 제 5 제어신호를 발생하는 제 5 제어수단 : 상기 제 5 제어신호에 응답하여 제 1 승압신호를 발생하여 상기 내부 승압신호로서 제공하는 제 1 승압발생수단 : 및 상기 제 2 제어신호에 응답하여 제 2 승압신호를 발생하여 상기 내부 승압신호로서 제공하는 제 2 승압발생수단을 구비한 것을 특징으로 하는 반도체 장치의 내부 승압회로.
  2. 제 1 항에 있어서, 상기 레벨검출수단은 상기 제 1 제어신호의 활성화직후에 상기 제 3 제어신호를 입력하는 래치수단과, 상기 래치수단을 통과한 상기 제 3 제어신호에 응답하여 상기 내부 승압신호의 레벨을 검출하여 상기 검출신호를 발생하는 검출수단을 구비한 것을 특징으로 하는 반도체 장치의 내부 승압회로.
  3. 제 1항에 있어서, 상기 제 4 제어수단은 상기 검출신호에 응답하여 소정의 발진신호를 발생하는 발진수단과, 상기 발진신호와 상기 검출신호를 합성시켜서 출력하는 출력수단을 구비한 것을 특징으로 하는 반도체 장치의 내부 승압회로.
  4. 로우 어드레스 스트로브 신호의 엑티브구간 초기에 엑티브되는 제 1 인에이블신호를 발생하는 제 1 인에이블 신호발생부: 상기 로우 어드레스 스트로브 신호의 프리차지구간 초기에 엑티브되는 제 2 인에이블신호를 발생하는 제 2 인에이블 신호발생부: 상기 로우 어드레스 스트로브 신호의 엑티브구간 동안에 상기 제 1 인에이블 신호에 응답하여 내부 승압신호의 레벨이 소정 레벨 이하이면 엑티브되는 검출신호를 발생하는 레벨검출부: 상기 검출신호에 응답하여 반복하여 엑티브되는 제 3 인에이블신호를 발생하는 제 3 인에이블신호 발생부: 상기 제 3 인에이블신호의 상기 제 1 인에이블신호에 응답하여 통합 인에이블신호를 발생하는 통합 인에이블신호 발생부: 상기 로우 어드레스 스트로브 신호의 엑티브구간에서 사기 통합 인에이블신호에 응답하여 반복하여 동작하여 제 1 승압신호를 상기 내부 승압신호로서 발생하는 제 1 승압회로부: 및 상기 로우 어드레스 스트로브 신호의 프리차지구간에서 상기 제 2 인에이블신호에 응답하여 제 2 승압신호를 상기 내부 승압신호로서 발생하는 제 2 승압회로부를 구비한 것을 특징으로 하는 반도체 장치의 내승압회로.
KR1019950009643A 1995-04-24 1995-04-24 반도체장치의 내부 승압회로 KR0165386B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019950009643A KR0165386B1 (ko) 1995-04-24 1995-04-24 반도체장치의 내부 승압회로
US08/636,600 US5706230A (en) 1995-04-24 1996-04-23 Internal voltage boosting method and circuit for a semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950009643A KR0165386B1 (ko) 1995-04-24 1995-04-24 반도체장치의 내부 승압회로

Publications (2)

Publication Number Publication Date
KR960038966A KR960038966A (ko) 1996-11-21
KR0165386B1 true KR0165386B1 (ko) 1999-02-01

Family

ID=19412805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950009643A KR0165386B1 (ko) 1995-04-24 1995-04-24 반도체장치의 내부 승압회로

Country Status (2)

Country Link
US (1) US5706230A (ko)
KR (1) KR0165386B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100264959B1 (ko) * 1997-04-30 2000-10-02 윤종용 반도체 장치의 고전압발생회로
KR100319164B1 (ko) * 1997-12-31 2002-04-22 박종섭 다중레벨검출에의한다중구동장치및그방법
US6075733A (en) * 1998-11-23 2000-06-13 Lsi Logic Corporation Technique for reducing peak current in memory operation
US6178516B1 (en) * 1999-06-11 2001-01-23 Mattel, Inc. Electronic apparatus having a low voltage auto-reset circuit
KR20090014783A (ko) * 2007-08-07 2009-02-11 삼성전자주식회사 차지 펌프 회로 및 차지 펌핑 방법
US8106702B2 (en) * 2009-10-21 2012-01-31 Nanya Technology Corp. Dynamic enabling pump for power control

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05314769A (ja) * 1992-05-13 1993-11-26 Mitsubishi Electric Corp 半導体集積回路装置
JPH0620471A (ja) * 1992-06-30 1994-01-28 Hitachi Ltd ダイナミック型ｒａｍ
JP3155879B2 (ja) * 1994-02-25 2001-04-16 株式会社東芝 半導体集積回路装置
JP3380823B2 (ja) * 1994-06-23 2003-02-24 三菱電機エンジニアリング株式会社 半導体記憶装置
US5612861A (en) * 1995-07-19 1997-03-18 Motorola, Inc. Method and apparatus for low voltage CMOS start circuit

Also Published As

Publication number Publication date
US5706230A (en) 1998-01-06
KR960038966A (ko) 1996-11-21

Similar Documents

Publication Publication Date Title
KR0172337B1 (ko) 반도체 메모리장치의 내부승압전원 발생회로
US5319601A (en) Power supply start up circuit for dynamic random access memory
KR100336254B1 (ko) 승압 회로
KR100299889B1 (ko) 동기형신호입력회로를갖는반도체메모리
JPH1079191A (ja) 半導体メモリ装置の内部昇圧電圧発生器
KR0165386B1 (ko) 반도체장치의 내부 승압회로
JP3287248B2 (ja) 半導体集積回路
US5608677A (en) Boosting voltage circuit used in active cycle of a semiconductor memory device
KR100616496B1 (ko) 동작모드에 따라 파워라인 연결 방식을 달리한 반도체메모리소자의 파워공급 제어장치
KR0137317B1 (ko) 반도체 메모리소자의 활성싸이클에서 사용되는 승압회로
KR100230372B1 (ko) 반도체 메모리 장치의 내부 전압 변환기
US5805519A (en) Semiconductor memory device
US5587956A (en) Semiconductor memory device having function of generating boosted potential
KR100555460B1 (ko) 승압회로 및 그 구동방법
KR100398575B1 (ko) 반도체 메모리 장치의 고전압 발생회로
KR0154749B1 (ko) 외부 전원 전압감지기를 가지는 내부 승압 전원 회로를 구비하는 반도체 메모리장치
KR100557534B1 (ko) 내부 전원 전압 제어 장치 및 그 제어방법
KR100818097B1 (ko) 전원 발생 회로
KR100420086B1 (ko) 반도체 장치의 전압 변환 회로
KR100230414B1 (ko) 승압전압 회로를 갖는 반도체 메모리 장치 및 그 승압 방법
KR100265755B1 (ko) 반도체장치
KR19990084907A (ko) 전류소모가 적은 엑티브용 내부 승압전압 디텍터를 구비하는 반도체 메모리장치의 내부 승압전압 발생기 및 내부 승압전압 디텍터 제어방법
KR100239410B1 (ko) 데이타 버스 프리차지 회로
KR930011353B1 (ko) 디램의 이중 워드라인 승압회로
KR100200720B1 (ko) 반도체 메모리 장치의 내부 승압 전원 감지 회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950424

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19950424

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19980330

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980831

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980916

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980916

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010807

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020807

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030808

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040331

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050802

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20060830

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20070903

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20080904

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20080904

Start annual number: 11

End annual number: 11

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20100810