KR0164494B1 - 고품위 텔레비젼 수신기에 있어서 심볼 레이트의 약수에서 최종 중간주파수 반송파를 갖는 디지탈 잔류측파대 검출기 - Google Patents

Abstract

내용 없음.

Description

고품위 텔레비젼 수신기에 있어서 심볼 레이트(Symbol rate)의 약수에서 최종 중간주파수 반송파를 갖는 아날로그 잔류측파대(VSB) 검출기

본 발명은 아날로그 방식의 잔류측파대 정보의 검출에 관한 것으로, 특히 아날로그 고품위 텔레비젼 (HDTV:High-Definition Television) 신호의 무선 수신기에 관한 것이다.

HDTV 신호 전송에 이용되는 잔류측파대(Vestigal Sideband:VSB) 신호들은 변조율에 따라 진폭이 변화하고 상기 변조율에 상응하는 고정 진폭을 갖는 파일럿 반송파(pilot cartsier wave)에 의해 대체 가능한 고유의 반송파를 갖는다 이러한 변조율은 심볼 코드 레벨내의 가장 작은 변화와 관련된 변조율과 같아질수 있다. 그러한 VSB 신호들은 예를 들어 미국에서 공중파방송에 이용가능하고 유선 방송 시스템에도 이용가능 하다.

동기검출후 튜너내에서 이중변환을 이용하는 유형으로서, 이러한 VAB 신호들을 수신하기 위한 디교들 HDTV 신호 무선수신기가 제안되었다. 주파수 합성기는 제 1 중간주파수(예를 들면, 920 MHz 반송파)를 발생하기 위해서 수신된 TV 신호들과 헤테로다인되는 제 1 국부 발진을 발생한다. 수동형 LC 대역통과 필터는 제 1 중간주파수 증폭기에 의해 증폭을 위한 영상 주파수로부터 상기 제 I 중간주파수를 선별하고, 상기 증폭된 제 1 중간주파수는 인접한 채널 응답신호들을 제거하는 제 1 중간 탄성 표면파(surface-acoustic-wave:SAW) 필터에 의해서 필터된다. 상기 제 I 중간주파수는 제 2 중간주파수(예를 들면, 41 MHz 반송파)를 발생하기 위해서 제 2 국부 발진으로 헤테로탈인되고, 제 2 SAW 필터는 제 2 중간주파수 증폭기에 의한 증폭을 위해 잔류하는 인접한 채널 응답과 영상으로부터 이러한 제 2 중간주파수를 선별한다 상기 제 2 중칸주파수 증폭기의 응답은 고정 주파수를 갖는 제 3 국부 발진으로 기저대역으로 싱크로다인된다.

고정 주파수를 갖는 상기 제 3 국부 발진은 0 와 90 위상으로 공급되어, 동상과 직각 위상 동기검출 과정들이 진행된다. HDTV 신호들이 송출될때, 상기 동상 동기검출력 결과로 아날로그 심볼은 8 레벨로 부호화되고, 상기 직각 동기검출력 결과로 아날로그 심볼는 보통 제로값이 된다. 아날로그 방식에서 발생된, 분리되어 아날로그 변환되는 동상과 직각 위상 동기검출력 결과로, 디탈 변환후 서로서로 분명하게 예상되는 상기 동기검출 결과들에 대한 문제들이 제시된다. 상기 문제는 양자화 잡음이 페이저로 간주된 복합 신호로 현저한 위상 오차들을 이입한다는 점이다. 상기 문제점은 상기 아날로그 방식내에 동상과 직각 위상 동기검출 절차가 진행됨으로써, 이미 제안된 본 유형의 HDTV 신호 무선 수신기들에서 해소된다.

한 예를 들면, 상기 동상과 직각 위상 동기검출 절차들은, 아날로그 변환될 때 8 레벨 부호화인 나이키스트 속도(Nyquist rate)의 두배로 상기 제 2 중간주파수 증폭기의 응답을 샘플화함으로써 실행된다. 상기 연속 샘플들은 발생 순서대로 일련 번호를 불이게 된다. 그러나, 짝수 샘플과 홀수 샘플은 동상(또는 실수)과 직각 위상(또는 허수) 동기검출 결과들중 각각 하나를 발생하도록 서로서로로부터 분리된다. 상기 아날로그 동상 동기검출 결과로 8 레벨 부호화는 NTSC 신호들로부터 동일 채널(co-channel)을 간섭하지 않도록 필터되고, 등화 필터링을 조건으로 한다 상기 등화 필터 응답은 트렐리스(trellis) 디코터에 입력 신호로 제공된다. 상기 트렐리스 디코더의 응답은 데이타 디인터리버(do-interleaver)에 입력 신호로 공급되고, 상기 디인터리브된(do-interleaved) 데이타는 리드 솔로몬(Reed-Solomon) 디코더에 제공된다. 오차가 수정된 데이타는 패킷(packet) 디코더를 위한 데이타의 패킷을 재생하는 데이타 디랜더마이저(derandomizer)에 제공된다. 선별된 패킷들은

상기 HDTV 프로그램의 오디오부분을 재생하는데 이용되고 다른 선별된 패킷들은 상기 HDTV 프로그램의 비디오부분을 재생하는데 이용된다.

싱크로다이닝(synchrodyins)은 변조된 신호의 반송파와 동일한 기본 주파수를 갖는 변조된 신호를 증배적으로 혼합하고 상기 변조되는 신호를 기저대역에서 재생하기 위한 상기 증배적인 혼합의 결과로 저역에서 필터링하며, 상기 기저 대역이 상기 변조되는 신호에 제로 주파수에서l 최고주파수로 확장되는 절차이다. 상기 동상과 직각 위상 동기검출 절차에서 이용된, 상기 싱크로다이닝(synchrodying)을 수행하기 위해서, 상기 직각 위상 동기검출의 결과들은 상기 제 2의 국부 발진들을 발생하는 제어 발진기를 위한 자동 주파수 위상 제어(AFPC) 신호들을 생성하는데 이용된다. 상기 직각 위상 동기검출 결과를 최소화하기 위해서, 상기 디지탈 직각 위상 동기검출 결과는 상기 제 2의 국부 발진의 위상과 주파수를 조절하는 AFPC 신호를 발생하도록 저역에서 필터된다. 그러나, 실제로 이러한 자동 주파수 위상 제어는 상기 동상 동기검출 결과에 원하는 정도의 위상 안정성을 제공하는데 부적당하다. 상기 디지탈 변환된 동상 동기검출 결과의 적응성(inadequate) 등화 필터링은 상기 동상과 직각 위상 동기검출 절차동안 이용된 싱크로다잉으로 고정 위상 오차를 수정할 수 있으나, 상기 등화 필터링의 필터 카운트내에 비적응 변환은 아주 느려서 상기 HDTV 신호의 멀티 패스 수신시 빠른 변환을 하는 동안 발생되는 위상 오차의 변환 또는 상기 AFPC 귀환 루프내에 위상 지터(jitter)에 대해 보상할 수 없다.

따라서, 상기 제안된 본 유형의 HDTV 신호 수신기에 있어, 위상 트랙커는 디지탈 변환된 동상 동기검출 결과의 등화 필터링과 종속 접속된다. 상기 등화된 동상 동기검출 결과는 Hilbert 변환 유한 임펄스 응답 필터에에 디지탈 변환된 형태로 공급된다. 상기 Hilbert 변환 FIR 필터의 대기시간(latency)을 보상하기 위해서 지연된 본 FIR 필터의 응답과 상기 등화된 동상 동기검출는, 복소수곱을 발생하기 위해서 복소수 승수 신호에 의해 승산되도록, 복소수 승산기에 실수 입력 신호와 허수 입력 신호로 인가된다. 귀환 루프는 상기 복소수 승수 신호로서 이용되는 유닛 오일러 백터(Unit Euler vector)의 위상쪽을 조절하기 위해서, 오차 신호를 생성하기 위한 제로부터 복소수곱의 허수부의 이탈정도를 확인한다. 상기 유닛 오일러 벡터의 실수값과 허수값은 상기 오차 신호를 조정하는데 이용되는 누산기의 출력에 의해 전달된 읽기전용 메모리(ROM)에 저장된 sine/cosine 룩업 테이블(LUT: look-up table)로부터 유추된다. 상기 위상 트랙커는 상기 Hilbert 변환 FIR 필터가 위상

편이의 요구조건 90°를 거의 제로 주파수 가까이에 제공하기 위해서 아주 많은 텝들을 가져야만 한다는 문제를 야페시틴다.

위에서 설명된 상기 HDTV 신호 수신기의 변형들은 OIGITAL VSB DETECTOR WITH BANDPASS PHASE TRACKER, AS FOR INCLUSION IN AN HDTV RICEIVER라는 명칭으로 1994년 5월 2일에 출원된 미국 특허 출원 제 08/237,896 호에서 C.B. Patal과 A.L.R. Limberg에 의해서 기술되고 청구되며, 상기 출원시 관련되었기 때문에 병합되었다. 상기 변형된 HDTV 신호 무선 수신기에서, 제 2 중간주파수를 상기 제 2 국부 발진으로 변형시키기 위해서 상기 제 1 중간주파수와 헤테로다인되는 상기 제 2 국부 발진은 고정 주파수를 갖는다. 따라서, 제어 발진기의 상기 AFPC 귀환 루프내에 위상 지터는 상기 제 2 국부 발진기를 발생하는 과정에서 문제로서 제거된다. 상기 제 2 국부 발진은 상기 제 2 중간주파수들 위한 반송 주파수로부터 고정 주파수 잔류 편차(offset)에서 발생된다. 그러므로 상기 제 2 국부 발진은 상기 제 2 중간주파수를 기저대역으로 하향변환하기 위해서 상기 제 1 중간주파수로 싱크로다인되기보다는 오히려 제 2 중간주파수로 상기 제 2 중간주파수를 하향변환하기 위해서 상기 제 1 중간주파수로 헤테로다인한다. 그때, 상기 제 2 중간주파수는 기저대역보다는 오히려 대역통과 아날로그/디지탈 변환기로 디지탈 변환된다. 그리고 나머지 검출 절차는 상기 아날로그 방식에서 실행된다. 상기 제 2 중간주파수는 여전히 상기 HDTY 신호의 멜티 패스 수신시 빠른 변환을 하는 동안 발생되는 우상 오차의 변환을 야기시켜, 위상 트랙커는 여전히 필요시된다. 상기 위상 트랙커는 복합 동기검출 동안에 상기 제 2 중간주파수에서 실행되고, 따라서 선행 기술의 수신기 센서와 마찬가지로, 상기 위상 트랙커는 복합 동기검출와 등화 필터링후 실행되기 보다는, 오히려 등화 필터링전에 실행된다. 상기 위상 트랙커는 선행기술의 수신기에서 이용된 대역통과(또는 저역 통과) 위상 트랙커보다는 오히려 대역통과 위상 트랙 커이다.

상기 대역통과 위상 트랙커에서 이용된 상기 동상과 직각 위상 샘플링 절차는 대칭 측파대 구조를 가제는 아날로그 변환된 대역통과 신호들의 복합 동기검출을 위해 하하 이용된 선행 절차들로부터 유추된다. 우선 방송을 위한 HDTV 신호들은 양측파대(double sideband:DSB) 진폭 변조 신호들이 라기 보다는 오히려 잔류측파대(VSB) 진폭 변조 신호들이다. 상기 대역통과의 위상 트랙커내에 오차 신호를 생성하기 위해서 사용된, 상기 HDTV 신호들의 복합 동기검출은 상기 VSB 신호들의 비대칭 측파대 구조내에 포함된 대칭 측파대 구조에 응답하여 대역폭을 충분히 제한 받는다. 상기 8 레벨(또는 16 레벨)의 VSB 부호화를 재생하기 위한 상기 HDTV 신호들의 동기검출는 대역폭을 아주 많이 제한받지는 않는다.

상기 측파대 위상 트랙커에 이용된 상기 동상과 직각 위상 샘플링 절차는 일반적으로, 예를 들어 IEEE TRANSACTIONS ON AEROSPACE AND ELECTRONIC SYSTIMS, Vol.AES-18, No. 4(1982년 11월), pp 736-739에 Quadrature Sampling with High Dynamic Range라는 논문에서, D.W.Rice와 K.H.Wu에 의해서 기술된 절차와 유사하다. 직각 위상 동기검출은 상기 아날로그 변환된 대역통과 신호에서 Hilbert 변환 FIR 필터를 이용하여 실행된다. 그와 반대로, 동상 동기검출은 상기 Hilbert 변환 FIR 필터의 대기시간과 동일한 보상 지연 이후에 실행된다. 디지틀 변환된 대역통과 신호에서 복합 동기검출을 수행함으로써 혼합기에 의해서 이입된 직접 성분들이 상기 대역통과 필터에 의해서 억압되고 디지탈 변환에 영향을 주지 않는다는 장점을 초래된다. 대역통과 형태로 아날로그 변환된 VSB 신호들의 복합 동기검출에 있어, 부분적으로 억압된 반송파로부터 발생되는 상기 복합 동기검출의 직접 성분은 혼합기로 이입된 직접 성분들에 의해서 영향을 받지 않는다. 상기 Hilbert 변환 FIR 필터는 단지 지연 요구로 절도있는, 1 MHz 또는 2 MHz이상 8 MHz 내지 7 MHz이하 위상 전이 90°만을 제공해야만 한다. 상기 필터에 요구된 최상 응답 주파수와 최저 응답 주파수 사이의 다소 작은 비율은 필터에 요구되는 탭의 숫자를 다소 적게 유지한다.

상기 대역통과 위상 트랙커에서 이용된 상기 동상과 직각 위상 샘플링 절차들은 상기 아날로그 변환된 대의통과 신호들을 위한 위상 응답에서 일정 π/2 차를 발생하는 쌍으로 된 전대역 통과 필터들의 다른 유형들에 의해서 선택적으로 이행된다. 그러한 HDTV 무선 수신기의 그러한 변형들은 DIGITAL VSB DETECTOR WITH BANDPASS PHASE TRACKER, AS FOR INCLUSION IN AN HDTV RECEIVER라는 명칭으로 1994년 5월 2일에 출원된 미국 특허 출원 제 08/237,896 호에서 C.B. Patal과 A.L.R. Limberg에 의해서 기술되고 청구되며, 상기 출원시 관련되었기 때문에 병합 되었디. IEEE TRANSACTIONS ON AEROSPACE AND ELECTRONIC SYSTEMS, VOL.AES-20, No.6(1994년 11월) PP.821-824에 A Simple Method for Sampling In-Phase and Quadrature Components라는 C.M. Rader의 논문에서 그는 아날로그 변환된 대역통과 신호들상에서 수행되는 복합 동기검출에 향상을 기술한다. Rader는 Rice와 Wu의 Hilbert 변환 FIR 필터와 보상 지연 FIR 필터들을 상기 아날로그 변환된 대역통과 신호들을 위한 위상 응답에서 일정 π/2 차를 나타내고 Jacosain 타원 함수에 기초를 두어 설계된 한쌍의 전대역 통과 필터들과 대체시킨다. 그러한 전대역 통과 디지탈 필터들의 바람직한 한쌍은 다음의 시스템 기능들을 갖는다.

Rader은, Patal과 Limberg가 나타내듯이, HDTV 신호 우선 수신기에 있어 적합한 단지 두개의 배수들, 즉 a²에 의한 하나와 b²에 의한 하나를 요구하고 신호를 오버샘플(Oversample) 형태을 표시한다.

여기에서 상기 본 발명에 있어, 자동 위상 주파수 제어(AFPC) 신호는 아날로그/디지탈 변환기에 이어 디지탈 회로에서 생성되고 튜너내에 국부 발진기들중 하나의 주파수와 위상을 제어하는데 이용된다. 이러한 제어는 심볼 클럭 주파수의 약수로 주파수와 위상에서 상기 최종 중간주파수(IF) 신호으 파일럿 반송파를 록(lock)하는데 영향을 받는다. 고정 주파수 제 2 국부 발진기를 사용하고 제 3 국부 발진기가 제공하는 발진들의 주파수와 위상을 제어하는 것은 상기 제 2 SAW 필터와 상기 제 2 IF 신호의 얼라인먼트(alignment)가 쉽게 확신될 수 있다는 점에서 바람직하다. 상기 제 2 SAW 필터는 보통 이러한 탭들 사이에서 상기 제 2 IF 신호의 적절한 얼라인먼트가 그 통합성을 유지하는데 중요하다는 점에 있어서, 인접한 채널 신호 성분들을 위한 탭들을 포함한다. 심볼 클럭킹은 주파수의 안정성을 높은 정도로 나타내기 위해 만들어진다. 상기 최종 중간주파수(IF) 신호의 파일럿 반송파가 심볼 클럭 주파수의 약수로 주파수와 위상에서 록되도록 하기 위해서 튜너내에 국부 발진기들중 하나의 위상과 주파수를 제어하는 것은 멀티 패스 조건이 변화되는 동안 파일럿 반송파 변형들을 제거하기 위한 상기 IF 신호들의 AFPC가 또한 수신된 신호들로 심볼 동기 위상의 변형들을 수정할 수 있다는 점에서 이점이 된다. 이러한 수정들은 계속적으로 전송되는 분명한 에너지를 갖는 파일럿 반송파에 응답한다. 따라서, 파일럿 동기 위상에 변화를 트랙하는 것은 심볼 동기 위상에 변화들을 트랙하는 것보다 짧은 항에서 훨씬 더 정확하게 되고, 짧은 항의 심볼위에서 상호 심볼 변이를 정확하게 정의하는 엄청난 문제들을 트랙하는 후자의 형태가 다루어져야만 한다. 상기 수신된 신호들에 있어 심볼 동기 위상의 변형들은 파일럿 동기 위상을 수정함으로써 수정되기 때문에, 상기 파일럿 반송파가 심볼 클럭 주파수의 약수로 주파수와 위상에서 록되었을때, 심볼 동기화 회로에서 트랙되는 레이트의 요구들은 실제로 감소된다. 상기 심볼 클럭 주파수의 약수로 상기 최종 중간주파수(IF) 신호의 상기 파일럿 반송파를 록함으로써, 파일럿 반송파를 수정하기 위한 AFPC는, 항상 동적 심볼 위상 오차를 수정하기 위해서 각각의 위상 트랙커에 대한 필요성을 제거하면서, 게다가 동적 심볼 위상 오차를 수정하기 위해서 실행된다.

디지탈 신호들을 표시하는 심볼 코드를 포함하는 잔류측파대(VSB) 신호들을 수신하기 위한 무선 수신기에서 있어서, HDTV 신호들은 그러한 VSB 신호들의 전형적인 예가 되고, 튜너는 상기 VSB 신호들을 송신하긴 위해 사용된 주파수대에서 다른 위치에 있는 채널들중 한 채널을 선별하기 위해 제공한다. 상기 튜너는 또한 아날로그/디지탈 변환기에 의해서 디지탈 변환된 최종 중간주파수(IF) 신호들에 상기 선별된 채널의 복수 변환을 수행하기 위한 혼합기들을 포함한다. 본 발명에 따른 그러한 무선 수신기에 있어서, 상기 파일럿 반송파는 상기 최종 IF 신호의 파일럿 반송파 성분이 심볼 주파수의 약수로 록되도록 하기 위해서 상기 튜너에 상기 혼합기들중에 하나에 인가된 국부 발진들의 주파수와 위상을 제어하기 위해서, 디지탈방식내에서 작동을 하는 협대역역 직각 위상 동기검출기에 의해서 검출된다. 아날로그/디지탈 변환기에 의한 디지탈 변환을 하는 동안 상기 최종 IF 신호의 샘플링은 심볼 레이트의 승수로 검출되고, 상기 심볼 레이트는 상기 전대역 동상 동기검출기 응답으로부터 검출된다. 허수 레벨로부터 실수 심볼 코드 레벨로의 퇴거는 심볼 동기화 회로 의해서 검출되고 아날로그/디지탈 변환기에 의해서 디지탈 변환될 때, 상기 최종 IF 신호의 샘플의 위상 수정에 이용된다.

본 발명의 바람직한 실시예에서, 상기 전대역 최종 IF 신호에서 상기 허수 심볼 코드 레벨들은 상기 디지탈 방식에서 작동을 하는 협대역역 동상 동기검출기에 의해 검출된, 상기 파일럿 반송파의 진폭으로부터 추론된다.

본 발명은 첨부된 도면을 가지고 더욱 상세히 설명될 것이며 본 발명에 따른 다양한 실시예가 도시될 것이다.

제1되는 심볼들을 기저대역으로 싱크로다인하기 위한 아날로그 회로를 사용하는, 본 발명의 실시예에 따른 일반적인 유형에 속하는, 파일럿(pilot) 반송파 성분을 갖는 잔류측파대(VSB) 신호 수신기의 개략적 블록도.

제2도 내지 제9도는 제1도의 VSB 수신기에서 있어서 심볼들을 기저대역으로 싱크로다인하기 위한 아날로그 회로의 다양한 다른 실시예들의 개략적 블록도.

제10되는 본 발명에 따른 심볼 레이트의 약수센서의 최종 중간주파수로 하향 변환될때, 제1도의 VSB 신호 수신기의 아날로그 회로를 위한 VSB 신호들을 샘플링하는, 샘플 클럭 발생기가 취하는 특별한 형태의 개략적 블록도.

제11되는 제1도 수신기의 바람직한 일 실시예에 포함된, 판정 지시 심볼 동기화 회로(decision-directed Symbol Synchronizer)의 개략적 블록도.

제12되는 VSB 신호의 파일럿 반송파 성분의 협대역역 동상( in-phase) 동기 검출이 중간주파수 증폭기의 자동 이득 제어를 위해 사용되는, 상기 VSB 신호에 의해서 표시된 심볼 코드로 사용된 심볼 레벨들이 심볼 동기화 회로내에서의 양자화기에 대한를 진폭 영역의 중간에 위치되는, 본 발명의 일측면을 도시하는 개략적 블록도.

제13되는 중간주파수 증폭기의 자동 이득 제어가 협대역역 동상 동기검출력 결과로 제어되지 않을때, VSB 신호의 파일럿 반송파 성분의 협대역역 동상 동기검출이 심볼 동기화 회로내에 양자화기를 위한 진폭 영역의 경계를 조절하는데 이용되는, 본 발명의 일면을 도시하는 개략적 블록도.

제14되는 제6도 내지 제9도의 동기검출 회로에서 사용가능한, 아날로그 변환된 대역통과 신호들에 대한 위상 응답에서 일정한 π/2 차이를 나타내고 Jacosian 타원함수에 기초를 두도록 설계된 한 쌍의 전대역통과 아날로그 필터의 세부적 블록도.

제15되는 과잉(redundant) 지연을 제거하기 위한 제14도의 필터 회로로서 가능한 변형들의 개략적 블록도.

제1도는 방송 수신 안테나 6으로부터 아날로그 HDTV 신호들을 수신하기 위한 VSB 무선 수신기 5를 도시한다. 상기 수신기 5는 키네스코프 7을 위해 적색(R), 녹색(G), 그리고 파란색(B)의 구동(drive) 신호들을 재생시키고, 좌측 확성기 8과 우측 확성기 9를 구동시키기 위해 입체음 신호들을 재생시킨다. 그 대신에, 상기 VSB 신호 수신기 5는 유선 방송 수신 안테나 또는 유선 전송 시스템부터 아날로그 HDTV 신호들을 수신하기 위해 연결될 수 있다. 상기 키네스코프 7 대신에 다른 표시 장치가 사용가능하고, 상기 음향 재생 시스템은 단지 단일 오디오채널만으로 구성되거나 단순한 입치음 재생 시스템보다 더 정교하다.

11-21 성분들을 포함하는 튜너 1은, 가령 상기 방송 수신 안테나 6에 의해서 포착된 상기 아날로그 HDTV 신호들과 같은, 상기 수신된 VSB 신호들을 위한 상기 주파수대내 다른 위치에 채널들중 하나를 선별하고, 최종 주파수대에서 상기 선별된 채널을 최종 중간주파수 신호로의 복수 주파수 변환을 한다. 더욱 증요하게도, 인간에 의해서 작동되도록 설계된 채널 실렉터(selector) 10은 제 1 국부 발진기로서 기능을 하는 주파수 합성기 11이 상기 방송 수신 안테나 6 또는 다른 아날로그 HDTV 신호 소스로부터 공급된, 수신된 신호들로 헤테로다인되기 위해 제 1 혼합기 12에 공급하는 제 1 국부 발진의 주파수를 결정한다. 상기 제 1 혼합기 12는 상기 제 1 중간주파수(예를 들면 920 MHz 반송파)로 상기 선별된 채널내 상기 수신된 신호들을 상향 변환하고, LC 필터 13은 상기 제 1 혼합기 12로부터 제공된 상기 상향 변환된 결과를 수반하는 원하지 않은 영상 주파수를 제거하는데 이용된다. 상기 상향 변환으로부터 발생되는 상기 제 1 중간주파수는 제 1 탄성 표면파(SAW) 필터 15를 구동시킨기 위해 증폭된 제 1 중간주파수를 공급하는 제 1 중간주파수 증폭기 14에 입력 신호로서 공급된다. 다소 고주파수로의 제 1 중간주파수 상기 상향 변환은 많은 수의 극과 제로를 가지는 SAW 필터링을 활성화시킨다. 제 2 국부 발진기 16으로부터 제 2 국부 발진은 제 2 중간주파수(예를 들면 41 MHz 반송파)를 발생시키기 위해서, 상기 제 1 SAW 필터 15에 대한 응답으로 헤테로다인되기 위한 제 2 혼합기 17에 공급된다. 제 2 SAW 필터 18은 상기 제 2 혼합기 17으로부터 제공된 상기 상향 변환의 결과를 수반하는 상기 원치 않는 영상 주파수를 제거하는데 이용된다. NTSC TV 전송에서 디지탈 TV 전송까지의 전이를 하는 동안 상기 제 2 SAW 필터 18은 보통 인접 채널 NTSC TV 전송의 영상과 비디오 반송파들을 위한 탭들을 포함할 것이다. 상기 제 2 SAW 필터 18의 응답은 제 2 중간주파수 증폭기 19에 입력 신호로 제공되고, 상기 증폭된 제 2 중간주파수 신호 응답은 제 3 국부 발진기 21으로부터 발진으로 헤테로다인도도록 제 3의 혼합기 20에 입력 신호로 제공된다. 상기 제 3 혼합기 20이 이미 제안된 제로 주파수의 반송파로 기저대역 신호보다는 오히려 1 MHz 내지 2 MHz의 주파수 아래로 확대되는 상기 잔류측파대로 그리고 7 MHz 내지 8 MHz의 주파수로까지 확대되는 전대역 측파대로, 제 3 중간주파수 신호 응답을 제공할 수 있을 정도로, 상기 제 3 국부 발진기 21로부터의 발진 주파수가 선별된다는 사실을 제외하면, 지금까지 설명된바와 같은, 상기 복수 변환 튜너 1은 다른 사람들에 의한 다른 튜너들과 유사하다. 상기 반송 주파수가 심볼 주파수의 약수로 록된다는 점에서 상기 제 3 중간주파수 신호는 본 발명자의 상기 인지된 이전의 US 특허 출원에서 이용된 것들과 다르다. 상기 제 3 중간주파수 신호 응답은 VSB 신호들을 기저대역으로 싱크로다인하기 위한 회로 2에 제공된 상기 튜너 1의 상기 최종 중간주파수 입력 신호이다.

상기 회로 2의 입력에서 아날로그/디지탈 변환기(ADC) 22는 상기 튜너 1의 상기 최종 중간주파수 입력 신호를 샘플로 하고, 상기 각각의 아날로그 샘플들은 더이상 원지 않는 에일리어싱(aliasing)을 막기 위해서, 상기 최고 최종 중간주파수는 반회전보다 더 오래 지속되지 않으며, 10비트 또는 그 정도 가량의 해상도(resolution)를 가지는 아날로그 샘플들로 상기 샘플들을 디지탈 변환한다. 통상적인 관례로, 상기 ADC 22에 포함되는 상기 저역 통과 필터는 상기 제 3 혼합기 20으로부터 상기 제 3 중간주파수 신호 응답의 상기 고주파수 영상을 억압한다. 상기 제 2의 SAW필터 18은 디지탈 변환되게 된 상기 ADC 22에 제시된 상기 제 3 중간주파수 신호들의 대역폭을 제한하여, 상기 ADC 22는 대역통과 아날로그/디지탈 변환기로서 기능을 한다. 아날로그 변환을 하는 동안, 상기 ADC 22에 의해서 이용된 상기 샘플 레이트는 적어도 HDTV 신호들에 있어 6 MHz인, 상기 대역통과 신호의 대역폭에 있어 상기 나이키스트 속도이고 HDTV 신호들에 있어 6 MHz이다. 실제로, 본 발명자들은 초당 약 21.10⁶샘플들 또는 VSB HDTV 신호들의 심볼 레이트에 약 두배인 샘플 레이트를 선호한다. 샘플 클럭 발생기 23은 상기 수신된 VSB 신호들의 심볼 주파수 성분들에 대한 응답으로 제어된 21 MHz 레이트에서 상기 샘플링 펄스들을 발생한다. 상기 샘플 클럭 발생기 23은 바람직하게도 심볼 레이트의 승수로 시소이디얼(cissoidal) 발진들을 발생하기 위한 다소 좁은 범위이상으로 주파수 제어를 할 수 있는 수정 발진기를 포함한다. 대칭 클리퍼(clipper) 또는 제한기는 대역폭을 제한하기 위한 필터링의 처음 단계후 디지탈 변환되는 절차에서 한 단계로서 상기 ADC 22에 의해서 클럭 신호로서 이용되는 상기 시소이디얼 발진들에 대한 정형파 응답을 발생한다. 상기 샘플 클럭 발생기 23내에 상기 결정 발진기에 의해서 발생된 상기 시소이디얼 주파수는 상기 수신된 VSB 신호들의 심볼 주파수 성분들에 대한 응답으로 생성된 자동 주파수 위상 제어 (AFPC) 신호에 의해서 결정될 수 있고, 예를들어 도면중 제11도를 설명할 때 본 명세서에서 더욱 상세하게 기술될 것이다.

본 명세서에서 더욱 상세하게 설명되게 될 어드레스 발생기 24는 도면중 제12도가 설명될 때, 상기 샘플 클럭 발생기 23으로부터 인가된 펄스들을 읽기전용 메모리(ROM) 25를 위한 읽기전용 메모리 어드레싱을 발생하는 첫단계로서 카운트하는 어드레스 카운터 241을 포함한다. 상기 어드레스 카운터 241로부터 어드레스 카운트(count)는 상기 ROM 25를 위해 읽기전용 메모리 어드레싱을 발생하기 위해서 디지탈 가산기 243에서 심볼 위상 수정으로 조합된다. 상기 ROM 25는 사인 ø과 코사인 ø함수를 저장하는데, 상기 ø는 어드레스 카운트에 관련된 라디언 측정치이다. 상기 어드레스 발생기 24로부터 각각의 연속되는 어드레스에 응답하는 상기 ROM 25로부터 동시에 독출된 상기 사인 ø과 코사인 ø 함수는 최종 IF 신호의 복합 VSB 반송파에 대한 동상과 직각 위상 표시치들을 만드는데 이용된다. 상기 최종 IF 신호들의 상기 VSB 신호 주파수는 본 발명을 실시하는 VSB 신호 수신기에서 심볼 주파수의 약수이기 때문에, 상기 심볼 위상 수정은 실제로 상기 읽기전용 메모리 어드레스의 스캐닝(scanning)이 반복할때 마다 어떠한 변화도 만들어내기 않는다. 이는 상기 최종 IF 신호의 상기 VSB 반송파를 갖는 AFPC가 아주 빠른 레이트로 실행되도록 하는 심볼 위상 수정을 요구하지 않고 빠르게 행하도록 허용한다. 즉, 다시 말해서, 상기 요구된 심볼 위상 수정은 상기 샘플의 약수로 상기 최종 IF 신호의 상기 VSB 반송파의 상대 위상을 조절하는 정적 수정이다. 상기 심볼 위상 수정은 절대적인 기초위에서 상기 샘플링 클럭 타이밍에서 변화를 수반하는 동적 수정이 되도록 요구되지 않는다. 이는 상기 최종 IF신호의 상기 VSB 반송파가 심볼 주파수의 약수로 록되었을때, 또한 다중경로 조건들이 변화되는 동안 파일럿 반송파 변형들을 제거하기 위한 상기 IF 신호들의 AFPC가 상기 수신된 신호들내에 심볼위상의 변형들을 수정할 수 있는 이유이다.

직각 위상 동기검출기 26은 적어도 상기 ADC 22로부터 검출기 26에 공급된 상기 디지탈 변환된 최종 IF 신호의 파일럿 주파수 성분을 독출 전용 ROM 25로부터 구성된 상기 최종 IF 신호를 갖는 복합 VSB 반송파의 상기 직각 위상 표시치들과 일치하여 동시에 검출된다. 상기 직각 위상 동기검출기 26으로부터 상기 디지탈 출력 신호는 디지탈 아날로그 변화기 27에 의해 아날로그 신호로 변환되고 그 결과로 초래되는 아날로그 신호는 상기 튜너 1에 국부 발진기들 11과 16, 또는 21중에 하나를 위한 자동 주파수 위상 제어(AFPC) 신호를 발생하기 위해서 저역 통과 필터 28에 의해서 저역에서 필터된다. 상기 저역 통과 필터 28은 충분히 협대역역역를 가지기 때문에, 상기 AFPC 신호는 단지 적어도 상기 검출기 26에 공급된 상기 디지탈 변환된 최종 IF 신호들의 상기 파일럿 주파수 성분에 응답하고, 상기 검출기 26은 더우기 상기 검출기 26에 공급된 상기 디지탈 변환된 최종 IF 신호의 상기 파일럿 주파수 성분만을 동기검출하기 위해서 선별하기 위한 협대역역역 필터링을 포함할 것이다. 바람직하게도, 제1도에서 도시되듯이, 상기 필터 28로부터 상기 AFPC 신호는 그 발진들의 위상과 주파수를 제어하기 위한 상기 제 2 국부 발진기 16에 인가된다 상기 튜너 1내에 상기 국부 발진기 11과 16, 또는 21중에 하나에 상기 AFPC 신호들의 인가로 상기 최종 중간주파수(IF) 신호들의 상기 파일럿 반송파가 상기 심볼 클럭 주파수의 약수로 주파수와 위상에서 록됨으로써, 접속부들이 완성한다.

동상 동기검출기 29는 상기 ADC 22로부터 상기 검출기 29에 공급된 상기 디지탈 변환된 최종 IF 신호를 독출 전용 ROM 25로부터 구성된 상기 최종 IF 신호를 갖는 상기 복합 VSB 반송파의 상기 동상 표시치와 일치하여 동시에 검출된다. 상기 검출기 29는 VSB 신호들을 기저대역으로 싱크로다인하기 위한 상기 회로 2의 기저대역 응답으로서 상기 VSB 신호에 전대역 응답을 제공한다. 본 발영에 따른 여러가지 실시예들과 일치하여 상기 동기 회로 2의 구조는 더우기 도면 제2도 내지 제9

도에 대해 언급하는 본 명세서의 부분들에서 상세하게 설명될 것이다.

아이(eye) 응답을 최소화하기 위해서, 심볼 레이트로 상기 ADC 22에 의해서 샘플링들을 싱코로다인하기 위해서 상기 동상 동기검출기 29로부터 샘플링에 응답하는 심볼 동기화 회로 3을 조절하기 위해서 상기 VSB HDTV 신호들을 위해 심볼 레이트를 두배로 샘플링한다. 상기 심볼 동기할 회로 3은 IEEE Transactions on Communications의 pp,1326-1330, 1976년 11월의 'Timing Recovery for Equalized Partial-Response Systcms라는 그의 논문에서 펄스 진폭 변조(PAM)로 사용하기 위해서 기술된 S.U.H. Qureshi과 같은 동일한 일반적인 유형을 갖는다. 더욱 중요하게도, 상기 심볼 등기화 회로 3은 DIGITAL VSB DECETOR WITH BANDPASS PHASE TRACHER, AS FOR INCLUS10N IN AM HDTV RECEIVER라는 타이틀로 초기에 출원된 미국 특허 출원에서 본 발명가에 의해서 기술된 것과 동일한 일반적인 유형에 속한다. 상기 심볼 동기화 회로3가 상기 샘플 클럭 발생기내에서 발생된 발진들의 주파수와 위상을 제어하기 위해서 작동되지는 않는다는 점에서, 상기 심볼 동기화 회로 3은 본 발명자의 초기 출원의 심볼 동기화 회로와는 구별된다. 위에서 인지되었듯이, 이러한 발진들의 주파수는 다른 수단들에 의해서 제어된다. 상기 심볼 동기화 회로 3은 그 대신에 단지 상기 ROM 회로 25로부터 독출된 상기 복합 반송파에 대한 상기 ADC 22의 샘플링의 상대 위상을 제어하기 위해서 사용된다 본 명세서에서 더욱 상세하게 설명될, 도면중 제12도가 기술될때, 상기 어드레스 발생기 24는 상기 어드레스 카운터 241에 더하여 상기 어드레스 카운터 241로부터 상기 어드레스 카운트와 상기 심볼 동기화 회로 3에 의해서 발생된 시간을 초월한 통합된 위상 오차 신호를 조합하기 위해서 디지탈 가산기 243을 포함될 수 있음으로써, 상기 ROM 25을 위한 어드레스를 발생하게 된다. 이는 상기 ROM으로부터 동시에 독출된 사인 ø과 코사인 ø 함수의 정착한 위상 적응을 허용한다.

상기 동기화 회로 2의 기저대역의 응답은 클럭된 지연면 301에 입력 신호로서 그리고 2 입력 아날로그 가산기 302에 제 1 섬멘드(summand) 입력 신호로서 인가되기 위해서 NTSC 신호들로부터 동일 채널 간섭을 억압하긴 위한 NTSC 제거 필터 30에 공급된다 상기 클럭된 지연선 301은 12개의 심볼 에포크(epoch)들과 들일한 지연이후에 그 입력 신호에 응답을 제공하고 상기 지연된 응답은 그 제 2 섬멘드 입력 신호로서 상기 아날로그 가산기 302에 인가된다. NTSC 제거 필터 30내에 상기 클럭된 지연선 301과 상기 아날로그 가산기 302는 NTSC 신호들로부터 동일 채널 간섭을 하기 위해서 협력한다 상기 NTSC 제거 필터 30은 컴필터(comb Filter)이고, NTSC 신호들이 디지탈 HDTV 신호들과 동일한 채널 배분으로 전송되는 동안, 요구된다. 상기 필터 30은 상기 NTSC 휘도 반송파를 억압하고 싱크로다인하는 정보를 포함하는 저주파수 측파대는 아주 강하게 칼라(color) 부반송파를 제거하고 상기 색측파대를 억압하며, 그리고 상기 FM 오디오 반송파를 억압한다. 상기 필터 30은 상기 검출기 23으로부터 8 코딩 레벨 디지탈 동상 동기검출 결과에 대한 응답으로 등화기 31에 15 코딩 레벨 신호를 제공한다. 분명하게 도시되지는 않았지만, 상기 등화 필터 31에 상기 입력 신호는 샘플 레이트를 심볼 레이트로 줄이기 위해서 2: 1로 데시메이트(decimate) 된다. 상기 등화 필터 응답은 상기 아날로그 데이타 스트림(stream)을 제생하는 상기 심볼 디코딩을 수행하는 트렐리스 디코더 32에 입력 신호로서 상기 등화기 31으로부터 제공된다. 상기 등화기 31은, 조절된 진폭 응답이 상호 심볼 간섭으로부터 결과로 초래되는 심볼 오차를 최소화하는 상기 트렐리스 디코더 32에 인가된 상기 복수 레벨 코딩에 대한 조절된 진폭 응답을 발생하는 등화 필터링을 제공한다.

비록 제1도에서 명확하게 도시되지는 않지만, 바람직한 회로가 NTSC 신호로부터 동일 채널이 간섭될 때를 감지하고 NTSC 신호로부터 어떠한 동일 채널 간섭도 감지하지 않을때, 상기 필터 30을 측로(bypass)로 사용하며, 예상되는 코딩 레벨수와 일치하여 심볼 디코딩 범위를 조절하기 위해서 상기 VSB 신호 수신기 5에 제공된다. 15 코딩 레벨이 인지들때 보다는 8 코딩 레벨이 인지될때, 심볼 식별에 대한 오차가 많은 판정들은 거의 발생하지 않는다. 비록 데이타 동기화 회로가 제1도에 명확하게 도시되지는 않지만, 상기 디지탈 HDTV 기술에 숙련된 기술자는 데이타 영역과 데이타선들이 타이밍 데이타 디인터리빙을 조절하기 위한 기초를 제공하게 될 때를 판정하기 위한, 회로를 포함한다는 사실을 이해할 것이다. 상기 등화기 31은 본 발명자의 바람끈한 유형에 속하고, 상기 유형은 고스트 소거 기준 신호에 대한 상기 등화기 31의 응답에 따라 진폭 응답의 귀환 조절을 한다는 사실을 가정하면, 데이타 영역 동기화 회로는 상기 등화기 31의 출력 부분으로부터 입력 신호를 취한다. 데이타 영역의 시작은 상기 등화기 31을 위한 고스크 소거 기준으로서 역할을 하는 의사 랜덤 펄스열(pseudo-random pulse train)에 의해서 신호된다. 상기 등화기 31의 입력 신호보다 오히려 상기 등화기 31의 응답으로 존재할때, 데이타선의 시작을 신호로 나타내는 상기 심볼 코드 시퀸스(Sequence)의 발생을 검색하는 데이타선 동기화 회로는 발명자에 의해서 선호된다. 그러한 데이타선 동기한 회로는 상기 트렐리스 디코더 32가 심볼 디코딩을 위해서 사용하는 동일한 회로의 레벨을 결정 하는데 사용 가능하다.

상기 트렐리스 디코더 32의 데이타 응답은 데이타 디인터리에 33에 입력 신호로서 제공되고, 상기 디인터리브된 데이타는 상기 데이타 디인터리대 33으로부터 리드 솔로몬 디코더 34에 제공된다. 오차 수정된 데이타는 상기 리드 솔로몬 디코더 34로부터 패킷 소터(packet sorter) 36을 위해 데이타 패킷을 제생하는 데이타 랜더마이저 35에 제공된다. 상기 패킷 소터 36은 데이타 연속 패킷내에 헤더 코드(Header code)에 응답하여 다르게 인가되기 위해 데이타 패킷을 분류한다. 상기 HDTV 프로그램의 오디오부분을 표시하는 데이타 패킷은 아날로그 영상 디코더 37에 상기 패킷 소터 36에 의해 인가된다. 상기 아날로그 영상 디코더 37은 상기 다수의 확성기들 8과 9를 구동시키는 복수 채널 오디오 증폭기 38에 대한 좌측 채널과 우측 채널 입체음 신호를 공급한다. 상기 HDTV 프로그램의 비디오부분을 표시한 데이타 패킷은 MPEG 디코 39에 상기 패킷 소터 36에 의해 인가된다. 상기 MPEG 디코더 29는 상기 키네스코프 7의 시각 스크린 또는 다른 표시 장치의 래스터 주사(raster scanning)를 위해 제공하는 키네스코프 편향(deflection) 회로 40에 수평(H)과 수직(V) 동기 신호들을 공급한다. 또한 상기 MPEG 디코더 39는 키넨스코프 7 또는 다른 표시 장치에 증폭된 빨간색(R), 녹색(G), 그리고 파란(8)색 구동 신호들을 인가하기 위해서 상기 키넨스코프 구동 증폭기 41에 신호들을 제공한다.

제2되는 본 발명의 제 1 실시예에서 상기 동기화 회로 2의 형태 부분들을 도시한다. 상기 아날로그/디지탈 변환기 22로부터 아날로그 변환된 최종 IF신호들은 상기 제 3 혼합기 20 응답의 Hibert 변환을 제공하는 FIR 디지탈 필터 50에 입력신호로서 제공된다. 또한 상기 ADC 22로부터 상기 디지탈 변환된 최종 IF신호는 지연선 51이 상기 아날로그 필터 50의 대기시간과 동일한 보상 지연을 제공하는, 디지탈 지연선 51에 입력 신호로 제공된다. 상기 디지탈 필터 50과 상기 디지탈 지연선 51의 응답은 각각 반송 대역통과 필터 52와 53에 입력 신호로서 공급된다. 대역통과 특징들을 가지는 상기 필터 52와 53은 상기 아날로그 지연선 51과 상기 디지탈 필터 50의 응답들에 의해 형성된 상기 복합 신호의 8 레벨 VSB 코딩에 따라 변형된 반송 측파대로부터 상기 복합 파일럿 반송파를 분리시킨다. 상기 디지탈 필터 50과 상기 디지탈 지연선 51의 응답은 각각 반송 대역통과 필터 52와 53의 대기시간과 동일한 각각의 보상 지연을 제공하는 아날로그 지연선 54와 55에 입력 신호로서 공급된다.

상기 복합 반송파 ROM 25는 상기 아날로그 승산기 262와 291에 12 비트 피승수들을 제공하기 위한 반송파 사인 e 록업( loop-up) 테이블을 저장하는 성분 ROM 251을 포함하기 위해 그리고 상기 아날로그 승산기 252와 261에 12비트 반송파 코사인 ø 룩업 테이블을 저장하는 성분 ROM 252를 포함하기 위해 제2도에서 도시된다. 상기 사인 ø와 cos ø 피승수들이 연속 반송파 샘플들에 더 높은 각도 분해능을 제공하는, ø의 2π 라디언을 갖는 아주 않은 수의 샘플들을 가지고 상기 ROM 251과 252으로부터 제공되기 때문에, 상기 복수 변환 튜너 1은 바람하게도 상기 주파수대의 고주파수 부분보다는 오히려 상기 ADC 22에 공급된 최종 IF 신호 주파수대의 저주파수 부분에서 상기 VSB 신호 반송파를 헤테로다인한다. 상기 sine과 cosine 함수에서 대칭에 따른 많은 트릭(trice)은, sin 6과 cos ø 테이블 룩업을 위해 요구된 ROM의 양을 장소하기 위한 숙련된 아날로그 디자이널들에게 알려지고, 상기 DAC 27은 그러한 축소된 ROM 디자인을 이용하기 위해 변형가능하다. 상기 sin ø과 cos ø 신호들이 ROM으로부터 독출되지는 않으나 오히려 sin (A+B) = sinA+cosB +cosA sinB와 sos (A+B) = cos A cos B - sin A sin B 라는 삼각법 공식에 따라 평행하게 누산되는 배치는 상기 복합 반송파를 발생하기 위한 또 다른 선택들이다.

직각 위상 동기검출기 260은 각각 반송파의 sins과 cosine에 의해서 반송 대역통과 필터 52와 53의 응답을 승산하기 위한 아날로그 승산기 261과 262와, 그리고 상기 디지탈 승산기 262의 적신호들로부터 상기 디지탈 승산기 261의 적신호들을 감산하기 위한 디지탈 감산기 263을 구비한다. 즉, 다시 말해서 반송 대역통과 필터 52와 53에 의해서 제공된 분리된 파일럿 반송파의 복합 아날로그 표시치는 상기 직각 위상 반송파의 복합 디지탈 표시치에 의해 승산된다. 복소수곱의 실수항은 항상 제로가가 될 것이고 또는 실제로 제로가라고 이미 알려져있기 때문에, 그래서 상기 실수항을 발생하도록 요구받는 상기 디지탈 감산기와 가산기는 필수적이다. 상기 감산기 263으로부터 차(differencs)출력 신호는 상기 DAC 27에 인가되기 위한 필터되지 않은 아날로그 AFPC 신호를 제공한다. 상기 DAC 27에 상기 필터되지 않은 아날로그 AFPC 신호는 상기 감산기 263으로부터 상기 아날로그 차의 각각의 데트에 대한 단순화된 결선 접속들에 의해서 만들어진 적신호에 인가되거나 또는 시간을 초과하여 샘플들을 구분찰기 위한 회로와 같은 어떤 디지탈 필터링을 포함할 수 있다.

상기 아날로그 지연선 54와 55로부터 공급된 복합 신호를 위한 동상 동기검출기 290은 각각 반송파의 sine과 cosine에 의해서 상기 지연선 54와 55로부터 공급된 응답들을 승산하기 위한 아날로그 승산기 291과 292와, 상기 디지탈 승산기 291과 292로부터 적신호들을 가산하기 위한 디지탈 가산기 293을 구비한다. 이미 복소수곱의 허수항은 항상 제로가가 될 것이고 또는 실제로 제로가 된다고 알려져있기 때문에, 그래서 상기 허수항을 발생하도록 요구되는 상기 아날로그 승산기와 감산기는 필수적이다. 상기 가산기 293으로부터 가산 신호로 제공되는 상기 동상 동기검출기 290의 출력 신호는 입력 신호로서 상기 NTSC 제거 필터 30에 인가된다.

단지 상기 복합 파일럿 반송파를 위한 또 다른 동상 동기검출기 60은 국부적으로 발생된 반송파의 사인과 코사인에 의해서 상기 반송 대역통과 필터 52와 53 각각의 응답들을 승산하기 위한 아날로그 승산기 61과 62, 그리고 상기 디지탈 승산기 61과 62로부터 상기 적신호들을 가산하기 위한 아날로그 가산기 63을 구비한다. 이미 상기 복소수곱의 허수항이 항상 제로가가 되거나 또는 실제로 제로가가 된다고 알려져 있기 때문에, 그래서 상기 허수항을 발생하도록 요구될 디지탈 승산기들과 감산기는 필수적이 된다. 상기 협대역역 동상 동기검출기 60의 출력 신호는 도면의 제12도에 대해 언급되는 본 명세서에서 더욱 상세하게 설명되게 될 DC 동상 동기검출 결과를 초래하기 위해 구분하는데 이용가능하다.

제3도는 다음의 측면에서 제2도에서 도시된 것과는 다른 형태를 갖는 본 발명의 제 2 실시예에서 취하여진 상기 동기 회로의 형태 부분들을 도시한다. 상기 협대역역 반송 대역통과 필터 52와 53은 상기 ADC 22로부터 상기 디지탈 변환된 IF 신호를 입력 신호로서 수신하고 응답을 얻기 위해 디지탈 변환된 반송파를 선별하는 단일 반송파의 협대역역역 필터에 56에 있어서, 필수적이다. 상기 필터 56은 상기 필터 56의 응답의 Hilbert 변환을 제공하는 FIR 디지탈 필터 57에 입력 신호로서 제공된다. 또한 상기 필터 56 응답은 상기 디지탈 필터 56의 대기시간과 동일한 보상지연을 제공한국는 디지탈 지연선 58에 입력 신호로서 제공된다. 상기 직각 위상 동기검출기 260에 접속들은 변경되어서 결국 상기 디지탈 승산기 261과 262 각각은 상기 반송 대역통과 필터 52와 53의 응답보다는 오히려 상기 디지탈 필터 57과 상기 디지탈 지연선 58 응답을 숭산시킨다.

지연 반응이 디지탈 지연선 59에 의해서 제공되는 ADC 22로부터 상기 디지탈 변환된 IF 신호들에 대한 신호로서 인가된다. 상기 전대역 동상 동기검출기 260에 접속은 너무나 변화되어서 상기 FIR 디지탈 필터 50과 상기 디지탈 지연선 51의 응답은 그 자체의 응답하는 피승수 신호로서 상기 디지탈 승산기 292에 그리고 상기 디지탈 승산기 219에 직접 인가된다. 상기 디지탈 지연선 59는 상기 필터 50과 상기 지연선 51 둘다의 응답으로 상기 반송 대역통과 필터56의 대기시간에 대한 보상 지연을 제공한다. 상기 필터 50과 상기 지연선 51에 상기 단일 지연선 59는 상기 필터 50과 상기 지연선 51이 제2도에서 제공된후, 각각의 종속 접속들에 연결된 상기 두개의 지연선 54와 55와 동일한 응답을 제공한다.

상기 협대역역 동상 동기검출기 60에 접속은 너무나 변경되어서 상기 디지탈 승산기 61과 62는 상기 반송 대역통과 필터 52와 53 보다는 오히려 상기 디지탈 지연선 58과 상기 아날로그 필터 57 각각의 응답들을 승수한다

제4도는 다음의 측면에 있어서 제2도에서 도시된 것과 다른 형태를 갖는 본 발명의 제 3 실시예에서 취하여진 상기 동기 회로 2의 형태 부분들을 도시한다. 상기 반송 대역통과 필터 52와 53은 각각 결선 접속(wired connection)으로 대체된다. 제2도에 반송 대역통과 필터 52와 53의 대기시간과 동일한 각각의 보상 지연들을 제공하는, 상기 디지탈 지연선 54와 55는 각각의 결선 접속에 의해 각각 대체된다. 상기 직각 위상 검출기 259는 제로가로 또는 제로에 가까운 주파수로 헤테로다인되는 특징을 갖는 상기 AFPC 저역 통과 아날로그 필터 58을 이용하는 상기 가산기 253의 가산출력 신호로부터 선별됨으로써, 다소 광대역통과에서 작동된다. 상기 저역 통과 필터 58은 심볼 레이트보다 더 낮게 축소된 주파수를 가지고 있어서, 결국 연속 유사 심볼 집단과 연결된 주파수는 제거된다. 변압기에서 심볼 코딩이전 단계로 데이타 무작위 추출(radomization)은 AEPC 신호를 재생하기 위한 직각 위상 동기검출 이후 저역 통과 필터링을 조절하는 존재가능한 연속 필터링 유사 심볼의 수를 제한한다. 또한 상기 데이타 무작위 추출은 제2도 또는 제3도 각각에 AFPC 신호를 재생하기 위해서 직각 위상 동기검출 이전에 대역통과를 조장한다.

제5도는 다른의 측면에 있어서 제2도와 제3도에 도시되는 다른 것들과 구별되는 형태들을 갖는 본 발명의 제 4 실시예에서 취하여진 상기 동기 회로 2의 형태 부분을 도시한다 상기 ROM 회로 250이 더우기 cos (ø+α) 룩업 테이블을 저장하는 아주 또 다른 읽기전용 메모리 254과 sin (ø+α) 룩업 테이블을 저장하는 또 다른 성분의 읽기전용 메모리 253을 포함한다. 상기 디지탈 승산기 291은 상기 ROM 251보다는 오히려 상기 ROM 253로부터 승수 신호를 수신한다. 그러나, 상기 디지탈 승산기 292는 상기 ROM 252 보다는 오히려 상기 ROM 254로부터 승수 신호를 수신한다. 상기 ADC 22로부터 상기 디지탈 변환된 최종 IF신호는 실수 지연없이 결선 접속을 통해서 상기 Hilbert 변환 FIR 필터 50에 입력 신호로 인가된다. 그리고 상기 필터 50의 응답은 실수 지연없이 결선 접속을 통해서 피승수 입력 신호로 상기 디지탈 승산기 291에 인가된다. 상기 ADC 22로부터 상기 디지탈 변환된 최종 IF 신호는 실수 지연없이 결선 접속을 통해서 상기 아날로그 지연선 51에 입력 신호로 인가된다. 그리고 상기 지연선 51의 응답은 어떤 실수 지연 없는 결선 접속에 의해서 피승수 입력 신호로 상기 디지탈 승산기 291에 인가된다.

즉, 제5도는 상기 지연선 54와 55가 각각의 결선 접속에 의해 대체된다는 점에서 제2도와 다르다. 상기 디지탈 승산에 291과 292에 인가된 상기 피승수 신호들을 지연시키기 위해 상기 지연선 54와 55를 이용하는 대신에, 상기 피승수 신호들은 상기 ROM 251과 252에 저장된 상기 sin ø와 cos ø로부터가 아니라 오히려 상기 ROM 253과 254에 저장된 상기 sin (ø+α)과 cos (ø+α) 룩업 테이블들로부터 상기 신호들을 취함으로써 제때에 나아간다. 제5도는 상기 디지탈 지연선 59가 결선 접속에 의해서 대제된다는 점에서 제3도와 다르다. 상기 디지탈 승산기 291과 292에 인가된 상기 피승수 신호들을 지연시키기 위해서 상기 아날로그 지연선 59를 이용하는 대신에, 상기 피승수 신호들은 상기 ROM 253과 254에 저장된 sin (ø+α)과 cos (ø+α)로부터 상기 신호들을 취함으로써 나아간다. α가 90°인 특수한

경우에, sin (ø+α)과 cos (ø+α) 값들이 각각 상기 ROM 251과 252로부터 독출된 상기 sin ø과 상기 cos 값과 동일한 것이기 때문에, ROM 253과 254는 물론 요구되지 않는다.

제6도는 상기 디지탈 필터 50과 상기 디지탈 지연선 51이 각각 상기 FIR 디지탈 필터 150과 151에 의해서 대체된다는 점에서 제2도에 도시된 것과 다른 형태를 갖는 본 발명의 제 4 실시예에서 취하여진 상기 동기 회로 2의 형태 부분을 도시한다. 상기 FIR 디지탈 필터 150과 151은 C.M. Rader에 의해서 기술된 H₁(z)과 H₂(Z) 시스템 기능들을 각각 제공한다. 상기 디지탈 필터 150과 151의 응답들은 각각 반송파 대역통과 필터 52와 53에 입력 신호들로서 공급된다. 인식하는 대역통과 특질들을 갖는 상기 필터들 52와 53은 상기 디지탈 필터들 150과 151의 응답에 의해서 형성된 복합 신호에 상기 8 레벨 VSB 코딩과 일치하여 변조된 상기 반송파의 측파대로부터 상기 복합 파일럿 반송파를 분리한다. 상기 디지탈 필터 150과 151의 응답들은 반송 대역통과 필터 52와 53의 대기시간과 동일한 각각의 보상 지연들을 제공하는 디지탈 지연선 54와 55에 입력 신호로서 공급된다.

제7도는 다음의 측면에 있어서, 제3도에 도시된 형태와 다른 형태를 갖는 본 발명의 제 6 실시예에서 취하여진 상기 동기 회로 2의 형태 부분을 도시한다. 상기 디지탈 필터 50과 상기 디지탈 지연면 51은 C.M. Rader에 의해서 기술된 H₁(z)과 H(z)₂시스템 기능들을 각각 제공하는 FIR 디지탈 필터 150과 151에 의해서 대체된다. 상기 디지탈 필터 150과 151의 응답들은 상기 전대역 디지탈 동상 동기검출기 290에 상기 디지탈 승산기 292와 상기 디지탈 승산기 291에 각각의 피승수 입력 신호로서 공급된다. 상기 필터 56 응답을 콤벌루션(convolution)하기 위해서, C.M.Rader에 의해서 기술된 H₁(z)과 H(z)₂시스템 기능들을 각각 제공하는 FIR 디지탈 필터 157과 158에 대한 공유된 입력 신호로서 공급된다. 상기 직칵 위상 동기검출기 260에 접속들은 변경되어서 결국 상기 디지탈 승산기 261과 262는 상기 반송 대역통과 필터 57과 상기 디지탈 지연선 58의 응답보다는 오히려 상기 디지탈 필터 157과 158 각각의 응답들을 승산하게 된다. 상기 협대역역 가 동상 동기검출기 60에 접속들은 변경되어서 상기 디지탈 승산기 61과 62는 상기 반송 대역통과 필터 57과 상기 디지탈 지연선 58의 응답보다는 오히려 상기 디지탈 승산기 157과 158 각각의 응답들을 승산한다.

제8도는 상기 디지탈 필터 50과 상기 디지탈 지연선 51이 C.M. Rader에 의해서 기술된 H₁(z)과 H(z)₂시스템 기능들을 각각 제공하는 FIR 디지탈 필터 150과 151에 의해서 대제된다는 점에서 제4도에서 도시된 형태와 다른 형태를 갖는 본 발명의 제 7 실시예에 취하여진 상기 동기 회로 2의 형태 부분을 도시한다.

제9도는 상기 아날로그 필터 50과 상기 아날로그 지연선 51이 C.M. Rader에 의해서 기술된 H₁(z)과 H(z)₂시스템 기능들을 각각 제공하는 FIR 디지탈 필터 150과 151에 의해서 대체된다는 점에서 제 4도에서 도시된 형태와 다른 형태를 갖는 본 발명의 제 8 실시예에 취하여진 상기 동기 회로 2의 형태 부분을 도시한다..

제10되는 상기 반송 주파수가 본 발명에 따른 심볼 레이트의 약수에서 최종 중간주파수로 하향 변환된, VSB 신호를 샘플링 하긴 위해서 제1도의 VSB 신호 수신기내에 상기 디지탈 회로를 위한 상기 샘플 클럭 발생기 23이 취할 수 있는 특수한 형태를 도시한다. 전압 제어 발진기 80은 21 MHz 주파수를 갖는 시소이디얼 발진들을 발생한다. 상기 발진긴 80은 바람직하게도 다소 좁은 범위 이상, 즉 ±10Hz 가량으로 주파수 제어를 할 수 있는 결정 발진기이다. 대칭 클리퍼 또는 제한기 81은 제 1 클럭 신호로서 사용되는 이러한 시소이디얼 발진들에 대한 정형화 응답을 발생한다. 상기 제 1 클럭 신호는 대역폭을 제한하기 위한 필터링의 첫번째 단계를 수반하는 아날로그 변환 절차에 한 단계로서 상기 ADC 22에 의해서 상기 최종 IF 신호의 샘플링을 조절한다. 주파수 분할기 플립 플롭 82는 AND 회로 83이 심볼동기화 회로 3에 사용된 제 2 클럭 신호를 발생하고 상기 NTSC 제거 필터 30의 응답을 2: 1로 부표본화하여 위해서 상기 제 1 클럭 신호와 AND된다. 이러한 2: 1의 데시메이션(decimation)은 제로가인 또 다른 실수 샘플을 제거한다. 성분 80과 81, 82 그리고 83은 본 발명가가 이전에 인가하는데 기술한 상기 VSB 수신기들의 샘플 클럭 발생기에 사용된 다른 성분들에 상응한다. 상기 샘플 클럭 발생기 23은 더우기 디지탈 아날로그 변환기(DAC) 88과 자동 주파수 위상 제어 검출기 89, 디지탈 승산기 232(또는 다른 샘플 제곱링(squaring) 회로), 그리고 심볼 주파수의 기본파와 제 2 조파로 각각 바뀐 대역통과 디지탈 필터 231과 232를 포함한다. 상기 VCO 80으로부터 상기 시소이디얼 발진들과 디지탈 아날로그 변환기 (DAC)로부터 공급된 참고 21 MHz 반송파는 AFPC 검출기 89에 의해 하교된다. 그리고 하교된 결과는 정확하게 심볼 레이트의 두배가 되게 될 상기 전압 제어 발진기 80의 주파수를 조절하기 위한 자동 주파수 위상 제어 (AFPC) 신호를 생성 하기 위해서, AFPC 검출기 89에 의해 협대역역 저역 통과 필터링에 종속된다.

제10도는 또한 상기 샘플 클럭 발생기 23에 의해서 공급된 상기 샘플 클럭 신호내에 반복 펄스의 레이트를 제어하기 위한 바람직한 수단을 도시한다. 이러한 수단은 상기 DAC 88과 상기 AFPC 검출기 89에 더하여 성분들 231과 232, 및 233으로 구성되고 심볼 코딩 주파수와 동일하고 실제로 심볼 코딩 주파수와 동일한 상기 전대역 디지탈 동상 동기검출력 성분들에 응답한다. 상기 DAC 88에 입력 신호로서 공급되는 디지탈 형식내에 상기 참고 21 MHz 반송파는 상기 심볼 주파수 기본으로 바뀐 상기 대역통과 디지탈 필터 231에 의해서 선별된, 상기 전대역 동상 동기검출기 29로부터 샘플들의 상기 강한 심볼 주파수 성분에 대한 응답으로 발생된다. 상기 디지탈 승산기 232는 상기 필터 231에 의해서 선별된 상기 심볼 주파수 기본 성분을 제곱하고(square) 그 결과로 초래되는 심볼 주파수 성분 제 2 조화는 상기 심볼 주파수의 상기 제 2 주파수로 바뀐 상기 대역통과 디지탈 필터 233에 의해서 선별된다. 심볼 주파수 성분의 이러한 선별된 제 2 조파는 상기 AFPC 검출기 89에 공급된 상기 참고 21 MHz 반송파로 변환하긴 위해서 상기 DAC 88에 공급된다. 본 발명의 덜 바람직한 실시예에서, 상기 전압 제어 발진기 80은 DAC 88에 공급된 상기 참고 21 MHz 반송파가 상기 발진 주파수를 록하기 위해서 직접 주입되는 주입 록된 발진기에 의해서 대테될 수 있다'

제11되는 제 1 VSB 신호 수신기의 바람직한 실시하에서 상기 판정 지시 심볼 동기화 회로 3과 상기 어드겐스 발생기 241을 상세하게 도시한다. 상기 어드레스 발생기 24에서, 상기 제 1 클럭 신호는 상기 어드레스 카운터 24에 공급되고 상기 제 1 클럭 신호내 전이는 상기 어드레스 카운터 241에 의해서 카운트된다. 한 예를 들어, 상기 어드레스 카운터 241은 상기 21.08 MHz 샘플 클럭 주파수를 16개정도까지 분활하기 위한 4단(stage) 이중 카운트기이고 결국 상기 ROM 25는 심볼 주파수의 1/8 약수인 1.32 MHz 반송파의 표시치를 저장할 것이다 그 결과로 초래되는 어드레스 카운트는 상기 ROM 25를 위한 상기 어드레스를 발생하는 상기 디지탈 가산기 243을 위한 제 1 섬멘드 입력 신호로서 중요성이 점점 감소되는 방향으로 ZIRO 라는 몇개의 비트 위치 확장을 제공받는다. 상기 아날로그 가산기 243으로부터 제 2 샘멘드 입력 신호는 상기 심볼 동기화 회로에 의해서 발생된 상기 통합된 위상 오차 신호를 진폭을 조절하기 위한 감쇠기 242로부터 출력 신호에 의해 제공되고 상기 감쇠기 242는 더욱 간단하게도 결선 비트 위치 전이에 의해서 제공받는다.

상기 심볼 동기화 회로 3은 상기 ADC 22에 의해서 행하여진 샘플링에 대해 상기 ROM 회로 25로부든 독출된 상기 복합 반송파의 상기 동기 위상을 제어한다. 전송되는 상기 VSB 신호가 반드시 심볼 주파수의 정승수는 아닌 반송 주파수를 가지고 있기 때문에, 상기 동기 위상의 동적 조절은 필수적이다. 그런고로, 심볼 코드에서 전이는 각각의 반송 주파수에 랜럼 동기 위상에서 위치를 차지할 수 있다. 만일 상기 HDTV 신호 전송 기준이 상기 VSB 신호가 심볼 주파수의 정승수인 반송 주파수로 전승되고 심볼 전이는 상기 반송 주파수의 상기 기술된 동기 위상에서 만들어진다는 사실을 요구했다면, 본 발명가에 따르면, 심볼 동기화 회로는 전혀 필요하지 않게 될 것이다. 상기 심볼 동기화 회로 3의 구성은 바로 잇따르는 부분에서 더욱 상세하게 설명될 것이다.

상기 동상 동기검출기 29 또는 290으로부터의 샘플들은 평균(means) 방형 오차 그레디언트 검출 필터 90에 입력 신호로서 인가된다. 상기 필터 90은 상기 제1의 샘플링 클럭에 의해 클럭되는 작용을 하는 , (-1/2), 1, 0, (-1), (+1/2)을 가지는 유한 임펄스 응답 디지탈 필터이다. 상기 필터 90은 클럭된 래치(latch) 91과 92, 93 또는 94의 종속 접속을 포함하고, 게다가 디지탈 가산기/감산기 95,96, 그리고 97을 포함한다. 상기 디지탈 가산기/감산기 95와 96은 클럭되지 않고 작동되나, 상기 디지탈 가산기/감산기 97은 제 1 샘플링 클럭에 의해 클럭된 출력에서 클럭된 래치를 포함함으로써, 클락된 성분로서 작동된다. 상기 클락된 성분 91-94 그리고 97 각각은 입력 샘플링을 위해 상기 ADC 22가 사용하는 신호 제 1 샘플링 클락의 상기 21 메가샘플/제 2 클락 레이트에서 유닛 클락 지연을 나타낸다. 상기 가산기/감산기 95는 이전 기간동안 네개의 샘플을 감사하기 위한 감사로서 작동된다. 상기 가산기/감산기 96은 상기 현 기간 보다 더 초기에 단일 샘플을 제공했던 상기 입력 샘플로부터 초기에 세개의 샘플을 공급했던 상기 입력 샘플은 감산하기 위한 감산기로서 작동된다. 상기 감산기 95로부터 차 신호의 1/2만큼 상기 감산기 96으로부터 차 신호에 부가하면서, 상기 가산기/감산기 97은 가산기로서 작동된다. 상기 가산기 97의 가산 신호는 상기 필터 90의 응답으로서 공급된다.

상기 클락된 래치 91, 92, 93, 그리고 94의 종속 접속에 의해 지연된, 상기 동상 동기검출기 290으로부터의 상기 샘플은 입력 신호로서 양자화기 84에 의해 현재 수신된 상기 샘플에 의해서 거의 근접하게 추정된 상기 양자화 레벨을 공급하는 양자화기 84에 공급된다. 이러한 양자화 레벨은 출력에 클락된 래치를 포함함으로 클락된 성분로서 작동되는 디지탈 가산기/감산기 85에 의해 감산된 상기 양자화기 84 입력 신호를 갖는다. 상기 필터 90 응답은 상기 감산기 55로부터 상기 차 신호와 일시적으로 일치된다. 상기 감산기 85로부터 상기 차신호는 상기 동상 동기 검출기 290에 의해 검출된 심볼들에 오차를 수정하도록 요구된 수정을 인지하나, 잘못된 위상에 있는 상기 VSB 신호 수신기 5에 샘플링으로부터 야기되는 오차가 때에 맞추어 아주 일찍 또는 아주 늦게 샘플링 되는지를 나타내지는 않는다. 디지탈 승산기 86은 이러한 문제를 해결하기 위해서 상기 필터 90 응답에 의해 상기 감산기 85로부터 차 신호를 승산한다. 상기 가산기 97로부터 2의 보수 가산 신호들의 상기 사인 비트와 다음으로 최상위 비트는 상기 디지탈 승산기 86의 구조의 단순화를 허용하는 배수에 공급된다. 상기 디지탈 승산기 86로부터 상기 적신호의 샘플은 통합하기 위해서 누산기 87에 공급된 심볼 타이밍 오차의 인지치이다. 누산기 87로부터 상기 통합된 심볼 타이밍 오차 신호는 상기 감쇄기 242에 공급된다. 상기 감쇄기 242는 그 가산 입력 신호로서 상기 ROM 25을 위해서 상기 어드레스를 발생하는 상기 디지탈 가산기 243에 제 2 섬멘드 입력 신호로서 공급된 심볼 위상 수정을 발생한다.

제12도는 그 각각의 이득을 제어하기 위한 제1도의 VSB 신호 수신기 5의 상기 제1 IF 증폭기 14와 상기 제2 IF 증폭기 19에 이득 제어 신호들을 공급하는 AGC 지연 회로망 42에 자동 이득 제어(AGC) 신호를 공급하기 위한 배치를 도시한다. 상기 제1 IF 증폭기 14와 제2 IF 증폭기 19, 그리고 상기 AGC 지연 회로망 42의 조합된 작동은 선행 기술과 일치된다. 특히 흥미를 끄는 것은 상기 AGC 입력신호가 상기 AGC 지연 회로망 42에 인가하기 위해 발생된다는 점이다. 상기 협대역역 동상 동기검출기 60으로부터 상기 입력 신호는 상기 수신된 파일럿 반송파의 레벨을 나타내는 디지탈 신호를 제생하기 위해 시간을 초과하여 샘플들을 조절하는 본 유형을 기본적으로 포함하는 디지탈 저역 통과 필터 43에 공급된다. 상기 수신된 파일럿 반송파의 레벨을 나타내는 상기 디지탈 신호는 상기 파일럿 레벨에 비교하기 위해서 복수 비트 디지탈 비교기 44 또는 디지탈 감산기에 공급된다. 이러한 상기 기술된 파일럿 반송파 레벨은 진폭 영역의 경계를 제한하는 진폭 레벨이 고정되고 신호 통계에 응답하여 시간을 초과하여 변화하지 않는다는 상기 이른바 하드판정(hard decision)을 포함하게 되는 상기 양자화기 84에로서 상기 파일럿 반송파 레벨에 상응하는 상기 심볼 레벨을 위한 상기 진폭 영역의 중간값에 대해 언근됩다. 상기 양자화기 89의 하드 판정 유형은 심볼에 의해서 부호화된 데이타에 대해 심볼 인식을 판정하기 위한 상기 디지탈 비교기 응답들에 응답하는 접속 회로 47과 판정 회로에 의해서 공급된 각각 상호간의 경계에 결선값에 그 입력 신호를 비교하기 위한 많은 디지탈 비교기들을 구비한다. 상기 판정 회로는 논리 회로에서 실행되고, 그렇지 않으면 선택적으로 상기 디지탈 비교기 응답에 의해서 어드레스된 읽기전용 메모리는 심볼에 의해서 부호화된 상기 데이타를 발생한다. 또한 상기 접속회로 47은 상기 기술된 파일럿 반송파 레벨을 조건으로 하는 상기 결선값을 상기 디지탈 비교기 44를 제공한다. 제1도의 VSB 신호 수신기 5의 상기 제1 IF 증폭기 14와 제2 IF 증폭기 19에 의해서 제공된 IF 신호 이득의 초과량을 나타내는 상기 디지탈 비교기 44의 상기 디지탈 입력 신호는 디지탈 아날로그 변환기(DAC) 45에 의해서 아날로그 신호로 변환된다. 상기 DAC 45의 상기 아날로그 출력 신호는 상기 AGC 22 지연 회로망 42에 인가된 상기 AGC 입력 신호를 발생하기 위해서 아날로그 저역 통과 필터 46에 의해서 저역에서 필터된다. 상기 아날로그 저역 통과 필터 46은 통상적으로 저항기 캐패시터 구조를 갖는다. 상기 AGC 지연 회로망 42는 상기 AGC 입력 신호를 위한 AGC 신호 증폭기를 포함하나, 세심한 디자인으로 그러한 AGC 신호 증폭기는 필요하지 않게 된다. 제12도에 도시된 유형의 배치는 상기 전대역동상 동기검출기 응답을 조절하기 위해 상기 VSB 신호 수신기 IF 증폭기들의 AGC를 허용함으로써, 상기 심볼 동기화 회로에서 양자화기의 하드 판정 유형을 위한 중간값들 사이에서 그 신호 레벨상의 변화가 초래되는 듯하다.

상기 협대역역 동상 동기검출기 60은 상기 디지탈 저역 통과 필터 43이 상기 전대역 동상 동기검출기 290의 응답을 그 입력 신호로서 수신하는 본 발명의 또 다른 실시예에서 사용되지 않는다. 본 발명의 이러한 또 다른 실시예에서, 상기 디지탈 저역 통과 필터 43의 선별은 그 수반하는 파일럿 반송파와 다름 없는 상기 수신된 오VSB 신호들의 성분들에 동상 동기검출 응답을 제거하는데 달려있다. 상기 파일럿 반송파는 AGC 신호를 생성하기 위한 좋은 신호로부터 만들어진 실제 신호 에너지키를 가지고 계속적으로 이용가능하다. 더우기, 상기 디지탈 HDTV 전송 기준은 심볼 코드 레벨에 비교하여 상기 전송된 파일럿 반송파의 진폭을 조절하고 그래서 상기 심볼 코드 레벨은 파일럿 반송파 이득을 제어함으로써 제어될 수 있다.

선택적으로, 심볼 코드 레별과 비교하여 상기 전송된 파일럿 반송파의 진폭 조절은 파일럿 반송파 이득으로부터 신호 코드 레벨을 나타내는 수신기 회로를 조장한다.

제13도는 상기 중간주파수 증폭기의 자동 이득 제어가 협대역역 동상 동기 검출의 결과로 제어되지 않을때 상기 양자화기 84가 진폭 영역의 경계를 제한하는 진폭 레벨들이 상기 수신된 신호의 특질에 응답하는 시간을 초과하여 변화 이른바 소프트 판정(soft-decision)유형을 포함하도록 하기 위해서, 상기 심볼 동기화 회로에 양자화기를 위한 진폭 영역의 경계를 조절하는데 이용되는 상기 VSB 신호의 상기 파일럿 반송파 성분의 상기 협대역역 동상 동기검출을 도시한다. 많은 고정 피승수 디지탈 승수들을 포함하는 디지탈 카운트 회로 48은 상기 양자화기 84에 진폭 영역에 대한 경계값을 제한하는 곱들을발생 하기 위해서, 디지탈 저역 통과 필터 43의 응답에 의해서 기술된 상기 파일럿 반송파 레별에 의해서 상기 피승수를 승산한다. 상기 경계값은 상기 값들에 견주어 비교된 상기 양자화기 84의 입력 신호를 가지기 위해서 상기 양자화기 84내에 디지탈 비교기들에 인가된다. 실제 신호 에너지를 가지는 상기 파일럿 반송파의 계속적인 이용은 VSB 신호력에 변화되는 상기 양자화기에서 판정 레별의 빠른 트랙킹을 조정한다.

제14는 복합 신호의 상세 블록 개략도이다. 제16도의 필터는 C.M Reader에 의해서 기술된 상기 디지탈 변환된 대역통과 신호들을 위한 위상 반응으로 일정 π/2 차를 나타내고 Jacobian 타원 함수에 기초를 두어 설계된 한쌍의 전대역 통과 디지탈 필터 110과 120을 포함한다. 제 6, 7, 8 또는 9의 필터 150과 151은 필터 110과 120과 같이 구성가능하다., 또한 제7도의 필터 157과 158도 그렇다. 오버샘플된 실수 샘플들은 상기 심볼 동기화 회로 3내에 상기 평균 정형 오차 그레디언트 검출 필터 90이 적절한 기능을 하도록 하기 위해서, 그리고 그 디지탈 회로에서 VSB 신호들을 싱크로다인하기 위해 제공되기 때문에, 본 발명자들을 Rader가 기술 하기에 상기 지연 회로망 회로에서 더 축소되도록 하기 위해서 부 샘플들을 이용하는 다른 전대역 통과 필터들을 이용하는 것은 선호하지 않는다.

시스템 기능 H₁(z) = z^-1(z^-2-a²) / (1-a²z^-2)을 제공하는 상기 필터 110의 구성은 십진법 계산에서 a²=0.5846832이고 다음과 같이 제16도에서 도시된다. 상기 ADC 22로부터 상기 샘플은 절점(node)에 인가하기 위해서 클럭된 지연 성분 118에 단일 ADC 샘플 클럭 기간에 의해서 지연된다. 절점 119에서 신호는 디지탈 가산기 113에 제 1 섬멘드 입력 신호로서 인가되기 위해서 종속 클럭된 지연 성분 111과 112에 두개의 ADC 샘플 컬럭 기간만큼 더욱 지연된다. 상기 가산기 113의 상기 가산 출력 신호는 상기 필터 110으로부터 실수 응답을 제공한다. 상기 가산기 113의 가산 출력 신호는 그 감수 입력 신호로서 절점 119에서 신호를 수신하는 디지탈 감산기 116에 피감수 입력 신호로서 인가되기 위해서 종속된 클럭된 지연 성분 114와 115에 두 ADC 샘플 클럭 기간만큼 지연된다. 그 결과로 초래되는 상기 디지탈 감산기 116으로부터 차출력 신호는 이진법을 사용하는 a²피승수 신호를 숭산하기 위한 디지탈 승간기 117에 승수 입력 신호로서 제공된다. 그 결과로 초래되는 적출력 신호는 제 2 섬멘드 신호로서 상기 디지탈 가산기 113에 인가된다.

시스템 기능 H₂(z) = z^-2(z^-2-b²) / (1-b²z^-2)을 제공하는 상기 필터 110의 구성은 십진법 계산에서 b²=0.1380250이고 다음과 같이 제14도에서 도시된다. 상기 ADC 22로부터 상기 샘플은 디지탈 가산기 123에 제 1 섬멘드 신호로서 인가되기 위해서 종속된 클럭된 지연 성분 121와 122에 두 ADC 샘플 클럭 기간만큼 지연된다. 상기 가산기 123의 가산 출력 신호는 제 2 감수 입력 신호로서 상기 ADC 22로부터 샘플들을 수신하는 제 2 섬멘드 신호로서 디지탈 가산기 126을 인가하기 위해서 종속된 클덕된 지연 성분 124와 125에 두 ADC 샘플 클럭 기간만큼 지연된다. 그 결과로 초래되는 상기 디지탈 가산기 126으로부터 가산 출력 신호는 이진법을 이용하여 b²피승수 신호를 승산하기 위한 디지탈 승산기 127에 승수 입력 신호로서 공급된다. 그 결과로 초래되는 적출력 신호는 제 2 섬멘드 신호로서 상기 디지탈 가산기 123에 인가된다.

제15도는 다음과 같이 제14도의 복합 신호를 변형함으로서 초래되는 복합신호 필터를 도시한다. 상기 클럭된 지연 성분 118의 위치는 상기 ADC 22의 상기 디지탈 출력 신호를 지연하기 보다는 오히려 상기 가산기 113의 상기 가산 출력 신호를 지연하기 위해서 이전되고 상기 ADC 22의 상기 디지탈 지연 출력 신호는 지연됨이 없이 상기 절점 119에 인가됨으로써 상기 전위된 위치상의 클럭된 지연 성분 118의 출력 부분에 제공되도록 실수 응답을 초래하게 된다. 상기 전이 위치 클럭된 지연 성분 111의 출력 부분에 제공된 상기 실수 응답은 상기 클럭된 지연 성분 114의 출력 부분에 제공된 응답과 동일하다. 그래서, 상기 실수 응답은 상기 전이된 위치상의 클럭된 지연 성분 111의 출력 부분 대신에 상기 클락된 지연 성분 114의 출력 부분으로부터 제공된다. 그리고 상기 전이된 위치솽의 클락된 지연 성분 111은 더이상 요구되지는 않으나 필수적이다.

제16도는 다음과 같이 제14도의 복합 신호를 변형함으로써 초래되는 복합신호 필터를 도시한다. 상기 가산기 113에 대한 상기 제 1 섬멘드 신호는 상기 종속된 클럭된 지연 성분 111과 112 보다는 오히뎌 상기 종속된 클럭된 성분 121와 122로부터 취하여진다. 더 이상 요구되지 않는 종속된 클럭된 지연 성분들이 제거된다는 점에서 제14도와 제15도의 상기 복합 신호 필터에 대해 바람직하다.

상기 기술된 것과 다름없는 상기 디지탈 변환된 대역통과 신호들을 위한 위상 응답으로 일정 π/2차를 나타내는 필터의 쌍들은 가능하고 본 발명의 다른 실시예를 실행하는데 이용가능하다.

디지탈 필터 기술에 능숙한 사람은 제2, 3, 4 및 5 상기 디지탈 지연선 51이 전적으로 분리되기 보다는 오히려 상기 FIR 디지탈 필터 50의 구조의 일부분으로서 포함될 것이라는 사실을 이해할 것이다. 유사하게도, 제2도에서 상기 디지탈 지연선 54와 55는 상기 반송파 대역통과 52와 53 각각의 일부분으로서 포함된다. 본 명세서를 잇따르고 디지탈 지연선을 재사용하는 본 특허 청구 범위에서, 사용된 디지탈 필터에서 상기 지연선의 이중 사용은 본 청구 범위내에 있는 것으로서 간주될 것이다.

Claims (55)

1. 디지탈 신호들을 나타내는 심볼 코드를 포함하고, 상기 심볼 코드내에서의 신호 레벨에 관련된 소정의 진폭을 가지는 파일럿 반송파신호를 포함하는 잔류측파대 (VSB)신호들을 수신하기위한 무선 수신기에 있어서; 상기 무선 수신기는 튜너를 구비하고; 상기 튜너는, VSB 신호들을 전송하기 위해서 사용된 주파수대역에서 다른 위치에 있는 채널들중 하나를 선택하기 위한 수단과, 최종 중간주파수(IF) 대역내에 위치한, 최종중간주파수 신호를 발생하기 위해 상기 선택된 채널에서 수신된 신호의 각각의 주파수 변환을 수행하기 위한 일련의 혼합기들과, 상기 일련의 혼합기들중의 선행하는 하나와 그 다음 어느 하나 사이에 배치된 가각의 주파수 선택 증폭기와, 그리고 상기혼합기들 각각에 발진을 제공하기 위한, 제1자동 주파수 및 위상 제어신호에 응답하여 주파수와 위상이 제어되는 각각의 국부 발진기를 구비하고; 상기 무선 수신기는 또한; 제2자동주파수 및 위상 제어신호에 응답하여 제어되는 샘플 레이트로 발생되는 반복성 펄스들을 포함하는 샘플클록신호를 생성하기 위한 샘플 클록 발생기; 어드레스 계수값을 발생하기 위해서 상기 반복성 펄스들을 카운트하는 어드레스 카운더; 읽기전용 메모리 어드레싱를 발생하기 위하여 상기 어드레스 계수값을 심볼 위상 수정치와 조합하는 수단; 상기 심볼 레이트의 약수인 주파수의 동상 및 직각 위상 반송파신호의 디지탈 표시치를 발생하기 위해 상기 읽기전용 메모리 어드레싱에 의해서 어드레스 되는 읽기전용(read-only) 메모리; 상기 튜너에 포함된 상기 일련의 혼합기들 중의 최종 하나로부터의 신호에 대한 저역통과 응답을 반복적으로 샘플링하고, 디지탈 변환된 최종 중간주파수 신호를 발생하기 위해 상기 결과적인 샘플치들을 디지탈 변환히기 위한 상기 샘풀 클록 신호에 대하여 응답하는 아날로그/디지탈 변환기; 디지탈 직각 동기검출 결과를 제공하기 위하여, 상기 디지탈 변환된 최종 중간주파수 신호의 파일럿 반송신호 성분을 상기 약수 주파수의 상기 직각 위상 반속 신호의 디지탈 표시치에 따라 동기적으로 검출하는 수단; 상기 디지탈 직각 동기검출 결과에 대한 협대역 저역통과 필터의 응답으로서 상기 제1자동 주파수 및 위상 제어신호를 발생함으로써, 상기 샘플 레이트의 상기 약수와 상기 최종 중간주파수 신호의 반송파를 주파수와 위상에서 함께 고정하기 위한 수단; 전대역 디지탈 동상 동기검출 결과를 제공하기 위하여, 상기 디지탈 최종 중간주파수 신호를 상기 약수 주파수의 상기 동상 반송신호의 디지탈 표시치에 따라서 동기적으로 검출하는 수단; 및 상기 샘플 클록 발생기에 의해서 공급된 상기 샘플 클록 신호의 반복 펄스의 레이트를 제어하기 위하여, 상기 심볼 주파수와 실질적으로 동일한 상기 전대역 디지탈 동상 동기검출결과치의 성분에 응답하는 수단을 포함하여 구성됨을 특징으로 하는 무선 수신기.
2. 제1항에 있어서, 상기 무선 수신기는 상기 심볼 위상 수정을 하기 위한 상기 전대역 디지탈 동상 검출의 결과에 응답하는 심볼 동기화 회로를 더 구비하고, 상기 심볼 동기화 회로는; 상기 디지탈 동상 검출 결과에 대한 평균-스퀘어-에러(mean-square-error) 그레디언트 검출 응답치를 제공하기 위한 상기 샘플 레이트에 클록된 제1디지탈 필터; 양자화기 출력 신호로서 상기 심볼 코드에서의 신호 레벨들 중 가장 근접한 하나를 발생하기 위하여 상기 디지탈 동상 검출 결과에 응답하는 양자화기; 양자화기 출력 신호의 상기 샘플을 발생하는 상기 디지탈 동상 동기검출 결과의 샘플로부터 상기 야자화기 출력 신호의 각각의 샘플의 출발점을 나타내는 차신호를 공급하기 위한 디지탈 감산기; 심볼 타이밍 오차를 지시하는 상기 평균-스퀘어-에러 그레디언트 검출 응답의 해당하는 샘플들에 상기 차신호의 샘풀들을 승산함으로써 소정의 적(product)신호를 발생하는 수단; 적분 심볼 타이밍 오차 신호를 발생하기 위해 소정의 규정된 시간 간격에 대하여 심볼 타이밍 오차의 지시값들을 적분하는 수단; 및 읽기전용 메모리 어드레싱을 발생하기 위해 상기 심볼 위항 수정치를 상기 어드레스 카운트와 결합하는 상기 수단에 상기 심볼 위상수정치를 인가하기 위한 상기 적분된 심볼 타이밍 에러신호에 응답하는 수단을 포함하여 구성됨을 특징으로 하는 무선 수신기.
3. 제2항에 있어서, DC 디지탈 동상 동기검출 결과를 발생하기 위한 상기 디지탈 변환된 최종 중간주파수 신호의 상기 파일럿 반송신호 성분을 상기 약수 주파수를 갖는 상기 동상 반송파의 디지탈 표시치에 따라 동기적으로 검출하는 수단; 그리고 상기 DC 디지탈 동상 동기검출 결과에 응답하여 상기 양자화기의 작동을 제어하기 위한 수단을 더 구비함을 특징으로 하는 무선 수신기.
4. 제3항에 있어서, DC 디지탈 동상 동기검출 결과를 발생하기 위한 상기 수단은 상기 전대역 디지탈 동상 동기검출 결과를 발생하기 위한 상기 수단에 부가해 상기 전대역 디지탈 동상 동기검출 결과로부터 상기 DC 디지탈 동상 동기검출의 결과를 선택하기 위한 저역통과 제3디지탈 필터를 포함함을 특지으로 하는 무선 수신기.
5. 제3항에 있어서, DC 디지탈 동상 동기검출 결과를 발생하기 위한 상기 수단이 전대역 디지탈 동상 동기검출 결과를 발생하기 위한 상기 수단과 분리됨을 특징으로 하는 무선 수신기.
6. 제3항에 있어서, 상기 각각의 주파수 선택적인 증폭기가 각각의 이득 제어 신호에 의해서 제어되는 야만큼의 이득을 제공하고; 자동 이득 제어 입력 신호에 의해서 제어되는 각각의 양만큼 상기 각각의 이득 제어 신호를 인가하기 위한 수단 및 적어도 선택된 조건하에서, 상기 자동 이득 제어 입력 신호로서 상기 각각의 이득 제어 신호들을 인가하기 위한 상기 수단에 상기 DC 디지탈 동상 동기검출 결과를 공급하는 수단을 더 구비함을 특징으로 하는 무선 수신기.
7. 제6항에 있어서, 두 개 이상의 상기 주파수 선택 증폭기단이 제공되고, 상기 각각의 이득 제어 신호들을 인가하기 위한 상기 수단이, 상기 각각의 이득 제어 신호들을 인가하기 위한 상기 자동 이득 제어 입력 신호에 응답하는 AGC 지연 회로망을 구비함을 특징으로 하는 무선 수신기.
8. 제7항에 있어서, 적어도 선택된 조건하에서, 상기 자동 이득 제어 입력 신호로서 상기 각각의 이득 제어 신호를 인가하기 위한 상기 수단에 상기 DC 디지탈 동상 동기검출 결과를 공급하는 상기 수단이, 상기 자동 이득 제어 입력 신호로서 상기 AGC 지연회로망에 소정의 모든 조건하에서 상기 DC 디지탈 동상 동기검출 결과를 공급하는 유형으로 이루어짐을 특징으로 하는 무선 수신기.
9. 제7항에 있어서, 적어도 선택된 조건하에서, 상기 자동 이득 제어 입력 신호로서 상기 각각의 이득 제어 신호들을 인가하기 위한 상기 수단에 상기 DC 디지탈 동상 동기검출 결과를 공급하는 상기 수단은, 복수 입력 신호들 중 하나로서 상기 DC 디지탈 동상 동기검출 결과를 수신하고, 상기 각각의 이득 제어 신호들을 인가하기 위한 상기 수단들에 상기 자동 이득 제어 신호를 공급하는 아날로그 OR 회로를 구비함을 특징으로 하는 무선 수신기.
10. 제1항에 있어서, 상기 읽기전용 메모리 어드레싱에 응답하여, 상기 읽기전용 메모리는 상기 약수 주파수의 코사인(cosine)파와 사인(sign)파의 디지탈 표시치를 발생하고; 상기 디지탈 직각 동기검출 결과를 발생하기 위한 상기 수단은; 상기 제1디지탈 필더의 지연 시간만큼 지연된, 상기 디지탈 변환된 최종 중간주파수 신호에 대한 힐버트(Hilbert) 변환 응답을 발생하는 유한-임펄스-응답, 제1디지탈 필터; 상기 제1디지탈 필터의 지연 시간과 동일한 지연 시간만큼 상기 디지탈 변환된 최종 중간주파수 신호를 지연하기 위한, 소정의 지연된 디지탈 변환된 최종 중간주파수 시호를 발생하는 제1디지탈 지연선; 상기 디지탈 화된 최종 중간주파수 신호의 상기 반송 주파수를 중심으로 하는 동일한 응답함수를 갖는 유한-임펄스-응답, 협대역, 제2 및 제3디지탈 필터를 구비하는데, 여기서 상기 제2디지탈 필터는 상기 제1디지탈 필터의 대기시간 만큼이나 지연되고 또한 상기 제2디지탈 필터의 지연 시간만큼 더 지연된 상기 디지탈 변환된 최종 중간주파수 신호의 상기 힐버트 변환에 대한 주파수 선택적인 응답을 제공하기 위해 상기 제1디지탈 필터에 후속한 캐스케이드 접속으로 구성되는 한편, 상기 제3디지탈 필터는 상기 제3디지탈 필터의 대기시간만큼 더 지연된 상기 지연된 디지탈 변환된 최종 중간주파수 신호에 대한 주파수 선택적인 응답을 제공하기 위해 상기 제1디지탈 지연선에 후속한 케스케이드 접속으로 구성되며; 상기 약수 주파수의 상기 코사인파의 상기 디지탈 변환된 샘플을 그 승수 신호로서 수신하고, 상기 제2디지탈 필터의 상기 주파수 선택적인 응답을 그 피승수 신호로서 수신하는, 제1적신호를 발생하기 위한 제1디지탈 승산기; 상기 약수 주파수의 상기 사인파의 상기 디지탈 변환된 샘플을 그 승수 신호로서 수신하고, 상기 제3디지탈 필터의 상기 주파수 선택적인 응답을 그 피승수 신호로서 수신하는, 제2적신호를 발생하기 위한 제2디지탈 승산기; 및 상기 디지탈 직각 동기검출 결과로서 공급된 제1차신호를 발생하기 위해 상기 제1 및 제2적신호들을 자동적으로 조합하는 제1디지탈 감산기를 구비함을 특징으로 하는 무선 수신기.
11. 제10항에 있어서, 상기 전대역 디지탈 동상 동기검출 결과를 발생하기 위한 상기 수단은; 상기 제2디지탈 필터의 지연 시간과 동일한 부가 지연시간만큼 상기 제1디지탈 지연선으로부터 상기 지연된 디지탈 변환된 최종 중간주파수 신호를 더욱 지연하기 위한 제2의 디지탈 지연선; 상기 제3디지탈 필터의 대기시간과 동일한 부가 지연 시간만큼 상기 제1디지탈 필터의 상기 지연된 힐버트 변환 응답을 지연하기 위한, 상기 디지탈 변환된 최종 중간주파수 신호의 더욱 지연된 힐버트 변환을 발생하는 제3디지탈 지연선; 상기 더욱 지연된 디지탈 변환된 최종 중간주파수 신호를 그 피승수 신호로서 수신하고 상기 약수 주파수의 상기 코사인파의 상기 디지탈 변환된 샘플들을 그 승수 신호로서 수신하는, 제3적신호를 발생하는 제3디지탈 승산기; 상기 디지탈 변환된 최종 중간주파수 신호의 상기 더욱 지연된 Hilbert 변환을 그 피승수 신호로서 수신하고 상기 약수 주파수의 상기 사인파의 상기 디지탈 변환된 샘플들을 그 승수 신호로서 수신하는, 제4적신호를 발생하는 제4디지탈 승산기; 및 상기 전대격 디지탈 동상 동기검출 결과로서 공급된 제1가산 신호를 발생하기 위한 상기 제3과 4적신호들을 부가하여 조합하는 제1디지탈 가산기를 구비함을 특징으로 하는 무선 수신기.
12. 제11항에 있어서, 상기 무선 수신기는 상기 심볼 위상 수정을 하기 위한 상기 전대역 디지탈 동상 동기검출 결과에 응답하여 심볼 동기화 회로를 포함하고, 상기 심볼 동기화 회로는; 상기 디지탈 동상 검출 결과에 대한 평균 정형 오차 그레디언트 검출 응답을 공급하기 위한 상기 샘플 레이트에서 클록된 제4디지탈 필터와; 양자화기 출력 신호로서 상기 심볼 코드에서 상기 신호 레벨들중 가장 근접한 한 레벨을 발생하기 위한 상기 디지탈 동상 검출 결과에 상응하는 양자화기와; 양자화기 출력 신호의 상기 샘플들을 발생하는 상기 디지탈 동상 검출 결과로부터 상기 양자화기의 출력 신호의 각각 샘플들의 퇴거를 나타내는 제2차신호를 공급하기 위한 제2디지탈 감산기와; 심볼 타이밍 오차의 인지하기 위한 상기 평균 정형 오차 그레디언트 검출의 응답을 갖는 샘플들을 상응함으로써 상기 제2차신호의 샘플들을 승산함으로써 적신호를 발생하기 위한 수단과; 통합된 심볼 타이밍 오차 신호를 발생하기 위한 규정된 시간 간격을 초과하여 심볼 타이밍 오차에 대한 상기 인지치들을 통합하기 위한 수단과; 그리고 읽기전용 메모리 어드레싱을 발생하기 위한 상기 수단에 상기 심볼 위상 수정을 인가하기 위한 상기 통합된 심볼 타이밍 오차 신호에 응답하는 수단을 더 구비함을 특징으로 하는 무선 수신기.
13. 제12항에 있어서, DC 디지탈 동상 동기검출 결과를 발생하기 위한 상기 디지탈 변환된 최종 중간주파수 신호의 상기 파일럿 반송파 성분을 상기 약수 주파수의 상기 동상 반송파의 디지탈 표시치와 일치하여 동시에 검출하는 수단과; 그리고 상기 DC 디지탈 동상 동기검출 결과에 대한 응답으로 상기 양자화기의 작동을 제어하기 위한 수단을 더 구비함을 특징으로 하는 무선 수신기.
14. 제13항에 있어서, DC 디지탈 동상 검출 결과를 발생하기 위한 상기 수단은, 전대역 디지탈 동상 동기검출 결과를 발생하기 위한 상기 수단에 더하여 상기 전대역 디지탈 동상 동기검출 결과로부터 상기 DC 디지탈 동상 동기검출을 선택하기 위한 저역 통과 제5디지탈 필터를 구비함을 특징으로 하는 무선 수신기.
15. 제13항에 있어서, DC 디지탈 동상 동기검출 결과를 발생하기 위한 상기 수단은, 상기 제1디지탈 지연선, 상기 제1디지탈 필터, 상기 제2디지탈 필터 및 상기 제3디지탈 필터에 추가하여, 상기 제2디지탈 필터의 주파수 선택적인 응답을 그 피승수 신호로서 수신하고 상기 약수 주파수의 상기 사인파의 상기 디지탈 샘플들을 그 승수 신호로서 수신하는, 제5적신호를 발생하는 제5디지탈 승산기; 상기 제3디지탈 필더의 주파수 선택적인 응답을 그 피승수 신호로서 수신하고 상기 약수 주파수의 상기 코사인파의 상기 디지탈 샘플들을 상기 승수 신호로서 수신하는, 제6적신호를 발생하는 제6디지탈 승산기; 및 상기 DC 디지탈 동상 동기검출 결과로서 제2가산 신호를 발생하기 위해서 제5와 6 적신호들을 부가하여 조합하기 위한 제2디지탈 가산기를 더 구비함을 특징으로 하는 무선 수신기.
16. 제1항에 있어서, 상기 읽기전용 메모리 어드레스에 응답하는 상기 읽기전용 메모리는 상기 약수 주파수의 사인파와 코사인파에 대한 디지탈 표시치를 발생하고, 디지탈 직각 동기검출 결과를 발생하기 위한 상기 수단은; 반송 주파수를 중심으로 하는 상기 디지탈 변환된 최종 중간주파수 신호의 부분에 대한 주파수 선택적인 응답을 상기 제1디지탈 필터를 위해 대기시간 이후에 공급하고, 상기 아날로그/디지탈 변환기로부터 상기 디지탈 변환된 최종 중간주파수 신호를 수신하는 유한 임펄스 응답인 협대역역역의 제1디지탈 필터와; 상기 제2디지탈 필터의 대기시간만큼 지연된, 상기 제1디지탈 필터의 상기 주파수 선택적인 응답의 상기 힐버트 변환인 상기 제2디지탈 필터의 응답을 발생하기 위해서 상기 제1디지탈 필터의 상기 주파수 선택적인 응답에 상응하는 유한 펄스 응답인 제2디지탈 필터와; 상기 제2디지탈 필터의 지연 시간과 동일한 지연 시간만큼 상기 제1디지탈 필터의 상기 주파수 선택적인 응답을 지연하기 위한, 제1디지탈 지연선 응답을 발생하고 제1디지탈 지연선과; 약수 주파수의 상기 코사인파의 상기 디지탈 변환된 샘플을 그 승수 신호로 수신하고 상기 제2디지탈 필터의 응답을 그 피승수 신호로 수신하는, 제1적신호를 발생하는 제1디지탈 승산기와; 상기 제1디지탈 지연선의 응답을 그 피승수 신호로 수신하고 상기 약수 주파수의 상기 사인파의 상기 디지탈 변환된 샘플들을 그 승수 신호로서 수신하는, 제2적신호를 발생하는 제2디지탈 승산기 그리고 상기 직각 동기검출 결과로서 공급된 제1차신호를 발생하기 위한 상기 제1과 제2적신호들을 차등적으로 조합하는 제1디지탈 감산기를 구비함을 특징으로 하는 무선 수신기.
17. 제16항에 있어서, 전대역 디지탈 동상 동기검출 결과를 발생하기 위한 상기 수단은; 상기 제1디지탈 필터의 지연 시간과 동일한 지연만큼 상기 디지탈 변환된 최종 중간주파수 신호를 지연시키기 위한, 지연되고 디지탈 변환된 최종 중간주파수 신호를 발생하는 제2의 디지탈 지연선; 상기 지연되고 디지탈 변환된 최종 중간주파수 신호의 힐버트 변환인 상기 제3디지탈 필터의 응답을 발생하기 위한 상기 지연되고 디지탈 변환된 최종 중간주파수 신호에 응답하는 유한 임펄스 응답인 제3디지탈 필터; 상기 제3디지탈 필터의 대기시간과 동일한 부가 지연만큼 상기 제2디지탈 지연선으로부터 상기 지연되고 디지탈 변환된 중간주파수 신호를 더욱더 지연하기 위한, 더욱 지연된 디지탈 변환된 최종 중간주파수 신호를 발생시키는 제3디지탈 지연선; 상기 제3디지탈 지연선으로부터 상기 더욱 지연된 디지탈 변환된 최종 중간주파수 신호를 그 피승수 신호로 수신하고 상기 약수 주파수의 상기 코사인파의 상기 디지탈 변환된 샘플을 그 승수 신호로서 수신하는, 제3적신호를 발생하고 제3디지탈 승산기; 상기 제3디지탈 필터의 응답을 그 피승수 신호로 수신하고 상기 약수 주파수의 상기 사인파의 상기 디지탈 변환된 샘플을 그 승수 신호로 수신하는, 제4적신호를 발생하는 제4디지탈 승산기; 그리고 상기 전대역 디지탈 동상 동기검출 결과로서 공급된 제1가산 신호를 발생하기 위한 상기 제3과 제4적신호들을 부여하여 결합하는 제1디지털 가산기를 구비함을 특징으로 하는 무선 수신기.
18. 제16항에 있어서, 상기 무선 수신기는 상기 심볼 위상 수정을 하기 위한 상기 전대역 디지탈 동상 검출 결과에 응답하는 심볼 동기화 회로를 포함하고, 상기 심볼 동기화 회로는; 상기 디지탈 동상 검출 결과에 대한 평균 정형 오차 그레디언트 검출 응답을 공급하기 위한 상기 샘플 레이트에서 클록된 제3디지탈 필터와; 양자화기 출력 신호로서 상기 심볼 코드에서 상기 신호 레벨들중 가장 근접한 한 레벨을 발생하기 위한 상기 디지탈 동상 검출 결과에 상응하는 양자화기와; 양자화기 출력 신호의 상기 샘플들을 발생하는 상기 디지탈 동상 검출 결과의 샘플들로부터 상기 양자화기 출력 신호의 각각의 샘플들의 퇴거를 나타내는 제2차신호를 공급하기 위한 제2디지탈 감산기와; 심볼 타이밍 오차의 인지를 발생하기 위한 상기 평균 정형 오차 그레디언트 결출 응답을 갖는 샘플들을 상응함으로써 상기 제2차신호의 샘플들을 승산하기 위한 적신호를 발생하는 수단과; 통합된 심볼 타이밍 오차 신호를 발생하기 위한 규정된 시간 간격을 초과하여 심볼 타이밍 오차에 대한 상기 인지치를 통합하기 위한 수단과; 그리고 읽기전용 메모리 어드레싱을 발생하기 위한 상기 수단에 상기 심볼 위상 수정을 인가하기 위한 상기 통합된 심볼 타이밍 오차 신호에 응답하는 수단을 더 구비함을 특징으로 하는 무선 수신기.
19. 제18항에 있어서, DC 디지탈 동상 동기검출 결과를 발생하기 위한 상기 디지탈 변환된 최종 중간주파수 신호의 상기 파일럿 반송파 성분을 상기 약수 주파수의 상기 동상 반송파의 디지탈 표시치와 일치하여 동시에 검출하는 수단과; 그리고 상기 DC 디지탈 동상 동기검출 결과에 응답하여 상기 양자화기의 작동을 제어하기 위한 수단을 더 구비함을 특징으로 하는 무선 수신기.
20. 제19항에 있어서, DC 디지탈 동상 동기검출 결과를 발생하기 위한 상기 수단은 전대역 디지탈 동상 동기검출 결과를 발생하기 위한 상기 수단에 더하여 상기 전대역 디지탈 동상 동기검출 결과로부터 상기 DC 디지탈 동상 동기검출을 선택하기 위한 저역 통과 제5디지탈 필터를 구비함을 특징으로 하는 무선 수신기.
21. 제19항에 있어서, DC 디지탈 동상 DC-레벨 검출 결과를 발생하기 위한 상기 수단은, 상기 제1디지탈 지연선에 더하여 상기 제2디지탈 필터와 상기 제1디지탈 지연선을 포함하고; 상기 제2디지탈 필터의 응답을 그 피승수 신호로서 수신하고 상기 약수 주파수의 상기 사인파를 갖는 상기 디지탈 변환된 샘플들을 그 승수 신호로서 수신하는, 제5적신호를 발생하는 제5디지탈 승산기와; 상기 제2디지탈 지연선의 응답을 그 피승수 신호로서 수신하고 상기 약수 주파수의 상기 코사인파를 갖는 상기 디지탈 변환된 샘플들을 그 승수 신호로서 수신하는, 제6적신호를 발생하는 제6디지탈 승산기와; 상기 DC 디지탈 동상 동기검출 결과로서 제2가산 신호를 발생하기 위한 제5 및 제6적신호들을 부가하여 결합하는 제2디지탈 가산기와; 그리고 상기 제2가산신호에 응답하여 상기 DC 디지탈 동상 동기검출 결과치를 제공하는 디지탈 저역 통과 필터를 더 구비함을 특징으로 하는 무선 수신기.
22. 제1항에 있어서, 상기 독출전용 메모리는 상기 약수 주파수이 싸인파형의 디지탈화 샘플치와 상기 약수 주파수의 코싸인 파형의 디지탈화 샘플치를 생성하고, 상기 디지탈 직각 동기검출 결과를 발생하기 위한 상기 수단은; 상기 디지탈 필터의 지연 시간만큼 지연된, 상기 디지탈 변환된 최종 중간주파수 신호에 대한 Hilbert 변환 응답을 발생하는 유한 임펄스 응답인, 제1디지탈 필터와; 상기 디지탈 필터의 지연 시간과 동일한 지연 시간만큼 상기 디지탈 변환된 최종 중간주파수 신호를 지연하기 위한, 지연되고 디지탈 변환된 최종 중간주파수 신호를 발생하는 디지탈 지연선과; 상기 약수 주파수의 상기 코사인파를 갖는 상기 디지탈 변환된 샘플을 그 승수 신호로서 수신하고 상기 디지탈 필터의 상기 힐버트 변환 응답을 그 피승수 신호로서 수신하는, 제1적신호를 발생하는 제1디지탈 승산기와; 상기 약수 주파수의 상기 사인파를 갖는 상기 디지탈 변환된 샘플을 그 승수 신호로서 수신하고 상기 디지탈 지연선으로부터 상기 지연되고 디지탈 변환된 최종 중간주파수 신호를 그 피승수 신호로서 수신하는, 제2적신호를 발생하는 제2디지탈 승산기와; 그리고 상기 디지탈 직각 동기검출 결과로서 공급된 제1차신호를 발생하기 위해서 상기 제1과 제2적신호들을 차등적으로 결합하는 제1디지탈 감산기를 구비함을 특징으로 하는 무선 수신기.
23. 제22항에 있어서, 상기 전대역 디지탈 동상 동기검출 결과를 발생하기 위한 상기 수단은, 상기 제1디지탈 필터와 상기 디지탈 지연선에 추가하여; 상기 디지탈 지연선이 상기 지연되고 디지탈 변환된 최종 중간 주차수 신호를 그 피승수 신호로서 수신하고 상기 약수 주파수의 상기 사인파를 갖는 상기 디지탈 샘플들을 그 승수 신호로서 수신하는, 제3적신호를 발생하는 제3디지탈 승산기와; 상기 제1디지탈 필터의 Hilbert 변환 응답을 그 피승수 신호로서 수신하고 상기 약수 주파수의 상기 사인파를 갖는 상기 디지탈 샘플들을 그 승수 신호로서 수신하는, 제4적신호를 발생하는 제4디지탈 승산기와; 그리고 상기 전대역 디지탈 동상 동기검출 결과로서 가산 신호를 발생하기 위한 제3와 4적신호들을 부가하여 결합하기 위한 디지탈 가산기를 더 구비함을 특징으로하는 무선 수신기.
24. 제23항에 있어서, 상기 무선 수신기는 상기 심볼 위상 수정을 하기 위한 상기 전대역 디지탈 동상 검출 결과에 응답하는 심볼 동기화 회로를 구비하고, 상기 심볼 동기화 회로는; 상기 디지탈 동상 검출 결과에 대한 평균 정형 오차 그레디언트 검출 응답을 공급하기 위한 상기 샘플 레이트에서 클록된 제2디지탈 필터와; 양자화기 출력 신호로서 상기 심볼 코드에서 상기 신호 레벨들중 가장 근접한 한 레벨을 발생하기 위한 상기 디지탈 동상 검출 결과에 상응하는 양자화기와; 양자화기 출력 신호를 갖는 상기 샘플들을 발생하는 상기 디지탈 동상 검출 결과로부터 상기 양자화기 출력 신호를 갖는 각각의 샘플들의 퇴거를 나타내는 제2차신호를 공급하기 위한 제2디지탈 감산기와; 심볼 타이밍 오차의 인지를 발생하기 위한 상기 평균 정형 오차 그레디언트 검출 응답을 갖는 샘플들에 상응함으로써 상기 제2차신호를 갖는 샘플들을 숭산하기 위한 적신호를 발생하는 수단과; 통합된 심볼 타이밍 오차 신호를 발생하기 위한 규정된 시간 간격을 초과하여 심볼 타이밍 오차에 대한 상기 인지를 통합하기 위한 수단과; 그리고 읽기전용 메모리 어드레싱을 발생하기 위한 상기 수단에 상기 심볼 위상 수정를 인가하기 위한 상기 통합된 심볼 타이밍 오차 신호에 응답하는 수단을 더 구비함을 특징으로 하는 무선 수신기.
25. 제24항에 있어서, 상기 전대역 디지탈 동상 동기검출 결과로부터 DC 디지탈 동상 동기검출 결과를 선별하기 위한 저역 통과 제3디지탈 필터와; 그리고 상기 DC 디지탈 동상 동기검출 결과에 대한 응답으로 상기 양자화기의 동작을 제어하기 위한 수단을 더 구비함을 특징으로 하는 무선 수신기.
26. 제1항에 있어서, 상기 읽기전용 메모리 어드레스에 응답하여 상기 읽기전용 메모리는 상기 약수 주파수의 코사인파와 사인파를 갖는 디지탈 표시치를 발생하고, 상기 약수 주파수이 디지탈 표시치는 규정된 각도만큼 상기 약수 주파수의 상기 코사인파로부터 위상에서 전진하며, 상기 약수 주파수의 디지탈 표시치는 상기 규정된 각도만큼 상기 약수 주파수의 상기 사인파로부터 위상에서 전진하도록 구성하며, 디지탈 직각 동기검출 결과를 발생하기 위한 상기 수단은; 상기 제1디지탈 필터의 지연 시간만큼 지연된, 상기 디지탈 변환된 최종 중간주파수 신호에 대한 힐버트 변환 응답을 발생하는 유한 임펄스 응답인, 제1디지탈 필터를 구비하고; 상기 제1디지탈 필터의 지연 시간과 동일한 지연 시간만큼 상기 디지탈 변환된 최종 중간주파수 신호를 지연하기 위한 제1디지탈 지연선을 구비함으로써, 지연되고 디지탈 변환된 최종 중간주파수 신호를 발생하며; 상기 최종 중간주파수 신호의 반송 주파수를 중심으로 하는 식별 응답의 기능을 하는 유한 임펄스 응답인, 제2와 제3디지탈 필터를 구비하는데, 상기 제2디지탈 필터는 상기 제1디지탈 필터의 대기시간 만큼 지연되고 더우기 상기 제2디지탈 필터의 지연 시간만큼 지연된 상기 디지탈 변환된 최종 중간주파수 신호의 상기 힐버트 변환에 대한 주파수 선별적인 응답을 제공하기 위한 상기 제1디지탈 필터를 따라 종속 접속에 위치되고, 상기 제3는 상기 제3디지탈 필터의 대기시간만큼 더 지연된 상기 지연되고 디지탈 변환된 최종 중간주파수 신호에 대한 주파수 선별적인 응답을 제공하기 위한 상기 제1디지탈 지연선을 따라 종속 접속에 위치되고; 상기 약수 주파수의 상기 코사인파를 갖는 상기 디지탈 변환된 샘플을 그 승수 신호로서 수신하고 상기 제2디지탈 필터의 상기 주파수 선별적인 응답을 그 피승수 신호로서 수신하는 제1디지탈 승산기를 구비함으로써, 제1적신호를 발생하며; 상기 약수 주파수의 상기 사인파를 갖는 상기 디지탈 변환된 샘플을 그 승수 신호로서 수신하고 상기 제3디지탈 필터의 상기 주파수 선별적인 응답을 그 피승수 신호로서 수신하는 제2디지탈 승산기를 구비함으로써, 제2적신호를 발생하고; 그리고 상기 디지탈 직각 동기검출 결과로서 공급된 제1차신호를 발생하기 위해서 상기 제1과 제2적신호들을 차등적으로 결합하는 제1디지탈 감산기를 구비함을 특징으로 하는 무선 수신기.
27. 제26항에 있어서, 상기 무선 수신기는 전대역 디지탈 동상 동기검출 결과를 발생하기 위한 상기 수단을 구비하고, 상기 수단은 상기 제1디지탈 필터와 상기 디지탈 지연선에 추가하여; 상기 디지탈 지연선으로부터 상기 지연되고 디지탈 변환된 최종 중간주파수 신호를 그 피승수 신호로서 수신하고 상기 약수 주파수의 상시 코사인파로부터 위상이 전진된 상기 약수 주파수의 상기파를 갖는 상기 디지탈 변환된 샘플들을 그 승수 신호로서 수신하는, 제3적신호를 발생하는 제3디지탈 승산기와; 상기 제1디지탈 필터의 힐버트 변환 응답을 그 피승수 신호로서 수신하고 상기 약수 주파수의 상기 사인파로부터 위상이 전진된 상기 약수 주파수의 상기파를 갖는 상기 디지탈 변환된 샘플들을 상기 승수 신호로서 수신하는, 제4적신호를 발생하는 제4디지탈 승산기와; 그리고 상기 전대역 디지탈 동상 동기검출 결과로서 제1가산 신호를 발생하기 위한 제3와 4적신호들을 부가적으로 결합하기 위한 제1디지탈 가산기를 더 구비함을 특징으로 하는 무선 수신기.
28. 제27항에 있어서, 상기 무선 수신기는 상기 심볼 위상 수정을 하기 위한 상기 전대역 디지탈 동상 검출 결과에 응답하는 심볼 동기화 회로를 구비하고, 상기 심볼 동기화 회로는; 상기 디지탈 동상 검출 결과에 평균 정형 오차 그레디언트 검출 응답을 공급하기 위한 상기 샘플 레이트에서 클록된 제4디지탈 필터와; 양자화기 출력 신호로서 상기 심볼 코드에서 상기 신호 레벨들중 가장 근접한 한 레벨을 발생하기 위한 상기 디지탈 동상 검출 결과에 상응하는 샹자화기와; 양자화기 출력 신호를 갖는 상기 샘플들을 발생하는 상기 디지탈 동상 검출 결과로부터 상기 양자화기 출력 신호를 갖는 각각의 샘플들의 퇴거를 나타내는 제2차신호를 공급하기 위한 제2디지탈 감산기와; 심볼 타이밍 오차를 인지하기 위한 상기 평균 정형 오차 그레디언트 검출 응답을 갖는 샘플들에 상응함으로써 상기 제2차신호를 갖는 샘플들을 승산하기 위한 적신호를 발생하는 수단과; 통합된 심볼 타이밍 오차 신호를 발생하기 위한 규정된 시간 간격을 초과하여 심볼 타이밍 오차에 대한 상기 인지를 통합하기 위한 수단과; 그리고 읽기전용 메모리 어드레싱을 발생하기 위한 상기 수단에 상기 심볼 위상 수정을 인가하기 위한 상기 통합된 심볼 타이밍 오차 신호에 응답하는 수단을 더 구비함을 특징으로 하는 무선 수신기.
29. 제28항에 있어서, DC 디지탈 동상 동기검출 결과를 발생하기 위한 상기 디지탈 변환된 최종 중간주파수 신호의 상기 파일럿 반송파 성분을 상기 약수 주파수를 갖는 상기 동상 반송파의 상기 디지탈 표시치와 일치하여 동시에 검출하는 수단과; 그리고 상기 DC 디지탈 동상 동기검출 결과에 대한 응답으로 상기 양자화기의 작동을 제어하기 위한 수단을 더 구비함을 특징으로 하는 무선 수신기.
30. 제29항에 있어서, DC 디지탈 동상 검출 결과를 발생하기 위한 상기 수단이 전대역 디지탈 동상 동기검출 결과를 발생하기 위한 상기 수단에 추가하여 상기 전대역 디지탈 동상 동기검출 결과로부터 상기 DC 디지탈 동상 동기검출을 선별하기 위한 저역 통과 제5디지탈 필터를 구비함을 특징으로 하는 무선 수신기.
31. 제29항에 있어서, DC 디지탈 동상 DC-레벨 검출 결과를 발생하기 위한 상기 수단이 상기 제1디지탈 필터에 더하여 상기 제2디지탈 필터와 상기 제1디지탈 지연선을 포함하고; 상기 제2디지탈 필터의 응답을 그 피승수 신호로서 수신하고 상기 약수 주파수의 상기 사인파를 갖는 상기 디지탈 변환된 샘플들을 그 승수 신호로서 수신하는, 제5적신호를 발생하는 제5디지탈 승산기와; 상기 제3디지탈 필터의 응답을 그 피승수 신호로서 수신하고 상기 약수 주파수의 상기 코사인파를 갖는 상기 디지탈 변환된 샘플들을 그 승수 신호로서 수신하는, 제6적신호를 발생하는 제6디지탈 승산기와; 그리고 상기 DC 디지탈 동상 동기검출 결과로서 공급된 제2 감산 신호를 발생하기 위한 제5와 제6적신호들을 부가하여로 결합하는 제2디지탈 가산기를 더 구비함을 특징으로 하는 무선 수신기.
32. 제1항에 있어서, 상기 읽기전용 메모리 어드레스에 응답하여 상기 읽기전용 메모리는 상기 약수 주파수의 사인파와 코사인파에 대한 디지탈 표시치를 발생하는 무선 수신기는 디지탈 직각 동기검출 결과를 발생하기 위한 상기 수단을 구비하고, 디지탈 직각 동기검출 결과를 발생하기 위한 상기 수단은; 상기 최종 중간주파수대를 통해서 주파수에 제1과 제2전대역 통과 응답들을 각각 발생하는 제1과 제2디지탈 필터들로서, 상기 제1과 제2던대역 통과 응답들은 실제로 상기 최종 중간주파수대를 통한 선형 위상 응답들이고 실제로 상기 최종 중간주파수대내에 각각이 주파수에서 서로서로로부터 π/2 라디언 잔류편차(offset)를 나타내는 상기 제1 과 제2디지탈 필터와; 각각에 대한 공유된 입력 신호로서 상기 제1과 제2디지탈 필터들에 상기 최종 중간주파수 신호를 인가하기 위한 수단과; 상기 최종 중간주파수 신호의 반송 주파수를 중심으로 하는 식별하는 응답기능을 하는 유한 임펄스 응답인 협대역역역의 제3과 제4디지탈 필터들로서, 상기 제3과 제4디지탈 필터들 각각은 각각 유사한 대기시간을 나타내고 상기 제3디지탈 필터는 종속 접속에서 상기 제1디지탈 필터의 전대역 통과 응답에 대한 주파수 선별적인 응답을 제공하기 위한 상기 제1디지탈 필터를 따르고 상기 제4디지탈 필터는 종속 접속에서 상기 제2디지탈 필터의 전대역 통과 응답에 대한 주파수 선별적인 응답을 제공하기 위한 상기 제2디지탈 필터를 따르는 상기 제3과 제4디지탈 필터들과; 상기 약수 주파수의 상기 코사인파를 갖는 상기 디지탈 변환된 샘플을 그 승수 신호로 수신하고 상기 제3디지탈 필터의 상기 주파수 선별적인 응답을 피승수 신호루 수신하는, 제1적신호를 발생하는 제1디지탈 승산기와; 상기 약수 주파수의 사인파를 갖는 상기 디지탈 변화된 샘플을 그 승수 신호로 수신하고 상기 제4디지탈 필터의 주파수 선별적인 응답을 그 피승수 신호로서 수신하는, 제2적신호를 발생하는 제2디지탈 승산기와; 그리고 상기 직각 동기검출 결과로서 공급된 제1차신호를 발생하기 위한 상기 제1과 제2적신호들을 차등적으로 결합하는 제1디지탈 감산기를 구비함을 특징으로 하는 무선 수신기.
33. 제32에 있어서, 상기 무선 수신기가 각각에 공유된 입력 신호로서 상기 제1과 제2디지탈 필터들에 상기 디지탈 변환된 중간주파수 신호를 인가하기 위한 상기 수단과 상기 제1와 제2디지탈 필터들에 추가하여, 전대역 디지탈 동상 동기검출 결과를 발생하기 위한 상기 수단을 구비하고, 전대역 디지탈 동상 동기검출 결과를 발생하기 위한 상기 수단은; 제1디지탈 지연선 응답을 제공하기 위한 상기 제2디지탈 필터의 전대역 통과 응답에 상응하고 상기 제3디지탈 필터의 대기시간과 동일한 지연시간이우헤 상기 제1디지탈 필터의 전대역 통과 응답을 재생하는 제1디지탈 지연선과; 제2디지탈 지연선 응답을 제공하기 위한 상기 제2디지탈 필터의 전대역 통과 응답에 상응하고 상기 제4디지탈 필터의 대기시간과 동일한 지연시간이우헤 상기 제2디지탈 필터의 전대역 통과 응답을 재생하는 제2디지탈 지연선과; 상기 제1디지탈 지연선 응답을 그 피승수 신호로서 수신하고 상기 약수 주파수의 상기 코사인파를 갖는 상기 디지탈 변환된 샘플들을 그 승수 신호로서 수신하는, 제32적신호를 발생하는 제3디지탈 승산기와; 상기 제2디지탈 지연선 응답을 그 피승수 신호로서 수신하고 상기 약수 주파수의 상기 사인파를 갖는 상기 디지탈 변환된 샘플들을 그 승수 신호로서 수신하는, 제4적신호를 발생하는 제4디지탈 승산기와; 그리고 상기 전대역 디지탈 동상 동기검출 결과로서 공급된 제1가산 신호를 발생하기 위한 상기 제3과 제4적신호들을 부가하여 결합하는 제1디지탈 가산기를 구비함을 특징으로 하는 무선 수신기.
34. 제33항에 있어서, 상기 무선 수신기는 상기 심볼 위상 수정을 하기 위한 상기 전대역 디지탈 동상 검출 결과에 응답하는 심볼 동기화 회로를 구비하고, 상기 심볼 동기화 회로는; 상기 디지탈 동상 검출 결과에 대한 평균 정형 오차 그레디언트 검출 응답을 공급하기 위한 상기 샘플 레이트에서 클록된 제4디지탈 필터와; 양자화기 출격 신호로서 상기 심볼 코드에서 상기 신호 레벨들중 가장 근접한 한 레벨을 발생하기 위한 상기 디지탈 동상 검출 결과에 상응하는 양자화기와; 양자화기 출력 시호의 상기 샘플들을 발생하는 상기 디지탈 동상 검출 결과의 샘플들로부터 상기 양자화기 출력 신호를 갖는 각각의 샘플들의 퇴거를 나타내는 제2차신호를 공급하기 위한 제2디지탈 감산가와; 심볼 타이밍 오차를 인지하기 위한 상기 평균 정형 오차 그레디언트 검출 응답을 갖는 샘플들에 상응함으로써 상기 제2차신호를 갖는 샘플들을 승산하기 위한 적신호를 발생하는 수단과; 통합된 심볼 타이밍 오차 신호를 발생하기 위한 규정된 시간 간격을 초과하여 심볼 타이밍 오차에 대한 상기 인지를 통합하기 위한 수단과; 그리고 읽기전용 메모리 어드레싱을 발생하기 위한 상기 수단에 상기 심볼 위상 수정을 이가하기 위한 상기 통합된 심볼 타이밍 오차 신호에 응답하는 수단을 더 구비함을 특징으로 하는 무선 수신기.
35. 제34항에 있어서, 상기 약수 주파수를 갖는 상기 동상 반송파의 디지탈 표시치와 일치하여 DC 디지탈 동상 동기검출 결과를 발생하기 위한 상기 디지탈 변화된 최종 중간주파수 신호의 상기 파일럿 반송파 성분을 동시에 검출하는 수단과; 그리고 상기 DC 디지탈 동상 동기검출 결과에 대한 응답으로 상기 양자화기의 작동을 제어하기 위한 수단을 더 구비함을 특징으로 하는 무선 수신기.
36. 제35항에 있어서, DC 디지탈 동상 동기검출 결과를 발생하기 위한 상기 수단이 전대역 디지탈 동상 동기검출 결과를 발생하기 위한 상기 수단에 추가하여 상기 전대역 디지탈 동상 동기검출 결과로부터 상기 DC 디지탈 동상 동기검출 결과를 선별하기 위한 저역 통과 제5디지탈 필터를 구비함을 특징으로 하는 무선 수신기.
37. 제35항에 있어서, DC 디지탈 동상 DC-레벨 검출 결과를 발생하기 위한 상기 수단이 상게 제1디지탈 지연선에 추가하여 상기 제2디지탈 필터와 상기 제3디지탈 필터를 포함하고; 그리고 상기 제3디지탈 필터의 주파수 선별적인 응답을 그 피승수 신호로서 수신하고 상기 약수 주파수의 상기 사인파를 갖능 상기 디지탈 변화뇐 샘플들을 그 승수 신호로서 수신하는, 제5적신호를 발생하는 제5디지탈 승산기와; 상기 제4디지탈 필터의 주파수 선별적인 응답을 그 피승수 신호로서 수신하고 상기 약수 주파수의 상기 코사인파를 갖는 상기 디지탈 변화된 샘플들을 그 승수 힌호로서 수신하는, 제6적신호를 발생하는 제6디지탈 승산기와; 그리고 상기 DC 디지탈 동상 동기검출 결과로서 공급된 제2가산 신호를 발생하기 위한 제5와 6적신호들을 부가하여 결합하는 제2디지탈 가산기를 더 구비함을 특징으로 하는 무선 수신기.
38. 제1항에 있어서, 상기 읽기전용 메모리 어드레스에 응답하여 상기 읽기전용 메모리는 상기 약수 주파수의 사인파와 코사인파에 대한 디지탈 표시치를 발생하는 무선 수신기는 디지탈 동상 동기검출 결과를 발생하기 위한 상기 수단을 구비하고, 디지탈 직각 동기검출 결과를 발생하기 위한 상기 수단은; 상기 아날로그/디지탈 변환기로부터 상기 디지탈 변환된 최종 중간주파수 신호를 수신하고 그 반송 주파수를 중심으로 하는 상기 디지탈 변환된 중간주파수 신호의 부분에 대한 주파수 선별적인 응답을 상기 제1디지탈 필터를 위해 대기시간 이후 제공하는 유한 임펄스 응답인, 협대역역역 제1디지탈 필터와; 상기 최종 중간주파수대를 통해서 주파수에 제1과 제2 전대역 통과 응답들을 각각 발생하는 제2과 제3디지탈 필터들로서, 상기 제1과 제2전대역 통과 응답들을 각각 발생하는 제2과 제3디지탈 필터들로서, 상기 제1과 제2전대역 통과 응답들은 실제로 상기 최종 중간주파수대를 통해서 선형 위상 응답들이고 실제로 상기 최종 중간주파수대내에 각각의 주파수에서 서로서로로부터 π/2 라디언 잔류 편차를 나타내는 상기 제2과 제3디지탈 필터들과; 각각에 대한 공유된 입력 신호로서 상기 제2과 제3디지탈 필터에 상기 제1디지탈 필터의 최종 중간주파수 신호 응답을 인가하기 위한 수단과; 상기 약수 주파수의 상기 코사인파를 갖는 상기 디지탈 변환된 샙클을 그 승수 신호로 수신하고 상기 제2디지탈 필터의 응답을 그 피승수 시호로 수신하는, 제1적신호를 발생하는 제1디지탈 승산기와; 상기 약수 주파수의 상기 사인파를 갖는 상기 디지탈 변환된 샘플을 그 승수 신호로 수신하고 상기 제2디지탈 필터의 응답을 그 피승수 신호로서 수신하는, 제2적신호를 발생하는 제2디지탈 승산기와; 그리고 상기 작각 동기검출 결과로서 공급된 제1차신호를 발생하기 위한 상기 제2과 제3적신호들을 차등적으로 결합하는 제1디지탈 감산기를 구비함을 특징으로 하는 무선 수신기.
39. 제38항에 있어서, 상기 무선 수신기는 전대역 디지탈 동상 동기검출 결과를 발생하기 위한 상기 수단을 구비하고, 전대역 디지탈 동상 동기 검출 결과를 발생하기 위한 상기 수단은; 상기 제1디지탈 필터의 대기시간과 동일한 지연만큼 상기 출력 신호로서 상기 아날로그/디지탈 변환기에 의해서 발생된 상기 디지탈 변환된 최종 중간주파수 신호를 지연하기 위한, 지연되고 디지탈 변환된 최종 중간주파수 신호를 발생하는 디지탈 지연선과; 상기 최종 중간주파수를 통해서 주파수들에 대한 제3과 제4전대역 통과 응답들을 각각 발생하는 제4와 제5디지탈 필터로서, 상기 제4와 제5전대역통과 응답들을 실제로 상기 최종 중간주파수를 통한 가느다른 위상 응답들이고 실제로 상기 최종 중간주파수내에 각각의 주파수에서 서로서로부터 π/2 라디언을 나타내는 상기 제4와 제5 디지탈 필터와; 각각에 공유된 입력 신호로서 상기 제3과 제4에 상기 지연되고 디지탈 필터들에 상기 지연되고 디지탈 변환된 최종로 중간주파수 신호를 인가하기 위한 수단과; 상기 제4디지탈 지연선 응답을 그 디지탈이승수 신호로서 수신하고 상기 약수 주파수의 상기 코사인파를 갖는 상기 디지탈 변환된 샘플들을 그 승수 신호로서 수신하는, 제3적신호를 발생하는 제3디지탈 승산기와; 상기 제5디지탈 필터의 응답을 그 피승수 신호로서 수신하고 상기 약수 주파수의 상기 사인파를 갖는 상기 디지탈 변환된 샘플들을 그 승수 신호로서 수신하는 제4적신호를 발생하는 제4디지탈승산기; 그리고 상기 전대역 디지탈 동상 동기검출 결과로서 공급된 제1가산 신호를 발생하기 위한 제3과 제4적신호들을 부가하여 결합하는 제1디지탈 가산기를 구비함을 특징으로 하는 무선 수신기.
40. 제39항에 있어서, 상기 무선 수신기는 상기 심볼 위상 수정을 하기 위한 상기 전대역 디지탈 동상 검출 결과에 응답하는 심볼 동기화 회로를 구비하고, 상기 심볼 동기화 회로는; 상기 디지탈 동상 검출 결과에 대한 평균 정형 오차 그레디언트 검출 응답을 공급하기 위한 상기 샘플 레이트에서 클록된 제6디지탈 필터와; 양자화기 출력 신호로서 상기 심볼 코드에서 상기 신호 레벨들중 가장 근접한 한 레벨을 발생하기 위한 상기 디지탈 저텔레비젼동상 검출 결과에 상응하는 양화기와; 양자화기 출력 신호를 갖는 상기 샘플들을 상기 디지탈 동상 검출 결과로부터 상기 양자화기 출력 신호를 갖는 각각의 샘플들의 퇴거를 나타내는 제2차신호를 공급하기 위한 제2디지탈 감산기와; 심볼 타이밍 오차의 인지하기 위한 상기 평균 정형 오차 그레디언트 검출 응답을 갖는 샘플들에 상응함으로써 상기 제2차신호를 갖는 샘플들을 숭산하기 위한 적신호를 발생하는 수단과; 통합된 심볼 타이밍 오차 신호를 발생하기 위한 규정된 시간 간격을 초과하여 심볼 타이밍 오차에 대한 상기 인지를 통합하기 위한 수단과; 그리고 읽기전용 메모리 어드레싱을 발생하기 위한 상기 수단에 상기 심볼 위상 수정을 인가하기 위한 상기 통합된 심볼 타이밍 오차 신호에 응답하는 수단을 더 구비함을 특징으로 하는 무선 수신기.
41. 제40항에 있어서, DC 디지탈 동상 동기검출 결과를 발생하기 위한 상기 디지탈 변환된 최종 중간주파수 신호의 상기 파일럿 반송파 성분을 상기 약수 주파수를 갖는 상기 동상 반송파의 디지탈 표시치와 일치하여 동시에 검출하는 수단과; 그리고 상기 DC 디지탈 동상 동기검출 결과에 응답하여 상기 양자화기의 작동을 제어하기 위한 수단을 더 구비함을 특징으로 하는 무선 수신기.
42. 제41항에 있어서, DC 디지탈 동상 검출 결과를 발생하기 위한 상기 수단이 전대역 디지탈 동상 동기검출 결과를 발생하기 상기 수단에 추가하여 상기 전대역 디지탈 동상 동기검출 결과로부터 상기 DC 디지탈 동상 동기검출을 선별하기 위한 저역 통과 제5 디지탈 필터를 구비함을 특징으로 하는 무선 수신기.
43. 제41항에 있어서, DC 디지탈 동상 DC-레벨 검출 결과를 발생하기 위한 상기 수단이 상기 제 1 디지탈 지연선에 추가하여 상기 제 2 디지탈 필터와 상기 제 3 디지탈 필터를 포함하고; 그리고 상기 제 2 디지탈 필터의 응답을 그 디지탈이승수 신호로서 수신하고 상기 약수 주파수의 상기 사인파를 갖는 상기 디지탈 변환된 샘플들을 그 승수 신호로서 수신하는, 제5적신호를 발생하는 제 5 디지탈 승산기와; 상기 제 3 디지탈 필터의 응답을 그 디지탈피승수 신호로서 수신하고 상기 약수 주파수의 상기 코사인파를 갖는 상기 디지탈 변환된 샘플들을 그 승수 신호로서 수신하는 에 6 적신호를 발생하는 제 6 디지탈 승산기; 그리고 상기 DC 디지탈 동상 동기검출 결과로서 공급된 제 2 가산 신호를 발생하기 위한 제 5 와 6 적신호들을 부가하여 결합하는 제 2 디지탈 가산기를 더 구비함을 특징으로 하는 무선 수신기.
44. 제1항에 있어서, 상기 읽기전용 어드레스에 응답하여 상기 읽기전용 메모리는 상기 약수 주파수의 사인파와 코사인파에 대한 디지탈 표시치를 발생하는 무선 수신기는 디지탈 직각 동기검출 결과를 발생하기 위한 상기 수단을 구비하고, 디지탈 직각 동기검출 결과를 발생하기 위한 상기 수단이; 상기 최종 중간주파수대를 통해서 주파수에 제 1과 제 2 전대역 통과 응답들을 각각 발생하는 제 1 과 제 2 디지탈 필터들로서, 상기 제 1과 제 2 전대역 통과 응답들은 실제 로상기 최종 중간주파수를 통한 선형 위상 응답들이고 실제로도 상기 최종 중간주파수내에 각각의 주파수에서 서로서로로부터 π/2 라디언 오프셋(offset)을 나타내는 상기 제 1 과 제 2 디지탈 필터들과; 각각에 대한 공유된 입력 신호로서 상기 제 1 과 제 2 디지탈 필터들에 상기 최종 중간주파수 신호를 인가하기 위한 수단과; 상기 약수 주파수의 상기 코사인파를 갖는 상기 디지탈 변환된 샘플을 그 승수 신호로 수신하고 상기 제 1 디지탈 필터의 주파수 선별적인 응답을 그 피승수 신호로 수신하는, 제 1 적신호를 발생하는 제 1 디지탈 승산기와; 상기 약수 주파수의 상기 사인파를 갖는 상기 디지탈 변환된 샘플을 그 승수 신호로 수신하고 상기 제 2 디지탈 필터의 주파수 선별적인 응답을 그 디지탈이승수 신호로서 수신하는, 제 2 적신호를 발생하는 제 2 디지탈 승산기와; 제 1 차신호를 발생하기 위한 상기 제 1과 제 2 적신호들을 차등적으로 발생하는 제 1 디지탈 감산기와; 그리고 상기 제 1 차신호에 대한 저역 통과 응답을 발생하는 제 3 디지탈 필터를 구비하고, 상기 저역 통과 응답은 상기 디지탈 직각 동기검출 결과로서 제공됨을 특징으로 하는 무선 수신기.
45. 제44항에 있어서, 상기 무선 수신기는 각각에 공유된 입력 신호로서 제 1 과 제 2 디지탈 필터들에 상기 디지탈 변환된 중간주파수 신호를 인가하기 위한 상기 수단과 상기 제 1 와 제 2 디지탈 필터들에 추가하여, 전대역 디지탈 동상 동기검출 결과를 발생하기 위한 상기 수단을 구비하고, 상기 전대역 디지탈 동상 동기검출 결과를 발생하기 위한 상기 수단은; 상기 제 1 디지탈 필터의 응답을 그 피승수 신호로서 수신하고 상기 약수 주파수의 상기 사인파를 갖는 상기 디지탈 변환된 샘플들을 그 승수 신호로서 수신하는, 제 3 적신호를 발생하는 제 3 디지탈 승산그것이와; 상기 제 2 디지탈 필터의 응답을 그 피승수 신호로서 수신하고 상기 약수 주파수의 상기 코사인파를 갖는 상기 디지탈 변환된 샘플들을 그 승수 신호로서 수신하는, 제 4 적신호를 발생하는 제 4 디지탈 승산기와; 그리고 상기 전대역 디지탈 동상 동기검출 결과로서 공급된 가산 신호를 발생하기 위한 상기 제 3과 제 4 적신호를 부가하여 결합하는 디지탈 가산기를 구비함을 특징으로 하는 무선 수신기.
46. 제45항에 있어서, 상기 무선 수신기는 상기 심볼 위상 수정을 하기 위한 전역 디지탈 동상 검출 결과에 응답하는 심볼 동기화 회로를 구비하고, 상기 심볼 동기화 회로는; 상기 디지탈 동상 검출 결과에 대한 평균 정형 오차 그레디언트 검출 응답을 공급화기 위한 상기 샘플 레이트에서 클록된 제 3 디지탈 필터와; 양자화기 출력 신호로서 상기 심볼 코드에서 상기 신호 레벨들중 가장 근접한 한 레벨을 발생하기 위한 상기 디지탈 동상 검출 결과에 상응하는 양자화기와; 양자화기 출력 신호를 갖는 상기 샘플들을 발생하는 상기 디지탈 동상 검출 결과로부터 상기 양자화기 출력 신호를 갖는 각각의 샘플들의 퇴거를 나타내는 제 2 차신호를 공급하기 위한 제 2 디지탈 감산기와; 심볼 타이밍 오차의 인지하기 위한 상기 평균 정형 오차 그레디언트 검출 응답을 갖는 샘플들에 상승함으로써 상기 제 2 차신호를 갖는 샘플들을 숭산함으로써 적신호를 발생하는 수단과; 통합된 심볼 타이밍 오차 신호를 발생하기 위한 규정된 시간 간격을 초과하여 심볼 타이밍 오차에 대한 상기 인지를 통합하기 위한 수단과; 그리고 읽기전용 메모리 어드레싱을 발생하이 위한 상기 수단에 상기 심볼 위상 수정을 인가하기 위한 상기 통합된 심볼 타이밍 오파 신호에 응답하는수단을 더 구비함을 특징으로 하는 무선 수신기.
47. 제46항에 있어서, 상기 전대역 디지탈 검출 결과로부터 DC 디지탈 동상 동기검출 결과를 선별하기 위한 저역 통과 제 4 디지탈 필터와; 그리고 상기 DC 디지탈 동상 동기검출 결과에 대한 응답으로 상기 양자화기의 동작을 제어하기 위한 수단을 더 구비함을 특징으로 하는 무선 수신기.
48. 제1항에 있어서, 상기 읽기전용 메모리 어드레스에 응답하여 상기 읽기전용 메모리가 상기 약수 주파수의 코사인파와 사인파를 갖는 디지탈 표시치를 발생하며, 상기 약수 주파수파의 디지탈 표시치는 규정된 각도만큼 상기 약수 주파수의 상기 코사인파로부터 위상에서 전진하고 상기 약수 주파수파의 디지탈 표시치는 상기 규정된 각도만큼 상기 약수 주파수의 상기 사인파로부터 전진하는 무선 수신기는; 상기 최종 중간주파수대를 통해서 주파수에서 제 1 과 제 2 전대역 통과 응답들을 각각 발생하는 제 1 과 제 2 디지탈 필터들로서, 상기 제 1 과 제 2 전대역 통과 응답들은 실제로 상기 최종 중간주파수대를 통한 선형 위상 응답들이고 실제로 상기 최종 중간주파수대내에 각각의 주파수에서 서로서로로부터 π/2 라디언 오프 셋(offset)을 나타내는 상기 제 1 과 제 2 디지탈 필터들과; 각각에 대한 공유된 입력 신호로서 제 1 과 제 2 디지탈 필터등에 상기 디지탈 변환된 최종 중간주파수 신호를 인가해 위한 수단과; 상기 최종 중간주파수 신호의 반송 주파수를 중심으로 하는 식별하는 응답 기능을 갖는 유한 임펄스 응답인 협대역역역 제 3 과 제 4 디지탈 필터들로서, 상기 제 3 과 제 4 디지탈 필터들 각각은 각각 유사한 대기시간을 나타내고 상기 제 3 디지탈 필터는 종속 접속에서 상기 제 1 디지탈 필터의 전대역 통과 응답에 대한 주파수 선별적인 응답을 제공하기 위해 상기 제 1 디지탈 필터를 따르고 상기 제 4 디지탈 필터는 종속 접속에서 상기 제 2 디지탈 필터의 전대역 통과 응답에 대한 주파수 선별적인 응답을 제공하기 위해 상기 제 2 디지탈 필터를 따르는 상기 제 3 과 제 4 디지탈 필터들과; 상기 약수 주파수의 상기 코사인파를 갖는 상기 디지탈 변환된 샘플을 그 승수 신호로 수신하고 상기 제 3 디지탈 필터의 주파수 선별적인 응답을 그 피승수 신호로 수신하는, 제 1 적신호를 발생하는 제 1 디지탈 승산기와; 상기 약수 주파수의 상기 사인파를 갖는 상기 디지탈 변환된 샘플을 그 승수신호로 수신하고 상기 제 4 디지탈 필터의 주파수 선별적인 응답을 그 피승수 신호로서 수신하는, 제 2 적신호를 발생하제 2 디지탈 승산기와; 그리고 상기 직각 동기검출 결과로서 공급된 제 1 차신호를 발생하기 위한 상기 제 1 과 제 2 적신호들을 차등적으로 결합하는 제 1 디지탈 감산기를 구비함을 특징으로 하는 무선 수신기.
49. 제26항에 있어서, 상기 무선 수신기는 상기 제 1 디지탈 필터와 상기 제 2 디지탈 필터에 추가하여 전대영통과 디지탈 동상 동기검출 결과를 발생하기 위한 상기 수단을 구비하고, 전대역통과 디지탈 동상 동기검출 결과를 발생하기 위한 상기 수단은; 상기 제 1 디지탈 필터의 응답을 그 피승수 신호로서 수신하고 상기 약수 주파수의 상시 사인파로부터 위상이 전진된 상기 약수 주파수의 상기파를 갖는 상기 디지탈 변환된 샘플들을 그 승수 신호로서 수신하는, 제 3 적신호를 발생하는 제 3 디지탈 승산기와; 제 2 상기 디지탈 필터의 응답을 그 피승수 신호로서 수신하고 상기 약수 주파수의 상기 코사인파로부터 위상이 전진된 상기 약수 주파수의 상기파를 갖는 상기 디지탈 변환된 샘플들을 그 승수로서 수신하는, 제 4 적신호를 발생하는 제 4 디지탈 승산기와; 그리고 상기 전대역 디지탈 동상 동기검출 결과로서 공급된 제 1 가산 신호를 발생하기 위해 제 3 와 4 적신호들을 부가하여 결합하는 제 1 디지탈 가산기를 더 구비함을 특징으로 하는 무선 수신기.
50. 제49항에 있어서, 상기 무선 수신기는 상기 심볼 위상 수정을 하기 위한 상기 전대역 디지탈 동상 검출 결과에 응답하는 심볼 동기화 회로를 구비하고, 상기 심볼 동기화 회로는; 상기 디지탈 동상 검출 결과에 대한 평균 정형 오차 그레디언트 검출 응답을 공급하기 위한 상기 샘플 레이트에서 클록된 제 5 디지탈 필터와; 양자화기 출력 신호로서 상기 심볼 코드에서 상기 신호 레벨들중 가장 근접한 한 레벨을 발생하기 위한 상기 디지탈 동상 검출 결과에 상응하는 양자화기와; 양자화기 출력 신호를 갖는 상기 샘플들을 발생하는 상기 디지탈 동상 검출 결과로부터 상기 양자화기 출력 신호를 갖는 각각의 샘플들의 퇴거를 나타내는 차신호를 공급하기 위한 제 2 디지탈 감산기와; 심볼 타이밍 오차의 인지를 발생하기 위한 상기 평균 정형 오차 그레디언트 검출 응답을 갖는 샘플들에 상응함으로써 상기 제 2 차신호를 갖는 샘플들을 숭산함으로써 적신호를 발생하는 수단과; 통합된 심볼 타이밍 오차 신호를 발생하기 위한 규정된 시간 간격을 초과하여 심볼 타이밍 오차에 대한 상기 인지를 통합하기 위한 수단과; 그리고 읽기전용 메모리 어드레싱을 발생하기 위한 상기 수단에 상기 심볼 위상 수정을 인가하기 위한 상기 통합된 심볼 타이밍 오차 신호에 응답하는 수단을 더 구비함을 특징으로 하는 무선 수신기.
51. 제50항에 있어서, DC 디지탈 동상 동기검출 결과를 발생하기 위한 상기 디지탈 변환된 최종 중간주파수 신호의 상기 파일럿 반송파 성분을 상기 약수 주파수를 갖는 상기 동상 반송파의 디지탈 표시치와 일치하여 동시에 검출하는 수단과; 그리고 상기 DC 디지탈 동상 동기검출 결과에 응답하여 상기 양자화기의 작동을 제어하기 위한 수단을 더 구비함을 특징으로 하는 무선 수신기.
52. 제51항에 있어서, DC 디지탈 동상 검출 결과를 발생하기 위한 상기 수단이 전대역 디지탈 동상 동기검출 결과를 발생하기 위한 상기 수단에 추가하여 상기 전대역 디지탈 동상 동기검출 결과로부터 상기 DC 디지탈 동상 동기검출을 선별하기 위한 저역 통과 제 5 디지탈 필터를 구비함을 특징으로 하는 무선 수신기.
53. 제51항에 있어서, 상기 무선 수신기; DC 디지탈 동상 Dc-레벨 검출 결과를 발생하기 위한 상기 수단을 상기 제 1 과 제 2 디지탈 필터들에 추가하여 구비하고, 상기 오DC 디지탈 동상 DC-레벨 검출 결과를 발생하기 위한 상기 수단은; 상기 제 3 디지탈 필터의 응답을 그 피승수 신호로서 수신하고 상기 약수 주파수의 상기 사인파를 갖는 상기 디지탈 변환된 샘플들을 그 승수 신호로서 수신하는, 제 5 적신호를 발생하는 제 5 디지탈 승산기와; 상기 제 4 디지탈 필터의 응답을 그 피승수 신호로서 수신하고 상기 약수 주파수의 상기 코사인파를 갖는 상기 디지탈 변환된 샘플들을 그 승수 신호로서 수신하는, 제 6 적신호를 발생하는 제 6 디지탈 승산기와; 그리고 상기 DC 디지탈 동상 동기검출 결과로서 공급된 제 2 가산 신호를 발생하기 위해 제 5 와 제 6 적신호들을 부가하여 결합하기 위한 제 2 디지탈 가산기를 더 구비함을 특징으로 하는 무선 수신기.
54. 제1항에 있어서, 상기 무선 수신기는 상기 샘플 클록 발생기에 의해서 공급된 상기 샘플 클록 신호에서 반복 펄스의 레이트를 제어하기 위한 상기 수단을 구비하고, 반복 펄스 레이트를 제어하기 위한 상기 수단은; 상기 심볼 코딩 주파수와 동일하고 실제로 주파수에서 동일한 상기 전대역 동상 동기검출 결과의 선별된 부분들을 대해 표시하는 디지탈 샘플들을 발생하기 위한 제 1 대역통과 디지탈 필터와; 제1적신호를 발생하기 위해 상기 제 1 디지탈 대역통과 필터에 의해서 발생된 상기 디지탈 샘플을 정형화하기 위해서 연결된 디지탈 승산기 수단과; 상기 심볼 코딩 주파수의 두배와 동일하고 실제로 주파수에서 동일한 상기 제 1 적신호의 선별된 부분에 대해 표시하는 디지탈 샘플들을 발생하기 위한 제 2 대역통과 디지탈 필터와; 그리고 상기 제 2 대역통과 디지탈 필터에 의해서 발생된 상기 디지탈 샘플들에 의해서 규정된 상기 심볼 코딩 주파수의 두배와 동일하고 실제로 주파수상에서 동일한 상기 샘플 클록 발생기에 의해서 공급된 상기 샘플 클록 신호내에 반복 펄스들의 레이트를 록하기 위한 수단을 구비함을 특징으로 하는 무선 수신기.
55. 제54항에 있어서, 상기 무선 수신기는 상기 샘플 클록 발생기를 구비하고, 상기 샘플 클록 발생기를 발생기는; 제 2 자동 주파수 위상 제어 심볼에 의해서 결정된 주파수에서 발진들을 발생하기 위한 제어된 발진기와; 그리고 제어된 레이트에 공급된 반복 펄스들을 포함하는 상기 샘플 클록 신호를 발생하기 위한 상기 응답적인 수단을 구비하고 ; 상기 무선 수신기는 또한 상기 제 2 대역통과 디지탈 필터에 의해서 발생된 상기 디지탈 샘플에 의해서 표시된 상기 심볼 코딩 주파수의 두배이고 실제로 주파수상에서 두배인 상기 샘플 클록 발생기에 의해서 공급된 상기 샘플 클록 신호에 반복 펄스들의 레이트를 록하기 위한 상기 수단을 구비하고, 상기 반복 펄스들의 레이트를 록하기 위한 상기 수단은; 아날로그 신호로 상기 제 2 대역통과 디지탈 필터에 의해서 발생된 디지탈 샘플들을 변환하기 위한 아날로그/디지탈 변환기와; 그리고 상기 자동 주파수 위상 제어 신호를 발생하기 위한 상기 디지탈 아날로그 변환기로부터의 상기 아날로그 신호에 제어된 발진기로부터의 발진들을 비유하는 주파수 위상 검출기를 구비함을 특징으로 하는 무선 수신기.