KR100413413B1 - 디지털 잔류측파대(vsb) 복조장치 - Google Patents

Abstract

HDTV에서 잔류측파대(VSB) 복조를 디지털로 처리하는 디지털 VSB 복조 장치에 관한 것으로서, 특히 IF 신호를 5π/8로 낮추고 A/D 변환기의 클럭 주파수는 심볼 주파수의 2배로 함으로써, 인접 신호의 간섭없이 디지털 영역에서 VSB 복조를 수행할 수 있게되므로 반송파의 위상차를 정확히 90°유지할 수 있어 복조 성능을 향상시킴과 동시에 하드웨어의 복잡도를 줄여 집적화 및 ASIC 설계가 용이해지며, 기저대역으로 복조된 I 채널 디지털 신호를 저역 필터링하고, 기저대역으로 복조된 Q 채널 디지털 신호를 힐버트 변환한 후 두 신호를 가산함으로써, 원래 신호의 대역폭보다 통과 대역을 넓게하는 SAW 필터의 특성으로 인하여 원래 신호의 가장자리에 타고 들어오는 인접 채널의 신호의 간섭을 제거하며, 또한 기저대역으로 복조된 I,Q 채널 디지털 신호의 필터 처리를 하프밴드 필터로 처리함으로써, 필터의 계수값들을 줄여 하드웨어의 복잡도를 줄인다.

Description

디지털 잔류측파대(VSB) 복조장치

본 발명은 고선명 텔레비젼(High Definition Television ; HDTV)에 관한 것으로서, 특히 HDTV에서 잔류측파대(Vestigial Side Band ; VSB) 복조를 디지털로 처리하는 디지털 VSB 복조 장치에 관한 것이다.

미국의 HDTV 전송 시스템 규격으로 확정된 8VSB는 신호를 진폭 변조했을 때, 반송파를 중심으로 위아래로 생기는 두개의 측대역중 한쪽 측대역 신호를 크게 감쇠시켰을 때의 나머지 부분만을 변조하는 방식으로 전송되는 신호의 레벨이 8개이고, 이를 공중파로 날려 보내기 위하여 사용한다.

따라서, 방속국에서 디지털 데이터를 8VSB로 변조하여 안테나를 통해 공중으로 날려 보내면 각 가정에 있는 HDTV 수신기로 이를 수신 및 복조하여 시청할 수 있다.

한편, 방송국에서 VSB 변조를 할 때 수신기에서 신호를 정확히 복조하게 하기 위하여 파일럿(Pilot) 신호를 실어서 공중으로 날려 보내게 된다.

HDTV 방송으로 사용되는 주파수가 현재의 엔티에스시(NTSC) TV 방송과 같은 주파수를 사용하게 되므로 NTSC 방송에 영향을 주지 않기 위하여 파일럿의 크기는 아주 작은 값을 가져야 한다.

따라서, 8VSB의 8개의 신호레벨중 인접한 2개의 레벨 간격은 '2'라고 할 때 파일럿의 크기는 '1.25'이므로 전송신호의 파워를 0.3dB 증가시키도록 정해진다.

도 1은 미국의 제니스(zenith)사에서 사용하였던 종래의 VSB 복조 장치의 구성 블록도로서, 채널 튜닝 신호를 입력받아 제 1 로컬 주파수(1st L.O.)를 생성하여 출력하는 주파수 합성기(103), 안테나(101)를 통해 입력되는 방송 신호와 제 1 로컬 주파수(1st L.O.)를 곱하여 원하는 방송 신호의 주파수만을 선택한 후 VCO(Voltage Controlled Oscillator)(114)로부터 출력되는 제 2 로컬 주파수(2nd L.O.)와 곱하여 일반 회로에서 다루기 쉬운 주파수 대역의 중간 주파수(Intermediate Frequency ; IF)신호로 변환하는 튜너(102), 상기 튜너(102)에서 출력되는 IF 신호에서 정보가 존재하는 대역만을 남기고 나머지 구간을 제거하는 소오(Surface Acoustic Wave ; SAW) 필터(104), 상기 SAW 필터(104)에서 출력되는 신호를 증폭하는 IF 증폭기(105), 기준 발진기(106)의 중심 주파수가 고정되어 있는 주파수를 90°위상 지연시키는 위상 지연기(107), 상기 위상 지연된 기준 발진기(106)의 출력 신호와 상기 IF 증폭기(105)에서 증폭된 신호를 곱하여 I 채널 신호를 출력하는 제 1 믹서(108), 상기 중심 주파수가 고정되어 있는 기준 발진기(106)의 출력 신호와 상기 IF 증폭기(105)에서 증폭된 신호를 곱하여 Q 채널 신호를 출력하는 제 2 믹서(109), 2차 수동필터로 구성되어 상기 I 채널 신호중 소정의 저주파수 대역신호만을 통과시키고 동시에 I채널 신호의 주파수에 따라서 그것의 위상을 변경시키는 자동 주파수 제어(Automatic Frequency Control ; AFC) 필터(110), 상기 AFC 필터(110)의 출력 신호를 소정 이득으로 증폭시키고 리미팅시키는 리미터(111), 상기 제 2 믹서(109)의 Q 채널 신호와 상기 리미터(111)의 출력 신호를 곱하여 출력하는 제 3 믹서(112), 상기 제 3 믹서(112)의 출력 신호중 소정의 저주파수 대역신호만을 통과시키고 통과된 신호를 선택된 반송파가 원하는 주파수로 교정되도록 하기위한 루프제어 신호로서 VCO(114)로 제공하는 자동 위상 제어(Automatic Phase Control ; APC) 필터(113), 및 상기 APC 필터(113)의 제어에 의해 제 2 로컬 주파수(2nd L.O.)를 튜너(102)로 출력하는 VCO(114)로 구성된다.

이와같이 구성된 도 1에서, 우선 공중에 있는 방송신호는 안테나(101)를 거쳐 수신기의 튜너(102)에 입력된다.

또한, 주파수 합성기(103)는 사용자가 선택하는 채널 튜닝 신호를 입력받아 원하는 방송신호와의 주파수 차가 920MHz인 제 1 로컬 주파수(1st L.O.)를 생성한다.

상기 튜너(102)는 안테나(101)에서 출력되는 다수의 방송 신호와 주파수 합성기(103)에서 출력되는 제 1 로컬 주파수(1st L.O.)를 곱하여 안테나(101)를 통해 입력되는 신호중 원하는 방송신호의 주파수가 920MHz가 되게 한다.

그리고나서, VCO(114)로부터 출력되는 제 2 로컬 주파수(2nd L.O.)와 곱하여 원하는 방송신호의 주파수를 46.69MHz의 중간 주파수로 낮춘다.

이때, HDTV 방송 신호는 46.69MHz의 중간 주파수로부터 6MHz의 대역내에 모든 정보가 존재하므로 SAW 필터(104)에서는 튜너(102)의 출력으로부터 정보가 존재하는 6MHz의 대역만 남기고 나머지 구간을 모두 제거한다.

상기 SAW 필터(104)의 출력은 IF 증폭기(105)에서 증폭된 후 제 1, 제 2 믹서(108,109)에 입력된다.

한편, 중심 주파수가 46.69MHz으로 고정되어 있는 기준 발진기(106)의 출력은 제 2 믹서(109)에 입력되어 IF 증폭기(105)의 출력과 곱해져서 Q 채널 신호를 생성한다.

또한, 기준 발진기(106)의 출력은 위상 지연기(107)에서 위상이 90° 지연되어 상기 제 1 믹서(108)에 입력된다.

여기서, 상기 위상 지연된 신호는 상기 IF 증폭기(105)의 출력신호와 곱해져서 I 채널 신호를 생성하게 되는 것이다.

한편, 방송국에서 삽입한 파일럿의 주파수는 상기 IF 증폭기(105)의 출력에서 정확하게 46.69MHz에 존재해야 나머지 수신단에서 정상 동작을 하게 되는데 보통의 경우에 정확하게 46.69MHz가 아닐때가 많이 있다.

그런데, 기준 발진기(106)의 출력 주파수는 46.69MHz으로 고정되어 있으므로 IF 증폭기(105)에서 파일럿의 출력 주파수가 46.69MHz가 아닐 경우에는 제 1, 제 2 믹서(108,109)에서 출력되는 두 주파수의 차이에 해당하는 만큼의 비트(Beat)가 존재하게 된다.

상기 비트 주파수(Beat Frequency)를 제거하기 위하여 FPLL을 사용하게 된다.

즉, 기준 발진기(106)의 발진 주파수는 46.69MHz으로 고정시키고 VCO(114)의 발진 주파수를 변화시킴에 의해 IF 신호 반송파의 주파수 및 위상을 변화시켜 비트 주파수를 제거한다.

상기 VCO(114)의 발진 주파수를 이동시키는 방향과 크기를 찾아내는 것이 FPLL의 목적이다.

제 1, 제 2 믹서(108,109), AFC 필터(110), 리미터(111), 제 3 믹서(112), 및 APC 필터(113)를 상기된 FPLL이라 칭하며, 그 동작은 다음과 같다.

즉, 제 1 믹서(108)의 출력인 I 채널 신호는 출력 주파수가 ωo이고, IF 증폭기(105)의 파일럿 출력 주파수가 ωi일 때 cos(ωi-ωo)t = cos △ωt가 된다.

여기서, △ω = ωo-ωi(비트 주파수)이다.

한편, 제 2 믹서(109)의 출력인 Q 채널 신호는 sin △ωt의 형태를 가진다.

상기 AFC 필터(110)는 ±100KHz의 비트 주파수를 록킹할 수 있는 2차 수동 필터로 구성되며, 저역 통과 필터(LPF)의 특성과 함께 주파수를 위상으로 변화시켜주는 특성도 가지고 있어, 상기 I 신호의 각각의 비트 주파수에 대하여 위상값을 출력한다.

이때, AFC 필터(110)의 출력은 리미터(111)에 입력되어 증폭 및 리미팅된다.

상기 리미터(111)의 출력은 Q 채널 신호와 함께 제 3 믹서(112)에서 곱해져서 출력된다.

상기 제 3 믹서(112)의 출력은 2KHz로 신호의 대역을 제한하는 APC 필터(113)를 통과하여 VCO(114)를 제어한다.

상기에서 비트 주파수가 존재하여 리미터(111)의 출력이 변할 때 FLL 과정을 수행하게 되고, 상기 FLL이 끝나고 리미터(111)의 출력이 더이상 변하지 않을때 위상을 바로 잡아주는 PLL 과정이 시작된다.

그러나, 종래의 VSB 복조 장치는 상기된 도 1에서와 같이 VSB 복조를 아날로그 영역에서 수행하므로 다음과 같은 문제점이 있다.

첫째, 아날로그 소자를 사용하므로 I 채널 신호와 Q 채널 신호가 정확히 90°의 위상차를 유지하기 어려워 복조성능이 저하된다.

둘째, 응용 주문형 집적회로(Application Specific Intergrated Circuit ; ASIC) 설계시 집적화가 어렵고, 집적한다 하더라도 그 부피가 커지게 된다.

셋째, 온도 특성등에 민감하여 아날로그 소자의 특성 열화에 의한 신호특성 열화가 발생하여 계속적인 미세 조정이 필요하게 된다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 중간 주파수를 5π/8로 낮추고 아날로그/디지털 변환기의 클럭 주파수는 심볼 주파수의 2배로 함으로써, VSB 복조를 디지털 영역에서 수행하는 디지털 VSB 복조 장치를 제공함에 있다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 디지털 VSB 복조 장치의 특징은, 입력되는 제 1 IF 신호에 외부로부터 입력되는 소정의 주파수를 곱하여 상기 제 1 IF 신호보다 더 낮은 제 2 IF 신호인 5π/8로 변환하는 저주파 IF 신호 출력부와, 상기 저주파 IF 신호 출력부로부터 출력되는 제 2 IF 신호를 심볼 주파수의 2배의 주파수로 샘플링하여 디지털 신호로 변환하는 A/D 변환기와, 상기 A/D 변환기의 출력에 cos 5π/8, sin 5π/8를 곱하여 기저대역의 I,Q 채널 디지털 신호로 복조한 후 심볼당 1개만 샘플링하도록 데시메이션 및 필터 처리를 수행하는 채널 신호 출력부와, 상기 채널 신호 출력부에서 출력되는 I 채널 디지털 신호를 이용하여 데이터 세그먼트(DS)마다 존재하는 동기를 복구하는 DS 동기 복구부와, 상기 DS 동기 복구부에서 복구된 DS마다 존재하는 동기신호의 대칭성을 이용하여 타이밍을 복원하는 타이밍 복구부와, 기저대역으로 복조된 I, Q 채널 디지털 신호를 이용하여 반송파를 복구하는 반송파 복구부를 포함하여 구성되는데 있다.

본 발명에 따른 디지털 VSB 복조장치의 다른 특징은, 입력되는 제 1 IF 신호에 외부로부터 입력되는 소정의 주파수를 곱하여 상기 제 1 IF 신호보다 더 낮은 제 2 IF 신호인 5π/8로 변환하는 저주파 IF 신호 출력부와, 상기 저주파 IF 신호 출력부로부터 출력되는 제 2 IF 신호를 심볼 주파수의 2배의 주파수로 샘플링하여 디지털 신호로 변환하는 A/D 변환기와, 상기 A/D 변환기의 출력에 cos 5π/8, sin 5π/8를 곱하여 기저대역의 I,Q 채널 디지털 신호로 복조하고 복조된 I,Q 채널 디지털 신호를 각각 필터링한 후 필터링된 두 출력을 가산하여 통과 대역내의 간섭신호를 제거하는 채널 신호 출력부와, 상기 채널 신호 출력부에서 출력되는 채널 디지털 신호를 이용하여 데이터 세그먼트(DS)마다 존재하는 동기를 복구하는 DS 동기 복구부와, 상기 DS 동기 복구부에서 복구된 DS마다 존재하는 동기신호의 대칭성을 이용하여 타이밍을 복원하는 타이밍 복구부와, 기저대역으로 복조된 I, Q 채널 디지털 신호를 이용하여 반송파를 복구하는 반송파 복구부를 포함하여 구성되는데 있다.

도 1은 종래의 VSB 복조 장치의 구성 블록도

도 2는 본 발명에 따른 디지털 VSB 복조 장치의 구성 블록도

도 3a, 도 3b는 도 2의 채널 신호 출력부의 주파수 스펙트럼을 나타낸 도면

도 4a, 도 4b는 도 2의 제 1, 제 2 믹서에 곱하는 계수의 예를 보인 도면

도 5는 도 2의 제 1, 제 2 믹서를 등가적으로 나타낸 구성 블록도

도 6은 도 2의 채널 신호 출력부의 제 1 실시예를 나타낸 구성 블록도

도 7은 도 6의 필터부의 상세 블록도

도 8은 도 2의 채널 신호 출력부의 제 2 실시예를 나타낸 구성 블록도

도 9은 도 8의 필터부의 일예를 보인 상세 블록도

도 10은 도 8의 필터부의 다른예를 보인 상세 블록도

도 11은 도 2의 채널 신호 출력부의 제 3 실시예를 나타낸 구성 블록도

도 12는 도 11의 필터부의 상세 블록도

도 13은 도 2의 채널 신호 출력부의 제 4 실시예를 나타낸 구성 블록도

도 14은 도 13의 필터부의 상세 블록도

도 15는 본 발명에 따른 디지털 VSB 복조 장치의 다른 실시예를 나타낸 구성 블록도

도 16a 내지 도 16g는 도 15의 각 부의 주파수 스펙트럼도

도 17은 본 발명에 따른 디지털 반송파 복구부의 상세 블록도

도면의 주요 부분에 대한 부호의 설명

200 : 아날로그 처리부201 : 튜너

202 : SAW 필터203 : AGC 증폭기

204 : 믹서205 : 로우패스필터

206 : 버퍼 증폭기220 : 디지털 처리부

207 : A/D 변환기208 : 역회전부

209 : 제 1 믹서210 : 제 2 믹서

211 : 위상 지연기212 : 필터

213 : DS 동기 복구부214 : 타이밍 복구부

215 : FS 동기 복구부216 : 반송파 복구부

이하, 본 발명의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명한다.

도 2는 본 발명에 따른 디지털 VSB 복조 장치의 구성 블록도이다.

도 2를 보면, 제 1 IF 신호에 소정의 주파수를 곱하여 제 1 IF 신호보다 더 낮은 제 2 IF 신호로 변환하는 아날로그 처리부(200)와 상기 아날로그 처리부(200)의 출력을 디지털로 변환 및 복조하는 디지털 처리부(220)로 구성된다.

상기 아날로그 처리부(200)는 안테나를 통해 입력되는 RF 신호중 일정 주파수 대역만을 선택하고 46.69MHz의 제 1 IF 신호로 변환하는 튜너(201), 상기 튜너(201)를 통해 출력되는 제 1 IF 신호를 필터링하는 SAW 필터(202), 상기 SAW 필터(202)를 거쳐 46.69MHz의 제 1 IF 신호가 출력되면 이를 증폭하는 증폭기(203), 상기 증폭된 제 1 IF 신호를 소정 주파수(cos (ωct))와 곱하여 입력되는 제 1 IF 신호보다 더 낮은 제 2 IF 신호 즉,

가 되도록 하는 믹서(204), 상기 믹서(204)에서 출력되는 제 2 IF 신호를 로우패스필터링하는 LPF(205), 및 상기 LPF(205)의 출력을 증폭하는 버퍼 증폭기(206)를 포함하여 구성된다.

상기 디지털 처리부(220)는 상기 아날로그 처리부(200)의 버퍼 증폭기(206)의 출력을 심볼 주파수의 2배로 A/D 샘플링하는 A/D변환기(207), 상기 A/D변환기(207)의 출력에

(n은 정수)을 곱하여 기저대역의 I 채널 디지털 신호로 복조하는 제 1 믹서(209), 상기

(n은 정수)를 90°위상 지연시켜

로 출력하는 위상 지연기(211), 상기 A/D 변환기(207)의 출력에 상기 위상 지연기(211)에서 출력되는

(n은 정수)을 곱하여 기저대역의 Q 채널 디지털 신호로 복조하는 제 2 믹서(210), 상기 제 1, 제 2 믹서(209,210)에서 복조된 I, Q 채널 채널 디지털 신호에 대해 심볼당 1개만 샘플링하도록 데시메이션한 후 고역 부분을 제거하는 LPF(212), 상기 LPF(212)에서 출력되는 I 채널 디지털 신호를 이용하여 데이터 세그먼트(Data Segment ; DS)마다 존재하는 동기를 복구하는 DS 동기 복구부(213), 상기 DS 동기 복구부(213)에서 복구된 DS 동기를 이용하여 A/D 컨버터(207)의 A/D 클럭(A/D clk)으로 사용할 타이밍을 복구하는 타이밍 복구부(214), 상기 복구된 DS 동기를 이용하여 전송 채널상의 신호 열화를 보상하는 FS 동기 복구부(215), 상기 A/D 컨버터(207)의 출력과 DS 동기 복구부(213)의 출력을 이용하여 수신 신호를 일정한 진폭 레벨로 유지시키는 AGC(217), 및 상기 기저대역으로 복조된 I, Q 채널 디지털 신호를 이용하여 반송파를 복구하는 반송파 복구부(216)를 포함하여 구성된다.

여기서, 기저대역의 I,Q 채널 디지털 신호를 출력하는 채널 신호 출력부는 상기 제 1, 제 2 믹서(209,210), 위상 지연기(211), 및 LPF(212)가 포함된다.

미언급된 역회전부(208)는 반송파 복구를 디지털 영역에서 가능하게 한다. 이때, 상기 역회전부(208)는 아날로그 영역에서 VCO를 구성하여 동작하게 하여도 동작이 가능하다.

이와같이 구성된 본 발명에서 튜너(201)는 안테나를 통해 입력되는 RF 신호중 사용자가 선택한 일정 주파수 대역만을 선택한 후 46.69MHz의 제 1 IF 신호로 변환하여 SAW 필터(202)로 출력한다.

이때, HDTV 방송 신호는 46.69MHz의 중간 주파수로부터 6MHz의 대역내에 모든 정보가 존재하므로 SAW 필터(202)에서는 튜너(201)의 출력으로부터 정보가 존재하는 6MHz의 대역만 남기고 나머지 구간을 모두 제거한다.

상기 SAW 필터(202)의 출력은 AGC 증폭기(203)에서 소정의 이득으로 증폭된 후 믹서(204)로 출력된다.

이때, 디지털 영역에서 VSB 복조를 하기 위해서는 튜너(201)에서 변환된 제 1 IF 신호보다 더 낮은 주파수의 IF 신호로 변환하여야 한다.

즉, 46.69MHz를 그대로 A/D 컨버터(207)에서 A/D 샘플링하는 경우 필요한 클럭 신호의 주파수는 여러 요소를 고려할 때 186.76MHz(46.69MHz * 4)이어야 하는데, 이것을 구현하기 위해서는 하드웨어적으로 부담이 너무 크다.

따라서, 믹서(204)에서는 상기 AGC 증폭기(203)의 출력에 cos (ωct)를 곱하여 제 2 IF 신호를 출력하는데, 제 2 IF 신호가 5π/8가 되도록 cos (ωct)를 정한다.

그리고, 상기 믹서(204)의 출력은 LPF(205)를 통해 한쪽 측파대의 일부가 제거된 후 버퍼 증폭기(206)에서 증폭되어 A/D 컨버터(207)로 입력된다.

상기 A/D 컨버터(207)는 심볼 주파수의 2배의 주파수로 상기 버퍼 증폭기(206)에서 출력되는 제 2 아날로그 IF 신호를 디지털 IF 신호로 변환한다.

이때의 주파수 스펙트럼은 도 3a에서와 같이 기저대역으로부터 5π/8만큼 (+) 주파수 방향과 (-) 주파수 방향으로 천이되어 있다.

따라서, 상기 A/D 변환기(207)에서 디지털로 변환된 IF 신호는 제 1, 제 2 믹서(209,210)에서 복조가 수행되어 기저대역(baseband)으로 변환된다.

상기 제 1 믹서(209)는 A/D 컨버터(207)에서 출력되는 디지털 중간 주파수에 cos n*5π/8(n=1,2,3,...)를 곱하여 기저대역의 I 채널 디지털 신호로 복조하고, 제 2 믹서(210)는 A/D 컨버터(207)에서 출력되는 디지털 중간 주파수에 sin n*(5π/8)(n=1,2,3,...)를 곱하여 기저대역의 Q 채널 디지털 신호로 복조한다.

즉, 상기 제 1 믹서(209)에는 cos 5π/8, cos 10π/8, cos 15π/8, cos 20π/5,...가 주기적으로 반복되어 곱해지고, 제 2 믹서(210)에는 sin 5π/8, sin 10π/8, sin 15π/8, sin 20π/5,...가 주기적으로 반복되어 곱해진다.

따라서, 주파수 스펙트럼은 도 3b에서와 같이 주파수 역천이가 이루어져 주파수가 기저대역으로 천이된다.

이때, 스펙트럼 사이의 천이 밴드 간격이 빗금친 부분처럼 상대적으로 넓어져서 LPF(212)를 통과하더라도 인접 주파수의 간섭이 없다.

여기서, 상기 제 1 믹서(209), 제 2 믹서(210)에 곱해지는 값들이 일정한 규칙이 있음을 알 수 있다.

즉, 상기 제 1, 제 2 믹서(209,210)에 곱해지는 값들이 cos (π·5/8·n)과 sin (π·5/8·n)으로 나타내지는데, 이는 정현파를 디지털 값으로 간축한 값들이므로 주기성을 갖는다.

그 주기는 16 개의 데이터를 주기로 반복하는데, 실제로 대칭성의 성질로 인하여 곱셈이 필요한 계수값들은 a,b,c 3개에 지나지 않는다.

도 4a, 도 4b에서는 간단한 설명을 위하여 cos (π/8·n)와 sin (π/8·n)을 나타내었다.

도 4a, 도 4b에서 파형의 위쪽에 있는 순서대로 값들이 출력된다.

따라서, 제 1 믹서(209)에서 곱해지는 cos (π·5/8·n)의 경우는 0, c, -b, a, 1, -a, -b, c, 0, -c, b, a, -1, a, b, -c 가 주기적으로 반복하고, 제 2 믹서(210)에서 곱해지는 sin (π·5/8·n)의 경우는 1, -a, -b, c, 0, -c, b, a, -1, a, b, -c, 0, c, -b, -a가 주기적으로 반복하지만 대칭성의 성질로 인하여 곱셈에 필요한 값들은 부호를 제외하면 3개의 계수 a,b,c에 지나지 않음을 알 수 있다.

한편, 반송파 복구부(216)는 입력되는 데이터가 간축되어 입력되어도 동작에 지장이 없다.

즉, 데이터 간축의 결과 앨리어싱 성분이 본 신호에 타고 들어오지만 반송파 복구에 이용하는 신호는 송신기에서 실려오는 파일럿 신호 성분이므로 단지 신호대 잡음비에서 약간 손해보는 것에 지나지 않고 전체 동작에는 거의 영향을 주지 않는다.

이것은 파일럿 비트 신호의 최대 천이폭이 그다지 크지 않으므로(예컨대, -100KHz ∼ +100KHz) 좁은 저역 부분만을 통과시키는 로우패스 필터를 사용하게 되면 거의 영향을 무시할 수 있기 때문이다.

이때, 간축하는 비율 즉, 몇개 건너 하나씩의 데이터를 신호처리에 이용하느냐의 값은 여러가지가 있을 수 있지만 본 발명에서는 2로 제한하는 경우를 예로 들어 설명한다.

따라서, 디지털 반송파 복구부(216)로 입력되는 I, Q 신호를 생성하는 제 1, 제 2 믹서(209,210)는 도 5와 같이 구성할 수 있다.

도 5를 보면, A/D 변환기(207)의 출력에 계수 b를 곱하는 곱셈기(251)와 선택 신호에 따라 A 입력단으로 제공되는 곱셈기(251)의 출력 또는 B 입력단으로 제공되는 A/D 변환기(207)의 출력 또는 0을 선택하여 I 출력단을 통해서는 0, -b, 1, -b, 0, b, -1, b을 순차적으로 출력하고, Q 출력단을 통해서는 1, -b, 0, b, -1, b, 0, -b을 순차적으로 출력하는 선택부(253)로 구성된다.

즉, 상기 선택부(253)에서 입력 값을 2개 건너 하나씩 선택하면 I 쪽에는 0, -b, 1, -b, 0, b, -1, b의 주기를 반복하고, Q 쪽에는 1, -b, 0, b, -1, b, 0, -b의 주기를 반복함을 알 수 있다.

한편, 본 발명은 도 2의 LPF를 디지털 신호 처리에서 널리 사용되고 있는 하프 밴드 필터를 사용하여 구성함에 의해 하드웨어의 복잡도를 줄인다.

상기 하프 밴드 필터는 필터 계수 값들이 가운데 값만을 제외하고는 2개 건너 하나씩 모든 값들이 0이 되는 필터이다.

즉, 필터의 계수들 h(n), n = -N, -N-1,..., -1, 0, 1,..., N-1, N 이라고 하였을 때 n=0을 제외하고는 h(2·n) = 0이 된다.

이것을 주파수 영역에서 해석하면, 필터의 주파수 특성이 π/2를 중심으로 완전히 대칭이 되는 필터로 특징지어진다.

이 필터가 널리 이용되는 이유는 2개 건너 모든 값들이 0이 되므로 실제 곱셈에 사용되는 필터의 계수 값들이 상당히 줄어들기 때문이다.

따라서, 하드웨어의 복잡도를 줄일 수 있게된다.

이러한 성질을 이용하여 도 2의 제 1, 제 2 믹서(209,210)와 LPF(212)는 도 6과 같이 구성할 수 있다.

도 6을 보면, 상기 A/D 변환기(207)의 출력을 짝수부와 홀수부로 분리하는 멀티플렉서(301), 상기 멀티플렉서(301)에서 출력되는 짝수번째 출력을 이용하여 반송파 복구에 필요한 I, Q 채널 디지털 신호를 분리 출력하는 반송파 복구 신호 출력부(303), 상기 멀티플렉서(301)에서 출력되는 짝수번째 출력을 이용하여 짝수번째 I 채널 디지털 신호(Ie1)만을 출력하는 짝수 I 신호 출력부(306), 상기 멀티플렉서(301)에서 출력되는 홀수번째 출력을 이용하여 홀수번째 I 채널 디지털 신호(Io1)만을 출력하는 홀수 I 신호 출력부(308), 상기 짝, 홀수 I 신호 출력부(306,308)의 짝, 홀수 I 채널 디지털 신호를 각각 필터링한 후 가산하여 심볼 주기의 데이터를 복원하여 DS 동기 복구부(213)로 출력하는 필터부(312), 및 심볼 주파수(Fs)에 동기되어 상기 반송파 복구 신호 출력부(303), 짝, 홀수 I 신호 출력부(306, 308)로 선택을 위한 타이밍 신호를 제공하는 타이밍 제어부(302)로 구성된다.

상기 반송파 복구 신호 출력부(303)의 구성은 도 5와 동일하므로 설명을 생략한다.

상기 짝수 I 신호 출력부(306)는 상기 멀티플렉서(301)에서 출력되는 짝수번째 출력에 계수 b를 곱하는 곱셈기(305)와, 상기 멀티플렉서(301)의 짝수번째 출력 또는 곱셈기(305)의 출력 또는 0을 상기 타이밍 제어부(302)의 선택 신호에 따라 선택하여 짝수번째 I 채널 디지털 신호(Ie1)를 출력하는 선택기(307)로 구성된다.

상기 홀수 I 신호 출력부(308)는 상기 멀티플렉서(301)에서 출력되는 홀수번째 출력에 계수 a를 곱하는 곱셈기(309)와, 상기 멀티플렉서(301)에서 출력되는 홀수번째 출력에 계수 c를 곱하는 곱셈기(310)와, 상기 곱셈기(309,310)의 출력을 상기 타이밍 제어부(302)의 선택 신호에 따라 선택하여 홀수번째 I 채널 디지털 신호(Io1)를 출력하는 선택기(311)로 구성된다.

이때, 상기 계수 a,b,c는 도 4a, 도 4b에서 설명된 계수와 동일하다.

이와같이 구성된 도 6에서 멀티플렉서(301)는 A/D 변환기(207)의 출력을 짝수부와 홀수부로 분리한다.

반송파 복구 신호 출력부(303)의 선택기(304)는 A/D 변환기(207)의 출력 또는 A/D 변환기(207)의 출력에 계수 b가 곱해진 곱셈기(305)의 출력 또는 0을 타이밍 제어부(302)에서 제공되는 선택 신호에 따라 선택하여 반송파 복구에 필요한 I, Q 채널 디지털 신호(I1,Q1)를 출력한다.

즉, 상기 멀티플렉서(301)에서 출력되는 짝수번째 입력을 이용하여 I,Q 채널 디지털 신호로 분리하면, I 채널 디지털 신호(I1)는 0, -b, 1, -b, 0, b, -1, b의 주기를 반복하고, Q 채널 디지털 신호(Q1)는 1, -b, 0, b, -1, b, 0, -b의 주기를 반복한다.

한편, 상기 짝수 I 신호 출력부(306)의 선택기(307)는 A/D 변환기(207)의 출력 또는 A/D 변환기(207)의 출력에 계수 b가 곱해진 곱셈기(305)의 출력 또는 0을 타이밍 제어부(302)에서 제공되는 선택 신호에 따라 선택하여 짝수번째 I 채널 디지털 신호(Ie1)를 출력한다.

즉, 상기 선택기(307)는 I 채널 디지털 신호의 짝수번째 입력만을 선택하면 짝수 I 채널 디지털 신호(Ie1)는 0, -b, 1, -b, 0, b, -1, b의 주기를 반복하게 된다.

상기 홀수 I 신호 출력부(308)의 선택기(311)는 A/D 변환기(207)의 출력에 계수 a가 곱해진 곱셈기(309)의 출력 또는 A/D 변환기(207)의 출력에 계수 c가 곱해진 곱셈기(310)의 출력을 타이밍 제어부(302)에서 제공되는 선택 신호에 따라 선택하여 홀수번째 I 채널 디지털 신호(Io1)를 출력한다.

즉, 상기 선택기(311)는 I 채널 디지털 신호의 홀수번째 입력만을 선택하면 홀수 I 채널 디지털 신호(Io1)는 c, a, -a, c, -c, a, a, -c의 주기를 반복하게 된다.

그리고, 상기 짝수 I 채널 디지털 신호(Ie1)는 필터부(312)의 제 1 필터(313)에 의해 필터링되는데, 상기 제 1 필터(313)는 도 7과 같이 하프밴드 필터를 사용한다.

따라서, 상기 홀수 I 채널 디지털 신호(Io1)를 필터링하는 제 2 필터(314)는 도 7과 같이 지연 소자만으로 구성이 가능하다.

그리고, 가산기(315)는 제 1 필터(313)의 출력과 제 2 필터(314)의 출력을 가산함에 의해 원래 심볼 주기에 해당하는 값들만을 복원하여 DS 동기 복구부(213)로 출력한다.

한편, 도 8은 상기 도 6의 다른 실시예로서, 상기 A/D 변환기(207)의 출력을 짝수부와 홀수부로 분리하는 멀티플렉서(351), 상기 멀티플렉서(351)에서 출력되는 짝수번째 출력을 이용하여 짝수번째 I 채널 디지털 신호(Ie1)와 Q 채널 디지털 신호(Qe1)로 분리 출력하는 짝수 신호 출력부(353), 상기 멀티플렉서(351)에서 출력되는 홀수번째 출력을 이용하여 홀수번째 I 채널 디지털 신호(Io1)와 Q 채널 디지털 신호(Qo1)로 분리 출력하는 홀수 신호 출력부(356), 상기 짝, 홀수 신호 출력부(353,356)의 짝, 홀수 I, Q 채널 디지털 신호(Ie1,Qe1,Io1,Qo1)를 각각 필터링한 후 가산하여 심볼 주기의 데이터를 복원하여 DS 동기 복구부(213)로 출력하는 필터부(400), 및 심볼 주파수(Fs)에 동기되어 상기 짝, 홀수 신호 출력부(353,356)로 타이밍 신호를 제공하는 타이밍 제어부(352)로 구성된다.

상기 짝수 신호 출력부(353)는 상기 멀티플렉서(351)에서 출력되는 짝수번째 출력에 계수 b를 곱하는 곱셈기(354)와, 상기 멀티플렉서(351)의 짝수번째 출력 또는 곱셈기(354)의 출력 또는 0을 상기 타이밍 제어부(352)의 선택 신호에 따라 선택하여 짝수번째 I 채널 디지털 신호(Ie1)와 짝수번째 Q 채널 디지털 신호(Qe1)를 분리 출력하는 선택기(355)로 구성된다.

상기 홀수 신호 출력부(356)는 상기 멀티플렉서(351)에서 출력되는 홀수번째 출력에 계수 a를 곱하는 곱셈기(357)와, 상기 멀티플렉서(351)에서 출력되는 홀수번째 출력에 계수 c를 곱하는 곱셈기(358)와, 상기 곱셈기(357,358)의 출력을 상기 타이밍 제어부(352)의 선택 신호에 따라 선택하여 홀수번째 I 채널 디지털 신호(Io1)와 홀수번째 Q 채널 디지털 신호(Qo1)로 분리 출력하는 선택기(359)로 구성된다.

마찬가지로, 상기 계수 a,b,c는 도 4a, 도 4b에서 설명된 계수와 동일하다.

그리고, 상기 필터부(400)는 짝수 신호 출력부(353)에서 출력되는 짝수번째 I 채널 디지털 신호(Ie1)를 하프밴드 필터링하는 제 1 필터(401), 짝수 신호 출력부(353)에서 출력되는 짝수번째 Q 채널 디지털 신호(Qe1)를 하프밴드 필터링하는 제 2 필터(402), 상기 홀수 신호 출력부(356)에서 출력되는 홀수번째 I 채널 디지털 신호(Io1)를 제 1 필터(401)의 처리시간 만큼 지연시키는 제 3 필터(403), 홀수 신호 출력부(356)에서 출력되는 홀수번째 Q 채널 디지털 신호(Qo1)를 제 2 필터(402)의 처리시간 만큼 지연시키는 제 4 필터(404), 상기 제 1, 제 3 필터(401,403)의 출력을 가산하는 제 1 가산기(405), 상기 제 2, 제 4 필터(402,404)의 출력을 가산하는 제 2 가산기(406), 및 상기 제 1, 제 2 가산기(405,406)의 출력을 가산함에 의해 심볼 주기의 데이터를 복원하여 DS 동기 복구부(213)로 출력하는 제 3 가산기(407)로 구성된다.

이때, 상기 타이밍 제어부(352)는 상기 짝, 홀수 신호 출력부(353,356)의 선택기(355,359)에 선택 신호를 발생시키는데, 카운터로 구성될 수 있으면 단지 0,1,2,3,4,5,6,7을 주기적으로 반복하는 신호를 만들어내어 선택 신호로 제공할 수 있다.

이와같이 구성된 도 8에서 멀티플렉서(351)는 A/D 변환기(207)의 출력을 짝수부와 홀수부로 분리한다.

상기 짝수 신호 출력부(353)의 선택기(355)는 A/D 변환기(207)의 출력 또는 A/D 변환기(207)의 출력에 계수 b가 곱해진 곱셈기(354)의 출력 또는 0을 타이밍 제어부(352)에서 제공되는 타이밍 신호에 따라 선택하여 짝수번째 I 채널 디지털 신호(Ie1)와 Q 채널 디지털 신호(Qe1)를 분리 출력한다.

따라서, 상기 선택기(355)에서 출력되는 짝수 I 채널 디지털 신호(Ie1)는 0, -b, 1, -b, 0, b, -1, b의 주기를 반복하고, 짝수 Q 채널 디지털 신호(Qe1)는 1, -b, 0, b, -1, b, 0, -b의 주기를 반복하게 된다.

상기 홀수 신호 출력부(356)의 선택기(359)는 A/D 변환기(207)의 출력에 계수 a가 곱해진 곱셈기(357)의 출력 또는 A/D 변환기(207)의 출력에 계수 c가 곱해진 곱셈기(358)의 출력을 타이밍 제어부(302)에서 제공되는 타이밍 신호에 따라 선택하여 홀수번째 I 채널 디지털 신호(Io1)와 Q 채널 디지털 신호(Qo1)를 분리 출력한다.

따라서, 상기 선택기(311)에서 출력되는 홀수 I 채널 디지털 신호(Io1)는 c, a, -a, c, -c, a, a, -c의 주기를 반복하고, Q 채널 디지털 신호(Qo1)는 -a, c, -c, a, a, -c, c, -a의 주기를 반복하게 된다.

그리고, 상기 짝수번째 I, Q 채널 디지털 신호(Ie1, Qe1)는 필터부(400)의 제 1 필터(401)와 제 2 필터(402)에 의해 각각 필터링되는데, 상기 제 1, 제 2 필터(401,402)는 도 9와 같이 하프밴드 필터로 처리한다.

따라서, 상기 홀수 I, Q 채널 디지털 신호(Io1,Qo1)를 각각 필터링하는 제 3, 제 4 필터(403,404)는 도 9와 같이 지연 시간을 가지는 지연 소자만으로 구성이 가능하다.

이때, 상기 제 3, 제 4 필터(403,404)의 지연 소자는 제 1, 제 2 필터(401,402)의 필터 처리 지연 시간과 같은 지연 시간을 발생시키기 위한 지연 소자이다.

여기서, 상기 홀수번째 Q 채널 디지털 신호(Qo1)를 소정시간 지연시키는 제 4 필터(404)의 지연 소자는 제 2 필터(402)를 잘 설계할 경우 제거가 가능하다.

그리고, 제 1 가산기(405)는 제 1, 제 3 필터(401,403)의 출력을 가산하고, 제 2 가산기(406)는 제 2, 제 4 필터(402,404)의 출력을 가산하며, 제 3 가산기(407)는 상기 제 1, 제 2 가산기(405,406)의 출력을 가산함에 의해 원래 심볼 주기에 해당하는 값들만을 복원하여 DS 동기 복구부(213)로 출력한다.

이때, 상기 필터부(400)는 도 10과 같이 멀티플렉서를 이용하여 곱셈기와 덧셈기를 공유할 수 있다.

즉, 짝수번째 I,Q 채널 디지털 신호(Ie1,Qe1)를 다수개가 직렬 접속된 지연 소자(501,502)를 통해서 전달시키면서 멀티플렉서(503)를 통하여 짝수번째 I 채널 디지털 신호(Ie1)와 Q 채널 디지털 신호(Qe1)를 교대로 통과시키고, 각각에 곱하는 필터 계수(Ci,Cq)도 멀티플렉서(505)를 통해 교대로 곱셈기(504)로 통과시켜 곱함에 의해 곱셈기와 덧셈기를 공유할 수 있다.

이때, 다수개의 지연 소자로 된 각각의 필터(506,507)를 통해 출력되는 홀수번째 I,Q 채널 디지털 신호(Io1,Qo1)도 멀티플렉서(508)를 통해 교대로 가산기(509)로 통과시킨다.

따라서, 하드웨어의 양과 복잡도를 줄일 수 있게된다.

상기 DS 동기 복구부(213)는 필터링부(400)에서 복원된 심볼 주기의 데이터(Ie2)로부터 DS 동기를 검출하고, 타이밍 복구부(214)는 DS 동기 복구부(213)에서 검출된 DS마다 존재하는 동기신호의 대칭성을 이용하여 타이밍 복원을 수행한다.

이때, 상기 타이밍 복구부(214)는 DS 동기마다 존재하는 동기 신호의 대칭성을 이용하여 수행되므로 DS 동기 복구부(213)에서 DS 동기 신호를 검출하지 않으면 타이밍 정보를 복원할 수 없고, 타이밍 정보는 다시 A/D 컨버터(207)의 클럭으로 제공되므로 타이밍 정보를 복원하지 않으면 DS 동기 신호의 검출이 쉽지않는 악순환을 초래하게된다.

즉, DS 동기 복구부(213)에서 동기 신호를 먼저 검출하고 이것을 이용하여 타이밍 복구부(214)에서 타이밍 정보를 복원하는데, 채널 변환의 경우와 같이 시스템의 초기 구동시에는 타이밍 정보가 복원되지 않은 상태이므로 동기 신호의 검출이 쉽지않고, 또한 동기 신호가 검출되지 않은 상태이므로 타이밍 정보의 복원이 쉽지 않다.

이는 타이밍 정보의 복구가 어얼리-레이트 구조를 통해서 수신된 신호의 대칭성을 이용하는 방법을 채택하기 때문이며, 이로인하여 초기 타이밍 정보가 복원되지 않았을때는 부정확한 데이터 값으로 인해 동기 시간이 오래 걸리거나 동기가 불가능할 수 있다.

이를 해결한 것이 도 11로서, 심볼 주기의 데이터와 심볼 사이의 데이터를 복원하여 타이밍 정보를 검출한다.

도 11은 필터부를 제외하고는 도 6과 구성 및 동작이 동일하므로 동일 블록 및 소자는 동일 부호를 사용하여 상세한 설명을 생략하고, 필터부(600)만을 설명한다.

여기서, 타이밍 제어부(302)는 입력되는 2배의 심볼 주파수(2Fs)에 동기되어 각 선택기(304,307,311)로 선택신호를 출력한다.

즉, 상기 필터부(600)는 짝수 I 신호 출력부(306)에서 출력되는 짝수 I 채널 디지털 신호(Ie2)를 하프 밴드 필터링하는 제 1 필터(601), 다수개의 지연 소자로 구성되어 상기 짝수 I 신호 출력부(306)에서 출력되는 짝수 I 채널 디지털 신호(Ie2)를 소정 시간 지연시키는 제 2 필터(602), 다수개의 지연소자로 구성되어 홀수 I 신호 출력부(308)에서 출력되는 홀수 I 채널 디지털 신호(Io2)를 소정 시간 지연시키는 제 3 필터(604), 상기 홀수 I 신호 출력부(308)에서 출력되는 홀수 I 채널 디지털 신호(Io2)를 하프밴드 필터링하는 제 4 필터(604), 상기 제 1, 제 3 필터(601,603)의 출력을 가산하여 심볼 주기의 데이터(Ie3)를 복원하는 제 1 가산기(605), 및 상기 제 2, 제 4 필터(602,604)의 출력을 가산하여 심볼 주기 사이의 데이터(Io3)를 복원하는 제 2 가산기(606)로 구성된다.

즉, 제 1, 제 4 필터(601,604)는 하프밴드 필터링을 수행하여 각각 짝, 홀수 I 채널 디지털 신호의 고주파 성분을 제거하고, 제 2, 제 3 필터(602,603)는 각각 짝, 홀수 I 채널 디지털 신호를 하프밴드 필터의 처리시간만큼 지연시킨다.

제 1 가산기(605)는 제 1 필터(601)에서 필터링된 짝수번째 I 채널 디지털 신호와 제 3 필터(603)에서 제 1 필터(601)의 필터처리 지연시간만큼 지연된 홀수번째 I 채널 디지털 신호를 가산하여 심볼 주기의 데이터(Ie3)를 복원하고, 제 2 가산기(606)는 제 4 필터(604)에서 필터링된 홀수번째 I 채널 디지털 신호와 제 2 필터(602)에서 제 4 필터(604)의 필터처리 지연시간만큼 지연된 짝수번째 I 채널 디지털 신호를 가산하여 심볼 주기 사이의 데이터(Io3)를 복원한다.

이때, 상기 필터부(600)는 도 12와 같이 하프밴드 필터와 다수개의 지연기, 및 멀티플렉서를 이용하여 심볼 주기의 데이터(Ie3)와 심볼 주기 사이의 데이터(Io3)를 복원시킨 후 교대로 DS 동기 복구부(213)로 출력한다.

한편, 도 13은 상기 도 11의 또다른 실시예로서, 필터부를 제외하고는 도 8과 구성 및 동작이 동일하므로 동일 블록 및 소자는 동일 부호를 사용하여 상세한 설명을 생략하고, 필터부(700)만을 설명한다.

여기서, 타이밍 제어부(352)는 입력되는 2배의 심볼 주파수(2Fs)에 동기되어 각 선택기(355,359)로 선택신호를 출력한다.

즉, 상기 필터부(700)는 짝수 신호 출력부(353)에서 출력되는 짝수번째 I 채널 디지털 신호(Ie1)를 하프밴드 필터링하는 제 1 필터(701), 짝수 신호 출력부(353)에서 출력되는 짝수번째 Q 채널 디지털 신호(Qe1)를 하프밴드 필터링하는 제 2 필터(702), 홀수 신호 출력부(356)에서 출력되는 홀수번째 I 채널 디지털 신호(Io1)를 제 1 필터(701)의 처리시간 만큼 지연시키는 제 3 필터(703), 홀수 신호 출력부(356)에서 출력되는 홀수번째 Q 채널 디지털 신호(Qo1)를 제 2 필터(702)의 처리시간 만큼 지연시키는 제 4 필터(704), 홀수 신호 출력부(356)에서 출력되는 홀수번째 I 채널 디지털 신호(Io1)를 하프밴드 필터링하는 제 5 필터(705), 홀수 신호 출력부(356)에서 출력되는 홀수번째 Q 채널 디지털 신호(Qo1)를 하프밴드 필터링하는 제 6 필터(706), 짝수 신호 출력부(353)에서 출력되는 짝수번째 I 채널 디지털 신호(Ie1)를 제 5 필터(705)의 처리시간 만큼 지연시키는 제 7 필터(707), 짝수 신호 출력부(353)에서 출력되는 짝수번째 Q 채널 디지털 신호(Qe1)를 제 6 필터(706)의 처리시간 만큼 지연시키는 제 8 필터(708), 상기 제 1, 제 3 필터(701,703)의 출력을 가산하는 제 1 가산기(709), 상기 제 2, 제 4 필터(702,704)의 출력을 가산하는 제 2 가산기(710), 상기 제 1, 제 2 가산기(709,710)의 출력을 가산하여 심볼 주기의 데이터(Ie2)를 복원하는 제 3 가산기(711), 상기 제 5, 제 7 필터(705,707)의 출력을 가산하는 제 4 가산기(712), 상기 제 6, 제 8 필터(706,708)의 출력을 가산하는 제 5 가산기(713), 및 상기 제 4, 제 5 가산기(712,713)의 출력을 가산하여 심볼 주기 사이의 데이터(Io2)를 복원하는 제 6 가산기(714)로 구성된다.

즉, 제 1, 제 2, 제 5, 제 6 필터(701,702,705,706)는 짝, 홀수 I, Q 채널 디지털 신호(Ie1,Qe1,Io1,Qo1)를 각각 하프밴드 필터링하고, 제 3, 제 4, 제 7, 제 8 필터(703,704,707,708)는 각각 짝, 홀수 I, Q 채널 디지털 신호(Ie1,Qe1,Io1,Qo1)를 하프밴드 필터의 처리시간만큼 지연시킨다.

제 1 가산기(709)는 제 1 필터(701)에서 필터링된 짝수번째 I 채널 디지털 신호와 제 3 필터(703)에서 필터 처리시간만큼 지연된 홀수번째 I 채널 디지털 신호를 가산하고, 제 2 가산기(710)는 제 2 필터(702)에서 필터링된 짝수번째 Q 채널 디지털 신호와 제 4 필터(704)에서 필터 처리시간만큼 지연된 홀수번째 Q 채널 디지털 신호를 가산하며, 제 3 가산기(711)는 제 1, 제 2 가산기(709,710)의 출력을 가산함에 의해 해당 심볼 주기의 데이터(Ie2)를 복원한다.

제 4 가산기(712)는 제 5 필터(705)에서 필터링된 홀수번째 I 채널 디지털 신호와 제 6 필터(706)에서 필터 처리시간만큼 지연된 짝수번째 I 채널 디지털 신호를 가산하고, 제 5 가산기(713)는 제 7 필터(707)에서 필터링된 홀수번째 Q 채널 디지털 신호와 제 8 필터(708)에서 필터 처리시간만큼 지연된 짝수번째 Q 채널 디지털 신호를 가산하며, 제 6 가산기(714)는 제 4, 제 4 가산기(712,713)의 출력을 가산함에 의해 해당 심볼 주기의 데이터(Io2)를 복원한다.

도 14는 상기 필터부(700)의 I 채널 디지털 신호를 필터링하는 제 1, 제 3, 제 5, 제 7 필터(701,703,705,707)를 상세하게 나타낸 블록도로서, 하프밴드 필터와 다수개의 지연기, 멀티플렉서, 및 가산기로 구성되며, Q 채널 디지털 신호를 필터링하는 제 2, 제 4, 제 6, 제 8 필터(702,704,706,708)도 동일하게 구성된다.

따라서, 두 필터의 처리 결과를 더하면 심볼 주기의 데이터와 심볼 주기 사이의 데이터를 교대로 출력할 수 있다.

이와같이 도 11, 도 13의 필터부는 하드웨어가 약간 복잡하지만 2배의 심볼 주파수로 심볼 주기의 데이터와 심볼 주기 사이의 데이터를 구하기 때문에 여러가지 방법을 혼용하여 타이밍 정보를 용이하게 복원할 수 있는 장점이 있다.

즉, 시스템의 초기 동작시 DS 신호에 의존하지 않고 타이밍 정보를 추출할 수 있다.

예컨대, 먼저 심볼 주기 사이의 데이터를 가지고 시스템의 초기 구동시 어얼리 레이트나 가드너 방식을 통하여 송수신 기간의 심볼 클럭의 주파수 차를 맞춘 후 심볼 주기의 데이터에서 검출되는 DS마다 존재하는 동기 신호의 대칭성을 이용하여 타이밍 정보를 복원한다.

따라서, DS 동기를 복구하기전에 타이밍을 복구하기 시작하므로 타이밍 복구와 DS 동기 검출과의 사이에 발생할 수 있는 불안정성이 존재하지 않는다.

한편, 도 15는 본 발명에 따른 디지털 VSB 복조장치의 다른 실시예로서, 아날로그 처리부는 도 2와 동일하므로 도시를 생략하고 디지털 처리부만을 도시하였다.

상기 디지털 처리부는 아날로그 처리부의 출력을 심볼 주파수의 2배로 A/D 샘플링하는 A/D변환기(801), 상기 A/D변환기(801)의 출력에

을 곱하여 기저대역의 I 채널 디지털 신호로 복조하는 제 1 믹서(802), 상기 A/D 변환기(802)의 출력에

을 곱하여 기저대역의 Q 채널 디지털 신호로 복조하는 제 2 믹서(803), 상기 제 1 믹서(802)에서 복조된 I 채널 디지털 신호를 저역 필터링하는 제 1 필터(804), 상기 제 2 믹서(803)에서 복조된 Q 채널 디지털 신호를 힐버트 변환하는 제 2 필터(805), 및 상기 제 1, 제 2 필터(804,805)의 출력을 가산하여 DS 동기 복구부(212)로 출력하는 가산기(806)를 포함하여 구성된다.

그리고, 상기 가산기(806)에서 출력되는 I 채널 디지털 신호를 이용하여 DS마다 존재하는 동기를 복구하는 DS 동기 복구부(213), 상기 DS 동기 복구부(213)에서 복구된 DS 동기를 이용하여 A/D 컨버터(207)의 A/D 클럭(A/D clk)으로 사용할 타이밍을 복구하는 타이밍 복구부(214), 상기 복구된 DS 동기를 이용하여 전송 채널상의 신호 열화를 보상하는 FS 동기 복구부(215), 상기 A/D 컨버터(207)의 출력과 DS 동기 복구부(213)의 출력을 이용하여 수신 신호를 일정한 진폭 레벨로 유지시키는 AGC(217), 및 상기 복조된 I, Q 채널 디지털 신호를 이용하여 반송파를 복구하는 반송파 복구부(216)가 도 2와 마찬가지로 구비된다.

이와같이 구성된 도 15는 SAW 필터의 통과 대역 특성으로 인하여 원래 신호에 인접 채널의 신호가 간섭으로 들어오므로 인접 채널의 간섭을 제거하기 위한 것이다.

즉, 도 2에서 아날로그 처리부(200)의 SAW 필터(202)의 통과 대역(811)은 도 16a에서와 같이 원래 신호의 대역폭(812)보다 조금 넓게 되어 있다.

이렇게 하는 이유는 SAW 필터(202)의 특성이 온도와 제조 과정에 의해서 편차가 심하기 때문에 SAW 필터(202)의 대역폭을 정확히 원래 신호의 대역폭으로 할 경우에 신호의 왜곡을 가져오므로 이를 방지하기 위해서이다.

실제로 나이퀴스트 파형으로 정형을 하는 곳은 보통 디지털 영역에서 필터를 사용하여 수행하는 것이 보통이다.

그리고, 상기 SAW 필터(202)를 통과한 대역의 신호는 AGC 증폭기(203)에서 AGC 신호에 따라 소정의 이득으로 증폭된 후 믹서(204)로 출력되고, 상기 믹서(204)는 상기 AGC 증폭기(203)의 출력에 cos (ωct)를 곱하여 제 1 IF 신호보다 더 낮은 제 2 IF 신호로 주파수를 천이한다.

상기 제 2 IF 신호가 LPF(205)와 버퍼 증폭기(206)를 거치면서 고역 부분이 제거된 후 A/D 변환기(801)에서 2배의 심볼 주파수로 A/D 샘플링되면 주파수 스펙트럼은 도 16b에서와 같이 나타난다.

도 16b를 보면, 상기 SAW 필터(202)의 통과 대역 특성으로 인하여 원래 신호(815,819)의 가장 자리에 인접 채널의 신호(816,817,818,820)가 잡음처럼 타고 들어옴을 알 수 있다.

그리고, 제 1 믹서(802)에서 상기 A/D 변환기(801)의 출력에 cos (π·5/8·n)를 곱하면 도 16c에서와 같이 주파수는 기저대역으로 천이되어 제 1 필터(804)로 출력된다.

이때, 상기 제 1 필터(804)의 통과 대역폭을 도 16c의 820과 같이 설정하여 로우패스 필터링을 수행하면 신호 바깥쪽의 간섭 성분(814,817)은 감쇄시킬 수 있다.

하지만 이미 통과 대역 내로 들어온 간섭 신호(813,815)는 제 1 필터(804)에서 필터 처리를 수행하여도 도 16d에서와 같이 제거되지 않고 남아있게 된다.

그리고, 제 2 믹서(803)에서 상기 A/D 변환기(801)의 출력에 sin (π·5/8·n)를 곱하면 도 16e에서와 같이 주파수는 Q 채널의 기저대역으로 천이되면서 원하는 신호와 간섭 신호와의 사이에는 180°의 위상차가 있다.

상기 도 16e와 같은 Q 채널 디지털 신호를 제 2 필터(805)에서 힐버트 변환하면 도 16f에서와 같이 원하는 신호의 위상은 원래 신호의 위상과 동일하지만, 간섭 신호의 위상은 180°의 위상차가 있다.

따라서, 도 16d와 같은 제 1 필터(804)의 출력과 도 16f와 같은 제 2 필터(805)의 출력을 가산기(806)에서 가산하면 도 16g에서와 같이 통과 대역내의 간섭 신호는 제거되고 원래의 신호를 복원할 수 있게 된다.

여기서, 하드웨어의 복잡도는 어느 정도 증가하였지만 신호의 특성이 좋아지므로 인해서 열악한 채널 상황에서도 동작이 원할하게 된다.

따라서, 도 15는 로우 엔드 제품이 아니라 하이 엔드 제품에 적용하는 것이 유리하다.

도 17은 도 2 및 도 15의 디지털 반송파 복구부(216)의 상세 블록도로서, 본 출원인에 의해 출원된 바 있다.

즉, I 채널 디지털 신호와 Q 채널 디지털 신호는 각각 제 1, 제 2 무한 임펄스 응답 필터(Infinite Impulse Response Filter ; IIR 필터)(901,902)로 입력되어 디지털 데이터의 NTSC 인접 채널의 영향이 제거되고 자체 위상 특성에 대한 영향으로 인한 효과가 제거된다.

그리고, 상기 제 1 IIR 필터(901)의 출력은 리미터(903)에서 리미팅된 후 지연기(904)로 입력된다.

상기 지연기(904)는 리미터(903)에서 리미팅된 제 1 IIR 필터(901) 출력의 주파수대 위상 특성을 선형적으로 변화시킨다.

부호 변환기(905)는 상기 제 2 IIR 필터(902)에서 출력되는 Q 채널 디지털 신호의 부호를 바꾼 후 상기 지연기(904)의 출력을 선택 신호로 하여 부호가 반전된 Q 채널 디지털 신호 또는 부호가 반전되지 않은 Q 채널 디지털 신호를 디지털 루프 필터(906)로 선택 출력한다.

상기 디지털 루프 필터(906)는 부호 변환기(905)를 통해 입력되는 디지털 신호의 주파수 및 위상을 제어하여 주파수 및 위상이 복구된 반송파를 D/A 변환기(907)로 출력한다.

상기 D/A 변환기(907)는 주파수 및 위상이 복구된 반송파를 아날로그 값으로 변환하여 NCO 또는 VCO를 제어한다.

즉, 안테나를 통해 수신되는 복수개의 RF 신호들중 튜너를 통해 선택된 하나의 반송파의 주파수와 위상을 복구하고 이렇게 복구된 반송는 튜너에 입력되는 RF 신호를 기저대역의 신호로 만들기 위한 루프제어신호로서 사용된다.

이상에서와 같이 본 발명에 따른 디지털 VSB 복조 장치에 의하면, 중간 주파수를 5π/8로 낮추고 A/D 변환기의 클럭 주파수는 심볼 주파수의 2배로 함으로써, 인접 신호의 간섭없이 디지털 영역에서 VSB 복조를 수행할 수 있게되므로 반송파의 위상차를 정확히 90°유지할 수 있어 복조 성능을 향상시킴과 동시에 하드웨어의 복잡도를 줄여 집적화 및 ASIC 설계가 용이해진다.

또한, 기저대역으로 복조된 I 채널 디지털 신호를 저역 필터링하고, 기저대역으로 복조된 Q 채널 디지털 신호를 힐버트 변환한 후 두 신호를 가산함으로써, 원래 신호의 대역폭보다 통과 대역을 넓게하는 SAW 필터의 특성으로 인하여 원래 신호의 가장자리에 타고 들어오는 인접 채널의 신호의 간섭을 제거한다. 따라서, 원래의 신호를 정확하게 복원할 수 있다.

그리고, 기저대역으로 복조된 I,Q 채널 디지털 신호의 필터 처리를 하프밴드 필터로 처리함으로써, 필터의 계수값들을 줄여 하드웨어의 복잡도를 줄인다.

또한, 원래 심볼 주기에 해당하는 값들과 심볼 사이의 값을 모두 구함에 의해 타이밍 정보의 복원을 용이하게 하면서, 등화기의 구성도 반심볼 주기로 구성할 수 있는 장점이 있다.

Claims (12)

1. 입력되는 제 1 중간 주파수(IF) 신호에 외부로부터 입력되는 소정의 주파수를 곱하여 상기 제 1 IF 신호보다 더 낮은 제 2 IF 신호인 5π/8로 변환하는 저주파 IF 신호 출력부와,

   상기 저주파 IF 신호 출력부로부터 출력되는 제 2 IF 신호를 심볼 주파수의 2배의 주파수로 샘플링하여 디지털 신호로 변환하는 아날로그/디지탈 변환기와,

   상기 아날로그/디지탈 변환기의 출력에 cos 5π/8, sin 5π/8를 곱하여 기저대역의 I,Q 채널 디지털 신호로 복조한 후 심볼당 1개만 샘플링하도록 데시메이션 및 저역 필터 처리를 수행하는 채널 신호 출력부와,

   상기 채널 신호 출력부에서 출력되는 I 채널 디지털 신호를 이용하여 데이터 세그먼트(DS)마다 존재하는 동기를 복구하는 DS 동기 복구부와,

   상기 DS 동기 복구부에서 복구된 DS마다 존재하는 동기신호의 대칭성을 이용하여 타이밍을 복원하는 타이밍 복구부와,

   기저대역으로 복조된 I, Q 채널 디지털 신호를 이용하여 반송파를 복구하는 반송파 복구부를 포함하여 구성됨을 특징으로 하는 디지털 잔류측파대 복조장치.
2. 제 1 항에 있어서, 상기 채널 신호 출력부는

   상기 아날로그/디지탈 변환기의 출력에 cos (5π/8)n (n은 정수)를 곱하여 기저대역의 I 채널 디지털 신호로 복조하는 제 1 믹서와,

   상기 아날로그/디지탈 변환기의 출력에 sin (5π/8)n (n은 정수)를 곱하여 기저대역의 Q 채널 디지털 신호로 복조하는 제 2 믹서와,

   상기 제 1, 제 2 믹서에서 출력되는 I,Q 채널 디지털 신호를 소정 비율로 데시메이션한 후 고역 부분을 제거하여 DS 동기 복구부로 출력하는 필터부를 포함하여 구성됨을 특징으로 하는 디지털 잔류측파대 복조장치.
3. 제 1 항에 있어서, 상기 채널 신호 출력부는

   상기 아날로그/디지탈 변환기의 출력을 짝수부와 홀수부로 분리하는 멀티플렉서와,

   상기 멀티플렉서에서 출력되는 짝수번째 출력을 이용하여 반송파 복구에 필요한 I, Q 채널 디지털 신호를 생성하는 반송파 복구 신호 출력부와,

   상기 멀티플렉서에서 출력되는 짝수번째 출력을 이용하여 짝수번째 I 채널 디지털 신호만을 출력하는 짝수 I 신호 출력부와,

   상기 멀티플렉서에서 출력되는 홀수번째 출력을 이용하여 홀수번째 I 채널 디지털 신호만을 출력하는 홀수 I 신호 출력부와,

   상기 짝, 홀수 I 신호 출력부의 짝수 I 채널 디지털 신호와 홀수 I 채널 디지털 신호를 각각 필터링한 후 가산함에 의해 심볼 주기의 데이터를 복원하여 DS 동기 복구부로 출력하는 필터부와,

   입력되는 심볼 주파수에 동기되어 상기 반송파 복구 신호 출력부와 짝수 I 신호 출력부와 홀수 I 신호 출력부로 선택 신호를 제공하는 타이밍 제어부로 구성됨을 특징으로 하는 디지털 잔류측파대 복조장치.
4. 제 3 항에 있어서, 상기 반송파 복구 신호 출력부는

   상기 멀티플렉서에서 출력되는 짝수번째 출력에 제 2 계수를 곱하는 곱셈기와,

   상기 멀티플렉서의 짝수번째 출력 또는 상기 곱셈기의 출력 또는 0을 상기 타이밍 제어부의 선택 신호에 따라 선택하여 데시메이션된 I, Q 채널 디지털 신호를 출력하는 선택기로 구성됨을 특징으로 하는 디지털 잔류측파대 복조장치.
5. 제 3 항에 있어서, 상기 짝수 I 신호 출력부는

   상기 멀티플렉서에서 출력되는 짝수번째 출력에 제 2 계수를 곱하는 곱셈기와,

   상기 멀티플렉서의 짝수번째 출력 또는 상기 곱셈기의 출력 또는 0을 상기 타이밍 제어부의 선택 신호에 따라 선택하여 짝수번째 I 채널 디지털 신호를 출력하는 선택기로 구성됨을 특징으로 하는 디지털 잔류측파대 복조장치.
6. 제 3 항에 있어서, 상기 홀수 I 신호 출력부는

   상기 멀티플렉서에서 출력되는 홀수번째 출력에 제 1 계수를 곱하는 제 1 곱셈기와,

   상기 멀티플렉서에서 출력되는 홀수번째 출력에 제 3 계수를 곱하는 제 2 곱셈기와,

   상기 제 1, 제 2 곱셈기의 출력을 상기 타이밍 제어부의 선택 신호에 따라 선택하여 홀수번째 I 채널 디지털 신호를 출력하는 선택기로 구성됨을 특징으로 하는 디지털 잔류측파대 복조장치.
7. 제 3 항에 있어서, 상기 필터부는

   상기 짝수 I 채널 디지털 신호에 대해 하프밴드 필터처리를 수행하는 제 1 필터와,

   상기 홀수 I 채널 디지털 신호를 상기 제 1 필터의 처리 시간만큼 지연시키는 제 2 필터와,

   상기 제 1, 제 2 필터의 출력을 가산함에 의해 원래 심볼 주기에 해당하는 데이터를 복원하는 가산기로 구성됨을 특징으로 하는 디지털 잔류측파대 복조장치.
8. 제 1 항에 있어서, 상기 채널 신호 출력부는

   상기 아날로그/디지탈 변환기의 출력을 짝수부와 홀수부로 분리하는 멀티플렉서와,

   상기 멀티플렉서에서 출력되는 짝수번째 출력을 이용하여 반송파 복구에 필요한 I, Q 채널 디지털 신호를 생성하는 반송파 복구 신호 출력부와,

   상기 멀티플렉서에서 출력되는 짝수번째 출력에서 짝수번째 I 채널 디지털 신호(Ie1)와 Q 채널 디지털 신호(Qe1)를 분리 출력하는 짝수 신호 출력부와,

   상기 멀티플렉서에서 출력되는 홀수번째 출력에서 홀수번째 I 채널 디지털 신호(Io1)와 Q 채널 디지털 신호(Qo1)를 분리 출력하는 홀수 신호 출력부와,

   상기 짝, 홀수 신호 출력부의 짝수 I,Q 채널 디지털 신호와 홀수 I,Q 채널 디지털 신호(Ie1,Qe1,Io1,Qo1)를 각각 필터링한 후 가산함에 의해 심볼 주기의 데이터를 복원하는 필터부와,

   입력되는 심볼 주파수에 동기되어 상기 반송파 복구 신호 출력부와 짝수 신호 출력부와 홀수 신호 출력부로 선택 신호를 제공하는 타이밍 제어부로 구성됨을 특징으로 하는 디지털 잔류측파대 복조장치.
9. 제 1 항에 있어서, 상기 채널 신호 출력부는

   상기 아날로그/디지탈 변환기의 출력을 짝수부와 홀수부로 분리하는 멀티플렉서와,

   상기 멀티플렉서에서 출력되는 짝수번째 출력을 이용하여 반송파 복구에 필요한 I, Q 채널 디지털 신호를 생성하는 반송파 복구 신호 출력부와,

   상기 멀티플렉서에서 출력되는 짝수번째 출력을 이용하여 짝수번째 I 채널 디지털 신호만을 출력하는 짝수 I 신호 출력부와,

   상기 멀티플렉서에서 출력되는 홀수번째 출력을 이용하여 홀수번째 I 채널 디지털 신호만을 출력하는 홀수 I 신호 출력부와,

   상기 짝, 홀수 I 신호 출력부의 짝수 I 채널 디지털 신호와 홀수 I 채널 디지털 신호를 각각 필터링한 후 가산함에 의해 심볼 주기의 데이터와 심볼 주기 사이의 데이터를 복원하는 필터부와,

   입력되는 2배의 심볼 주파수(2Fs)에 동기되어 상기 반송파 복구 신호 출력부와 짝수 I 신호 출력부와 홀수 I 신호 출력부로 선택 신호를 제공하는 타이밍 제어부로 구성됨을 특징으로 하는 디지털 잔류측파대 복조장치.
10. 제 1 항에 있어서, 상기 채널 신호 출력부는

    상기 아날로그/디지탈 변환기의 출력을 짝수부와 홀수부로 분리하는 멀티플렉서와,

    상기 멀티플렉서에서 출력되는 짝수번째 출력을 이용하여 반송파 복구에 필요한 I, Q 채널 디지털 신호를 생성하는 반송파 복구 신호 출력부와,

    상기 멀티플렉서에서 출력되는 짝수번째 출력에서 짝수번째 I 채널 디지털 신호와 짝수번째 Q 채널 디지털 신호를 분리 출력하는 짝수 신호 출력부와,

    상기 멀티플렉서에서 출력되는 홀수번째 출력에서 홀수번째 I 채널 디지털 신호와 Q 채널 디지털 신호를 분리 출력하는 홀수 신호 출력부와,

    상기 짝수 신호 출력부와 홀수 신호 출력부를 통해 출력되는 짝수번째 I,Q 채널 디지털 신호와 홀수번째 I,Q 채널 디지털 신호를 각각 필터링한 후 가산함에 의해 심볼 주기의 데이터와 심볼 주기 사이의 데이터를 복원하는 필터부와,

    입력되는 2배의 심볼 주파수(2Fs)에 동기되어 상기 반송파 복구 신호 출력부와 짝수 신호 출력부와 홀수 신호 출력부로 선택 신호를 제공하는 타이밍 제어부로 구성됨을 특징으로 하는 디지털 잔류측파대 복조장치.
11. 입력되는 제 1 중간 주파수(IF) 신호에 외부로부터 입력되는 소정의 주파수를 곱하여 상기 제 1 IF 신호보다 더 낮은 제 2 IF 신호인 5π/8로 변환하는 저주파 IF 신호 출력부와,

    상기 저주파 IF 신호 출력부로부터 출력되는 제 2 IF 신호를 심볼 주파수의 2배의 주파수로 샘플링하여 디지털 신호로 변환하는 아날로그/디지탈 변환기와,

    상기 아날로그/디지탈 변환기의 출력에 cos 5π/8, sin 5π/8를 곱하여 기저대역의 I,Q 채널 디지털 신호로 복조하고 복조된 I,Q 채널 디지털 신호를 각각 필터링한 후 필터링된 두 신호를 가산하여 통과 대역내의 간섭신호를 제거하는 채널 신호 출력부와,

    상기 채널 신호 출력부에서 출력되는 채널 디지털 신호를 이용하여 데이터 세그먼트(DS)마다 존재하는 동기를 복구하는 DS 동기 복구부와,

    상기 DS 동기 복구부에서 복구된 DS마다 존재하는 동기신호의 대칭성을 이용하여 타이밍을 복원하는 타이밍 복구부와,

    기저대역으로 복조된 I, Q 채널 디지털 신호를 이용하여 반송파를 복구하는 반송파 복구부를 포함하여 구성됨을 특징으로 하는 디지털 잔류측파대 복조장치.
12. 제 11 항에 있어서, 상기 채널 신호 출력부는

    상기 아날로그/디지탈 변환기의 출력에 cos (5π/8)n (n은 정수)를 곱하여 기저대역의 I 채널 디지털 신호로 복조하는 제 1 믹서와,

    상기 아날로그/디지탈 변환기의 출력에 sin (5ππ/8)n (n은 정수)를 곱하여 기저대역의 Q 채널 디지털 신호로 복조하는 제 2 믹서와,

    상기 제 1 믹서의 I 채널 디지털 신호를 로우패스 필터링하는 제 1 필터와,

    상기 제 2 믹서의 Q 채널 디지털 신호를 힐버트 변환하는 제 2 필터와,

    상기 제 1, 제 2 필터의 출력을 가산하여 통과대역내의 간섭신호를 제거하는 가산기를 포함하여 구성됨을 특징으로 하는 잔류측파대 복조장치.

Images