[go: up one dir, main page]

KR0146522B1 - 반도체 소자의 트랜지스터 제조방법 - Google Patents

반도체 소자의 트랜지스터 제조방법

Info

Publication number
KR0146522B1
KR0146522B1 KR1019950006092A KR19950006092A KR0146522B1 KR 0146522 B1 KR0146522 B1 KR 0146522B1 KR 1019950006092 A KR1019950006092 A KR 1019950006092A KR 19950006092 A KR19950006092 A KR 19950006092A KR 0146522 B1 KR0146522 B1 KR 0146522B1
Authority
KR
South Korea
Prior art keywords
oxide film
region
film
gate electrode
polysilicon layer
Prior art date
Application number
KR1019950006092A
Other languages
English (en)
Other versions
KR960035912A (ko
Inventor
황준
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950006092A priority Critical patent/KR0146522B1/ko
Priority to TW085103300A priority patent/TW301035B/zh
Priority to US08/621,731 priority patent/US5681771A/en
Priority to CN96105950A priority patent/CN1077330C/zh
Publication of KR960035912A publication Critical patent/KR960035912A/ko
Application granted granted Critical
Publication of KR0146522B1 publication Critical patent/KR0146522B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/371—Inactive supplementary semiconductor regions, e.g. for preventing punch-through, improving capacity effect or leakage current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 소자의 트랜지스터 제조방법에 관한 것으로, P형 MOS 트랜지스터를 제조함에 있어, 쇼트채널효과(Short Channel Effect)를 억제시키기 위하여 실리콘기판에 N+영역을 형성하고 BSG(Boron Silicate Glass)막을 이용하여 상기 N+영역 상부에 P--층이 형성되도록 하므로써 얕은 접합깊이(Shallow Junction Depth)를 갖는 접합영역을 형성하며 높은 전달콘덕턴스(Trans Conductance)를 이룰 수 있도록 한 반도체 소자의 트랜지스터 제조방법에 관한 것이다.

Description

반도체 소자의 트랜지스터 제조방법
제1a 및 제1b도는 종래 반도체 소자의 트랜지스터 제조방법을 설명하기 위한 소자의 단면도.
제2a 내지 제2e도는 본 발명의 제1실시예를 설명하기 위한 소자의 단면도.
제3a 내지 제3c도는 본 발명의 제2실시예를 설명하기 위한 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 및 10 : 실리콘기판 2 및 22 : N웰
3,23 및 33 : 게이트산화막 4,14 및 34 : 게이트전극
5 : LDD영역 6,16 및 26 : 산화막스페이서
7,17 및 27 : 접합영역 11 및 21 : 산화막
12 : N+영역 13 및 15 : 제1 및 제2 BSG막
20 및 24 : P--층 18 및 28 : P-영역
19 : BSG막
본 발명은 반도체 소자의 트랜지스터 제조방법에 관한 것으로, 특히 P형 MOS 트랜지스터를 제조함에 있어, 쇼트채널효과(Short Channel Effect)를 억제시키기 위하여 실리콘기판에 N+영역을 형성하고 BSG(Boron Silicate Glass)막을 이용하여 상기 N+영역 상부에 P--층이 형성되도록 하므로써 얕은 접합깊이(Shallow Junction Depth)를 갖는 접합영역을 형성하며 높은 전달콘덕턴스(Trans Conductance)를 이룰 수 있도록 한 반도체 소자의 트랜지스터 제조방법에 관한 것이다.
일반적으로 반도체 소자의 고집적화에 따라 N형 및 P형 트랜지스터를 구비하는 C-MOS소자의 제조에 있어, P형 MOS 트랜지스터는 N형 MOS 트랜지스터에 비하여 쇼트채널효과면에서 매우 취약한 단점을 가지고 있다. 그러면 종래 반도체 소자의 트랜지스터 제조방법을 제1a 및 제1b도를 통해 설명하면 다음과 같다.
제1a도는 N웰(2)이 형성된 실리콘기판(1)상에 게이트산화막(3) 및 폴리실리콘층을 순차적으로 형성한 후 상기 폴리실리콘층에 불순물이온을 주입하고 게이트전극용 마스크를 이용한 사진 및 식각공정을 통해 상기 폴리실리콘층 및 게이트산화막(3)을 순차적으로 패터닝하여 게이트전극(4)을 형성한 다음 노출된 실리콘기판(1)에 LDD(Lightly Dopped Drain) 이온을 주입하여 LDD영역(5)을 형성한 상태의 단면도이다.
제1b도는 상기 게이트전극(4)의 양측벽에 산화막스페이서(6)를 형성한 후 고농도불순물이온을 주입하여 접합영역(7)을 형성한 상태의 단면도인데, 상기 게이트전극(4)에 N+형 불순물이온이 주입되는 경우 N형 MOS 트랜지스터와 동일한 N+형 폴리게이트(Poly gate)로 구성되어 제조단가면에서는 유리하나 쇼트채널효과에 취약한 단점을 가진다. 또한 상기 게이트전극(4)에 P+형 불순물이온이 주입되는 경우 상기 게이트전극(4)내의 붕소(B)가 게이트산화막(3)을 거쳐 실리콘기판(1)으로 침투되어 낮은 전달콘덕턴스를 갖는 단점이 있다.
따라서 본 발명은 실리콘기판에 N+영역을 형성하고 BSG막을 이용하여 상기 N+영역 상부에 P--층이 형성되도록 하므로써 상기한 단점을 해소할 수 있는 반도체 소자의 트랜지스터 제조방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 트랜지스터 제조방법은 N웰이 형성된 실리콘기판상에 산화막을 성장시킨 후 N+형 불순물이온을 주입하고 열처리하여 상기 실리콘기판에 N+영역을 형성시키는 단계와, 상기 단계로 부터 상기 산화막을 제거한 후 전체면에 제1 BSG막을 증착하고 급속열처리공정을 실시하여 상기 N+영역의 상부에 P--층을 형성시키는 단계와, 상기 단계로 부터 상기 제1 BSG막을 제거한 후 게이트산화막 및 폴리실리콘층을 순차적으로 형성하고 상기 폴리실리콘층에 P+형 불순물이온을 주입한 후 게이트전극용 마스크를 이용한 사진 및 식각공정을 통해 상기 폴리실리콘층 및 게이트산화막을 순차적으로 패터닝하여 게이트전극을 형성한 다음 상기 게이트전극의 양측부에 산화막스페이서를 형성하는 단계와, 상기 단계로 부터 전체면에 제2 BSG막을 증착한 후 P+형 불순물이온을 주입하여 접합영역을 형성하고 급속열처리공정을 실시하는 단계와, 상기 단계로 부터 상기 제2 BSG막을 제거하는 단계로 이루어지는 것을 특징으로 하며, 다른 반도체 소자의 트랜지스터 제조방법은 실리콘기판상에 산화막을 성장시킨 후 N형 불순물이온을 주입하고 드라이브-인하여 N웰을 형성하는 단계와, 상기 단계로 부터 상기 산화막을 제거한 후 전체면에 BSG막을 증착하고 급속열처리공정을 실시하여 상기 N웰의 상부에 P--층을 형성시키는 단계와, 상기 단계로부터 상기 BSG막을 제거한 후 게이트산화막 및 폴리실리콘층을 순차적으로 형성하고 상기 폴리실리콘층에 P+형 불순물이온을 주입한 후 게이트전극용 마스크를 이용한 사진 및 식각공정을 통해 상기 폴리실리콘층 및 게이트산화막을 순차적으로 패터닝하여 게이트전극을 형성하는 단계와, 상기 단계로 부터 상기 게이트전극의 양측부에 산화막스페이서를 형성하고 P+형 불순물이온을 주입하여 접합영역을 형성한 후 열처리하는 단계로 이루어지는 것을 특징으로 한다.
이하, 본 발명의 실시예를 첨부한 도면을 참고하여 상세히 설명하기로 한다.
제2a 내지 제2e도는 본 발명의 제1 실시예를 설명하기 위한 소자의 단면도로서,
제2a도는 N웰(도시않됨)이 형성된 실리콘기판(10)상에 산화막(11)을 성장시킨후 N+형 불순물이온을 주입하고 열처리하여 상기 실리콘기판(10)에 N+영역(12)을형성한 상태의 단면도인데, 상기 N+영역(12)의 불순물 농도는 상기 N웰의 불순물농도보다 높게 주입된다.
제2b도는 상기 산화막(11)을 제거한 후 전체면에 제1 BSG막(13)을 증착하고 급속열처리(Rapid Thermal Anneal)공정을 실시하여 상기 N+영역(12)의 상부에 P--층(20)이 형성된 상태의 단면도인데, 상기 P--층(20)은 상기 급속열처리공정시 제1 BSG막(13)으로부터 P--이온이 확산되어 형성되는 것이다.
제2c도는 상기 제1 BSG막(13)을 제거한 후 게이트산화막(23) 및 폴리실리콘층을 순차적으로 형성하고 상기 폴리실리콘층에 P+형 불순물이온을 주입한 후 게이트전극용 마스크를 이용한 사진 및 식각공정을 통해 상기 폴리실리콘층 및 게이트산화막(23)을 순차적으로 패터닝하여 게이트전극(14)을 형성한 다음 상기 게이트전극(14)의 양측부에 산화막스페이서(16)를 형성한 상태의 단면도이다.
제2d도는 전체면에 제2 BSG막(15)을 증착한 후 P+형 불순물이온을 주입하여 접합영역(17)을 형성하고 급속열처리공정을 실시한 상태의 단면도인데, 이때 상기 P--층(20)내에 붕소(B)가 측면확산되어 상기 산화막스페이서(16)하부의 실리콘기판(10)에는 P-영역(18)이 형성된다. 또한 상기 P--층(20)에 의해 상기 게이트전극(14)내의 붕소(B)가 실리콘기판(10)으로 침투되는 것이 방지된다.
제2e도는 상기 제2 BSG막(15)을 제거하므로써 P형 MOS 트랜지스터가 완성된 상태의 단면도이다.
제3a 내지 제3c도는 본 발명의 제2 실시예를 설명하기 위한 소자의 단면도로서,
제3a도는 실리콘기판(10)상에 산화막(21)을 성장시킨 후 N형 불순물이온을 주입하고 드라이브-인(Drive-In)하여 N웰(22)을 형성한 상태의 단면도이다.
제3b도는 상기 산화막(21)을 제거한 후 전체면에 BSG막(19)을 증착하고 급속열처리공정을 실시하여 상기 N웰(22)의 상부에 P--층(24)이 형성된 상태의 단면도인데, 상기 P--층(24)은 상기 급속열처리공정시 BSG막(19)으로부터 P--이온이 확산되어 형성되는 것이다.
제3c도는 상기 BSG막(19)을 제거한 후 게이트산화막(33) 및 폴리실리콘층을 순차적으로 형성하고 상기 폴리실리콘층에 P+형 불순물이온을 주입한 후 게이트전극용 마스크를 이용한 사진 및 식각공정을 통해 상기 폴리실리콘층 및 게이트산화막(33)을 순차적으로 패터닝하여 게이트전극(34)을 형성한 다음 상기 게이트전극(34)의 양측부에 산화막스페이서(26)를 형성하고 P+형 불순물이온을 주입하여 접합영역(27)을 형성한 후 열처리한 상태의 단면도인데, 이때 상기 P--층(24)내에 붕소(B)가 측면확산되어 상기 산화막스페이서(26) 하부의 실리콘기판(1)에는 P-영역(28)이 형성된다. 또한 상기 P--층(24)에 의해 상기 게이트전극(34)내의 붕소(B)가 실리콘기판(10)으로 침투되는 것이 방지된다.
상술한 바와같이 본 발명에 의하면 실리콘기판에 N+영역을 형성하고 BSG막을 이용하여 상기 N+영역 상부에 P--층이 형성되도록 하므로써 얕은 접합깊이를 갖는 접합영역을 형성할 수 있으며 쇼트채널효과를 효과적으로 억제하고 높은 전달콘덕턴스를 이룰 수 있도록 하는 탁월한 효과가 있다.

Claims (3)

  1. 반도체 소자의 트랜지스터 제조방법에 있어서, N웰이 형성된 실리콘기판상에 산화막을 성장시킨 후 N+형 불순물이온을 주입하고 열처리하여 상기 실리콘기판에 N+영역을 형성시키는 단계와, 상기 단계로 부터 상기 산화막을 제거한 후 전체면에 제1 BSG막을 증착하고 급속열처리공정을 실시하여 상기 N+영역의 상부에 P--층을 형성시키는 단계와, 상기 단계로 부터 상기 제1 BSG막을 제거한 후 게이트산화막 및 폴리실리콘층을 순차적으로 형성하고 상기 폴리실리콘층에 P+형 불순물이온을 주입한 후 게이트전극용 마스크를 이용한 사진 및 식각공정을 통해 상기 폴리실리콘층 및 게이트산화막을 순차적으로 패터닝하여 게이트전극을 형성한 다음 상기 게이트전극의 양측부에 산화막스페이서를 형성하는 단계와, 상기 단계로 부터 전체면에 제2 BSG막을 증착한 후 P+형 불순물이온을 주입하여 접합영역을 형성하고 급속열처리공정을 실시하는 단계와, 상기 단계로 부터 상기 제2 BSG막을 제거하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
  2. 제1항에 있어서, 상기 N+영역의 불순물농도는 상기 N웰의 불순물농도보다 높게 주입되는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
  3. 반도체 소자의 트랜지스터 제조방법에 있어서, 실리콘기판상에 산화막을 성장시킨 후 N형 불순물이온을 주입하고 드라이브-인하여 N웰을 형성하는 단계와, 상기 단계로 부터 상기 산화막을 제거한 후 전체면에 BSG막을 증착하고 급속열처리공정을 실시하여 상기 N웰의 상부에 P--층을 형성시키는 단계와, 상기 단계로 부터 상기 BSG막을 제거한 후 게이트산화막 및 폴리실리콘층을 순차적으로 형성하고 상기 폴리실리콘층에 P+형 불순물이온을 주입한 후 게이트전극용 마스크를 이용한 사진 및 식각공정을 통해 상기 폴리실리콘층 및 게이트산화막을 순차적으로 패터닝하여 게이트전극을 형성하는 단계와, 상기 단계로 부터 상기 게이트전극의 양측부에 산화막스페이서를 형성하고 P+형 불순물이온을 주입하여 접합영역을 형성한 후 열처리하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
KR1019950006092A 1995-03-22 1995-03-22 반도체 소자의 트랜지스터 제조방법 KR0146522B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950006092A KR0146522B1 (ko) 1995-03-22 1995-03-22 반도체 소자의 트랜지스터 제조방법
TW085103300A TW301035B (en) 1995-03-22 1996-03-19 Method of manufacturing a transistor in a semiconductor device
US08/621,731 US5681771A (en) 1995-03-22 1996-03-21 Method of manufacturing a LDD transistor in a semiconductor device
CN96105950A CN1077330C (zh) 1995-03-22 1996-03-22 制造半导体器件中晶体管的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950006092A KR0146522B1 (ko) 1995-03-22 1995-03-22 반도체 소자의 트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
KR960035912A KR960035912A (ko) 1996-10-28
KR0146522B1 true KR0146522B1 (ko) 1998-11-02

Family

ID=19410350

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950006092A KR0146522B1 (ko) 1995-03-22 1995-03-22 반도체 소자의 트랜지스터 제조방법

Country Status (4)

Country Link
US (1) US5681771A (ko)
KR (1) KR0146522B1 (ko)
CN (1) CN1077330C (ko)
TW (1) TW301035B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW388087B (en) * 1997-11-20 2000-04-21 Winbond Electronics Corp Method of forming buried-channel P-type metal oxide semiconductor
US5880006A (en) * 1998-05-22 1999-03-09 Vlsi Technology, Inc. Method for fabrication of a semiconductor device
US6274467B1 (en) 1999-06-04 2001-08-14 International Business Machines Corporation Dual work function gate conductors with self-aligned insulating cap
US6927137B2 (en) * 2003-12-01 2005-08-09 Texas Instruments Incorporated Forming a retrograde well in a transistor to enhance performance of the transistor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3095564B2 (ja) * 1992-05-29 2000-10-03 株式会社東芝 半導体装置及び半導体装置の製造方法
US5024959A (en) * 1989-09-25 1991-06-18 Motorola, Inc. CMOS process using doped glass layer
JP3131436B2 (ja) * 1990-02-26 2001-01-31 株式会社東芝 半導体装置の製造方法
US5340770A (en) * 1992-10-23 1994-08-23 Ncr Corporation Method of making a shallow junction by using first and second SOG layers
US5338698A (en) * 1992-12-18 1994-08-16 International Business Machines Corporation Method of fabricating an ultra-short channel field effect transistor
JPH07297400A (ja) * 1994-03-01 1995-11-10 Hitachi Ltd 半導体集積回路装置の製造方法およびそれにより得られた半導体集積回路装置

Also Published As

Publication number Publication date
CN1077330C (zh) 2002-01-02
CN1136709A (zh) 1996-11-27
US5681771A (en) 1997-10-28
TW301035B (en) 1997-03-21
KR960035912A (ko) 1996-10-28

Similar Documents

Publication Publication Date Title
KR100234700B1 (ko) 반도체 소자의 제조방법
KR0130549B1 (ko) Cmos 장치의 제조방법
KR100244967B1 (ko) 듀얼 게이트(dual-gate)의 반도체 장치 제조방법
JP2000232075A (ja) 半導体装置の製造方法
KR0146522B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR100214523B1 (ko) 모스소자의 제조 방법
KR0146525B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR101099560B1 (ko) 고전압 트랜지스터 제조방법
KR19980081779A (ko) Ｍｏｓ 트랜지스터와 그 제조 방법
KR100187680B1 (ko) 반도체 소자의 제조방법
KR100230821B1 (ko) 반도체소자의 듀얼게이트 제조방법
KR100422326B1 (ko) 반도체 소자의 제조방법
KR100521439B1 (ko) ｐ채널형 모스 트랜지스터의 제조 방법
KR100336768B1 (ko) 반도체 장치 제조방법
KR100947746B1 (ko) 반도체소자 및 그의 제조방법
KR100280535B1 (ko) 모스 트랜지스터 제조방법
KR100204800B1 (ko) 모스 트랜지스터 제조방법
JPS61251166A (ja) 半導体装置の製造方法
KR100196509B1 (ko) 모스트랜지스터 제조방법
KR100260366B1 (ko) 반도체 소자의 제조 방법
KR0184938B1 (ko) 반도체 소자의 제조방법
KR920009894B1 (ko) 고압 반도체 소자의 제조방법
JPH06350086A (ja) 半導体装置の製造方法
KR100265851B1 (ko) 반도체장치의전계효과트랜지스터제조방법
KR0179069B1 (ko) 씨모스 트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950322

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19950322

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980429

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980512

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980512

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010417

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020417

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030417

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040326

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050422

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20060502

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20070419

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20080425

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20090427

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20100423

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20110429

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20120424

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20120424

Start annual number: 15

End annual number: 15

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20140409