KR0145886B1 - 반도체 메모리장치의 컬럼 디코더 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속하는 기술 분야 :

본 발명은 반도체 메모리장치의 컬럼선택신호를 발생하는 컬럼디코더에 관한 것이다.

2. 발명이 해결하려고 하는 기술적 과제 :

종래에는 컬럼선택게이트에 전달되는 제어신호가 컬럼어드레스의 폭에 전적으로 한정되어 충분한 입출력동작을 수행할 수 없었다.

3. 발명의 해결방법의 요지 :

본 발명에서는 특정계열의 프리디코더내부에 펄스발생부를 두고 이러한 프리디코더의 출력과 다른 계열의 노멀출력을 논리조합값에 의해 상기 컬럼선택신호의 펄스폭을 결정하였다.

4. 발명의 중요한 용도 :

컬럼선택게이트를 충분한 시간동안 도통시켜 동작하므로써 안정적인 동작을 수행하는 반도체 메모리장치가 구현된다.

Description

반도체 메모리장치의 컬럼 디코더

제1도는 종래기술에 의한 컬럼 프리디코더의 회로도.

제2도는 종래기술에 따른 컬럼 매인디코더의 회로도.

제3도는 본 발명의 실시예에 따른 컬럼 프리디코더의 회로도.

제4도는 본 발명의 실시예에 따른 컬럼 매인디코더의 회로도.

제5도는 제1도와 제2도에 따른 동작타이밍도.

제6도는 제3도와 제4도에 따른 동작타이밍도.

본 발명은 반도체 메모리장치에 관한 것으로, 특히 다수의 컬럼어드레스입력에 응답하여 데이타전송에 관련되는 소정의 컬럼선택게이트를 지정하는 컬럼 디코더에 관한 것이다.

일반적으로 반도체 메모리장치에서 소정의 메모리셀에 데이타를 입출력하기 위해서는 로우어드레스와 컬럼어드레스를 입력하여 디코딩하므로써 상기 소정의 메모리셀을 지정하여야 한다. 리드동작시 상기 소정의 메모리셀이 지정되면 지정된 메모리셀에 저장된 데이타는 비트라인을 통하여 차아지셰어링동작이 수행되고, 센스앰프에서 증폭동작이 수행되고, 상기 센스앰프에서 증폭된 데이타는 컬럼선택게이트를 통하여 입출력라인으로 전달된다. 입출력라인으로 전달된 데이타는 출력관련회로들을 경유하여 칩외부로 출력된다. 이러한 과정을 거쳐 소정의 메모리셀에 저장된 한 비트의 데이타를 리드하는 동작이 완결된다. 이때 상기 컬럼선택게이트의 도통유무를 결정하는 것이 바로 컬럼 디코더이다. 컬럼 디코더는 컬럼 어드레스를 입력하고 디코딩하므로써 선택된 컬럼선택게이트를 도통시킨다. 통상적인 컬럼 디코더는 디코딩동작으로 인한 복잡성을 완화하려는 목적으로 디코딩을 수행하기 이전 단계에서 상기 컬럼어드레스의 일부를 미리 디코딩한다. 이는 프리디코딩동작으로써 컬럼프리디코더에서 실행하고 대부분의 메모리장치에서 채택되는 것으로 당분야에 널리 알려져 있다. 결국 넓은 의미로 컬럼 디코더라 함은 상기 컬럼 프리디코더(pre decoder)와 컬럼 매인디코더(main decoder)를 포함하는 의미로 사용되고 있다. 통상적으로 상기 컬럼 매인디코더는 그냥 컬럼 디코더라고 불리어진다.

제1도와 제2도는 종래 기술에 의한 컬럼 프리디코더와 컬럼 매인디코더의 일반적인 회로도이다.

상기 제1도는 컬럼 어드레스 CA0, CA1와 각각의 반전신호 CA0B, CA1B를 입력하여 그 디코딩된 4개의 신호 DCA0B1B, DCA0B1, DCA01B, DCA01을 발생시키는 컬럼 프리디코더를 나타낸다. 상기 제1도에 도시된 컬럼 프리디코더는 CA01계열, CA23계열, CA45계열, CA67계열의 프리디코딩신호들은 발생시키는 4개의 프리디코더중 CA01계열의 컬럼 프리디코더를 나타낸다.

상기 제2도는 컬럼 매인디코더로써 8개의 컬럼 어드레스 CA0∼CA7들의 프리디코딩신호를 입력하여 그 조합에 의한 최종 디코딩신호 CSLi를 발생시킨다. 상기 CLSi신호들은 데이타전송 제어신호인 컬럼선택신호(Column Select Line Signal)로서, 비트라인과 입출력라인을 연결하는 컬럼선택게이트를 턴온시켜 상호간의 데이타유통이 가능하도록 하는 신호이다.

상기 제1도 및 제2도를 참조하여 종래 기술에 따른 컬럼디코더의 동작이 설명된다.

제1도에 도시된 CA01계열의 컬럼 프리디코더에서는 컬럼 어드레스 CA0, CA1 및 반전신호 CA0B, CA0B를 입력한 후 디코딩하여 4개의 프리디코딩신호 DCA0B1B, DCA01B, DCA0B1, DCA01를 발생시킨다. 상기 프리디코딩신호는 제2도의 컬럼 디코더에 전달되고, CA2∼CA7에 의해 프리디코딩된 CA23계열, CA45계열 및 CA67계열의 프리디코딩신호가 모두 '하이'로 입력될 때 CA01계열의 프리디코딩신호를 인가받는 컬럼 디코더가 액티브되도록 설계된다. 즉, 상기 제2도에 도시된 컬럼 매인디코더는 DCA2B3B, DCA4B5B, DCA6B7B가 모두 '하이'일 때 턴온되며 이때 CA01계열의 프리디코딩신호에 따라 CSL0∼CSL3중 어느 하나의 CSL신호가 '하이'로 액티브된다.

그런데 이러한 종래기술에 의한 컬럼 디코더는 컬럼선택게이트를 제어하는 CSLi신호가 모든 컬럼어드레스에 직접적으로 제어되어 상기 컬럼선택게이트들의 턴온시간이 한정되는 단점을 가지고 있다. 즉, CSLi신호가 액티브되는 시간이 컬럼 어드레스 CAi가 액티브되는 시간에 지배된다. 또, 모든 CAi가 '하이'가 되는 경우에 하나의 CSLi만 선택되게 되어 있으므로 CAi의 미세한 스큐(skew)조차도 CSLi의 액티브되는 시간을 한정하고 고속동작에 제한요소로 작용하게 된다. 이러한 특성으로 인하여 동기식 메모리등과 같이 컬럼 어드레스가 시스템클럭에 동기하여 순차적으로 빨리 바뀌게 되는 메모리장치에서는 컬럼선택게이트가 턴온되는 시간이 상기 시스템클럭의 주기에 동기하여 짧아지게 된다. 그러므로 데이타를 고속으로 엑세스하기 위하여 클럭의 주파수를 높인 고주파 동작용 반도체 메모리장치에서 상기와 같은 문제점으로 인하여 종래의 컬럼디코더는 적합하지 않다.

따라서, 본 발명의 목적은 컬럼선택라인의 인에이블시간을 충분히 유지시켜, 데이타의 고속액세스를 가능하게 하고, 다수의 컬럼선택을 방지하는 새로운 컬럼디코더를 제공하는데 있다.

본 발명의 또 다른 하나의 목적은, 시스템클럭의 제어하에 동작하고, 프리디코딩 어드레스신호와, 소정의 폭을 갖는 펄스신호를 함께 출력시키는 새로운 하나 이상의 컬럼디코더를 제공하는데 있다.

본 발명의 또 다른 목적은, 소정의 펄스신호에 의하여 인에이블되고, 프리디코딩 어드레스신호에 의하여 디스에이블되는 새로운 컬럼디코더를 제공하는데 있다.

본 발명의 또 다른 목적은, 소정의 펄스신호에 의하여 인에이블되고, 프리디코딩 어드레스신호에 의하여 디스에이블되며, 최종 디코딩된 신호의 인에이블상태를 래치하는 래치수단을 갖는 새로운 컬럼디코더를 제공하는데 있다.

상기 본 발명의 목적을 달성하기 위하여, 본 발명에 따른 반도체 메모리장치의 컬럼디코더는, 컬럼어드레스를 입력으로 하여 하나 이상의 프리디코딩신호를 발생시키는 하나 이상의 프리디코딩 신호발생부로 이루어진 제1의 프리디코더와, 상기 컬럼어드레스를 입력으로 하여 하나 이상의 프리디코딩신호를 발생시키는 하나 이상의 프리디코딩 신호발생부와, 상기 컬럼어드레스와 시스템클럭을 입력으로 하여 소정의 펄스신호를 발생시키는 펄스신호발생부로 이루어진 하나 이상의 제2의 프리디코더와, 상기 제1의 프리디코더와 제2의 프리디코더의 출력을 조합하여 소정의 컬럼선택게이트의 제어신호를 발생시키는 하나 이상의 매인디코더를 포함하며, 상기 컬럼선택게이트의 제어신호가 상기 펄스신호를 받아서 인에이블되고, 상기 프리디코딩신호를 받아서 디스에이블되도록 구성된다.

이하 첨부된 도면을 참조하여, 본 발명에 따른 바람직한 실시예를 설명하겠다.

제3도는 본 발명의 실시예에 따른 컬럼 프리디코더의 회로도이고, 제4도는 본 발명의 실시예에 따른 컬럼 매인디코더의 회로도이다.

제3도에 도시된 바와 같이, 본 발명의 프리디코더는 외부 시스템클럭의 제어에 의하여, 디코딩된 신호가 출력되며, 또한 상기 디코딩신호의 출력과 함께 소정주기의 오토펄스가 형성된다는 점이, 구성상에 있어서 종래의 프리디코더와의 가장 큰 차이점이다. 그러나, 모든 컬럼 프리디코더가 외부시스템의 제어를 받게 되면 클럭의 로딩이 증가함으로 인하여, 전반적인 클럭의 지연시간이 연장될 뿐만 아니라 제어도 어렵게 된다. 그래서, 도면에서 도시한 바와 같이, 본 발명의 프리디코더는 CA01계열에서만 상기 시스템클럭의 제어를 받도록 구성하고 있다. 즉, CA23, CA45, CA67계열 등의 프리디코더에서는 상기 시스템클럭의 제어를 받지 않는다. 이로써 클럭의 로딩을 1/4이상 줄일 수 있다.

따라서, 상기 시스템클럭의 제어를 받는 CA01계열의 프리디코더는, 컬럼어드레스를 받는 어드레스 입력단부와; 상기 입력단부의 출력단에 접속되며, 상기 어드레스 데이타를 일시적으로 저장한 후, 상기 시스템클럭의 제어를 받고 상기 데이타를 출력단부로 전송시키는 데이타 전송제어수단과; 상기 전송제어수단에 접속되며, 상기 출력데이타를 래치시키는 래치수단과; 상기 래치수단에 접속되며, 상기 프리디코딩된 신호를 출력시키는 프리디코딩 신호발생부와; 상기 래치수단에 접속되며, 상기 시스템클럭신호 및 상기 프리디코딩신호의 출력을 받아서 펄스신호를 발생시키는 오스펄스 신호발생부로 구성된다.

제4도에 도시된 본 발명의 매인디코더에 나타낸 바와 같이, 상기 출력된 오토펄스는 엔모오스 트랜지스터(152,162,172,182)에 접속되어, 최종 디코딩된 신호의 액티브를 위한 것이고, 상기 프리디코딩신호는 피모오스 트랜지스터(151,161,171,181)에 접속되어, 상기 신호를 프리차아지하기 위한 것임을 알 수 있다.

도시된 도면에 나타낸 바와 같이, 본 발명의 컬럼 매인디코더는 CA23, CA45, CA67계열의 제1프리디코딩 신호입력단부와, 상기 입력단부의 출력이 게이팅되는 엔모오스 트랜지스터(153,163,173,183)와; 상기 CA01계열의 오토펄스가 게이팅되며 상기 엔모오스 트랜지스터(153,163,173,183)의 드레인에 접속되는 엔모오스 트랜지스터(152,162,172,182)와; 상기 제1프리디코딩 신호입력단부의 출력과 상기 CA01계열의 어드레스신호를 입력으로 하는 제2프리디코딩 신호입력단부와, 상기 제2프리디코딩 신호입력단부의 출력이 게이팅되고 소오스가 VCC에 접속되며, 드레인이 상기 엔모오스 트랜지스터(152,162,172,182)에 접소된 피모오스 트랜지스터(151,161,171,181)와, 상기 피모오스 트랜지스터(151,161,171,181)의 드레인에 접속되어 매인디코더의 출력의 인에이블상태를 저장하는 데이타 저장수단(150∼154)으로 구성된다.

상기의 데이타 저장수단에 의하여, 상기 오토펄스가 컬럼선택라인 CSL을 구동한 후, 상기 컬럼선택라인 CSL이 바뀌기 전까지는 상기의 선택된 컬럼선택라인을 유지하게 된다.

제5도는 제1도와 제2도에 따른 동작 타이밍도이다. 제5도에 나타낸 바와 같이, 종래의 컬럼디코더의 구조에 의해서는 컬럼선택라인 CSL의 인에이블시점이, 선택된 디코딩신호 DCA01, DCA2∼7 모두 '하이'가 되는 시점이 된다. 즉, 선택된 디코딩신호 DCA01과 DCA2∼7중에서, 최종적으로 '하이'가 되는 디코딩신호를 받고 상기 CSL이 인에이블된다. 도면에서는 DCA0B1B와, DCA01B가 DCA2∼7계열보다 상대적으로 나중에 '하이'로 인에이블되므로 CSL0, CSL1은 상기 DCA0B1B와 DCA01B를 받고 '하이'로 인에이블된다. 따라서, 종래의 구조에서는 컬럼선택라인 CSL이 모든 어드레스 스큐(skew)를 바라보고 인에이블되어야 하는 단점을 갖고 있다. 그리고, 상기 CSL이 디스에이블되는 시점은, 도면에 나타난 바와 같이, 상기 선택된 디코딩신호 DCA01과, DCA2∼7중 제일 먼저 디스에이블되는 신호를 받는 시점이 된다. 도면에서는 DCA2∼7이 먼저 디스에이블되므로, 상기 컬럼선택라인은 상기 DCA2∼7D 신호를 받고 디스에이블되고 있다. 그래서, 종래의 컬럼디코더의 구조에 의해서는 상기와 같은 문제점으로 인하여 컬럼선택라인의 인에이블되는 시간 즉, 상기 CSL의 폭이 짧아지게 된다. 상기와 같이 CSL의 폭이 작아지게 되면, 라이트시에 메모리셀에 데이타가 충분히 기입이 되지 않거나 리드시에 데이타를 충분히 읽어내지 못하는 경우가 발생할 수 있다.

제6도는 제3도 및 제4도의 본 발명의 실시예에 따른 동작 타이밍도이다. 도면에 도시된 바와 같이, 본 발명에서는 상기 컬럼선택라인의 인에이블시점이 CA01계열의 프리디코더에서 형성된 오토펄스가 '하이'로 되는 시점이 되기 때문에 종래와 같이 모든 어드레스의 스큐를 고려할 필요가 없게 된다. 즉, 상기 컬럼선택라인 CSL의 인에이블은 프리디코딩된 상기 어드레스신호와는 무관하며, 단지 특정계열의 프리디코더 DCA01에서 형성된 오토펄스에 의해서만 결정되기 때문에 상기 CSL의 '하이'로 인에이블되는 시점은 거의 동일하다.

한편, 도시되어 있는 바와 같이, 상기 CSL의 디스에이블은 종래와 같은 방법으로 상기 프리디코딩된 어드레스신호를 받고 디스에이블된다. 즉, 상기 프리디코딩된 어드레스신호중에서 제일 먼저 디스에이브로디는 어드레스를 받고 상기 CSL의 '로우'로 디스에이블된다. 그러나 본 발명에서는 전술한 바와 같이 상기 CSL의 인에이블이 상기 어드레스와는 무관하게 오토펄스에 의해서 결정되기 때문에 인에이블시점에서는 상기 어드레스의 스큐를 고려하지 않아도 되며 단지 상기 CSL이 디스에이블될 때에만 상기 어드레스 스큐를 조절하면 되기 때문에 상기 CSL의 폭이 작아지는 전술한 종래의 문제점이 쉽게 해결된다.

좀더 자세한 동작에 대한 부연설명을 하자면, 제6도의 본 발명에서는 동기식 메모리반도체에서 리드동작을 수행할 경우, 먼저 1번째 클럭에서 리드명령이 인가되고 컬럼 어드레스가 인가되면 이에 따라 내부 컬럼 어드레스인 CAi가 발생되는 CA0과 CA1에 의해서 제3도 나타난 노드 A에 특정상태의 논리레벨이 저장된다. 만약 CA0B과 CA1B이 모두 '하이'라고 가정하면 DCA0B1B 및 DCA0B1B-P신호가 '하이'로 출력된다. 그리고 다른 계열의 프리디코더의 동작을 살펴보면, 다른 프리디코더는 시스템클럭의 제어를 받지 않으므로 제1도에 나타난 종래의 프리디코더와 같아도 상관이 없다. 그래서 다른 계열의 프리디코더는 오토펄스를 출력하지 않는다. 그리고 제6도에 나타나 있듯이 1번째 클럭을 받고 CAi가 발생되고 이 CAi가 프리디코더의 입력이 되어 DCAij를 발생시킨다.

따라서 선택된 DCA01계열과 선택된 나머지 DCA계열이 매인디코더에서 만나 하나의 컬럼선택라인 CSLi만을 '하이'로 만들게 된다. 제5도에서는 Ti구간에의 스피드손실 및 스큐를 없애려는 제어가 상당히 어렵게 되어 있다. 그러나 본 발명에서는 모든 DCA계열의 스큐를 비교할 필요가 없고, 단순히 DCA01계열에서 형성된 오토펄스에 의해서 컬럼선택라인이 인에이블되고, 디스에이블시에만 DCA계열이 스큐를 보게 되므로 종래기술에서의 문제점이 없어지게 된다. 또 제5도에서는 T2라는 구간이 존재하는데, 이는 액티브되는 컬럼선택라인 CSL의 폭을 모든 DCA계열이 제어하기 때문이다. 이렇게 되므로서 종래 기술에서는 충분한 컬럼선택신호의 폭을 가져갈 수 없게 되어 있다. 그러나 본 발명에서는 DCA01계열에서 형성된 오토펄스신호가 궁극적으로 컬럼선택신호의 인에이블시점을 결정하고, 디스에이블되는 시점만 모든 DCA계열이 관장하므로 컬럼선택신호의 폭이 줄어드는 문제점은 해결된다. 이와 같은 본 발명의 장점이 제6도의 타이밍도에 잘 나타나 있다.

본 발명의 사상에서 벗어남이 없이 통상의 지식을 가진 자에 의해서 본 발명은 다양하게 변경 및 수정이 가능함은 자명하다.

Claims (5)

1. 컬럼어드레스를 입력하여 소정의 컬럼선택게이트의 제어신호를 출력하는 반도체 메모리장치의 컬럼 디코더에 있어서, 상기 컬럼어드레스를 입력하여 하나 이상의 프리디코딩신호를 출력시키는 하나 이상의 프리디코딩 신호발생부로 이루어진 제1의 프리디코더와, 상기 컬럼어드레스를 입력하여 하나 이상의 프리디코딩신호를 출력시키는 하나 이상의 프리디코딩 신호발생부와, 상기 컬럼어드레스와 시스템클럭을 입력으로 하여 소정의 펄스신호를 발생시키는 펄스신호발생부로 이루어진 하나 이상의 제2의 프리디코더와, 상기 제1의 프리디코더와 제2의 프리디코더의 출력을 조합하여 소정의 컬럼선택게이트의 제어신호를 발생시키는 하나 이상의 매인디코더를 포함하며, 상기 컬럼선택게이트의 제어신호가 상기 펄스신호를 받아서 인에이블되고, 상기 프리디코딩신호를 받아서 디스에이블되는 것을 특징으로 하는 반도체 메모리장치의 컬럼디코더.
2. 제1항에 있어서, 상기 매인디코더가 하나 이상의 프리디코딩 어드레스신호를 입력으로 하는 제1의 프리디코딩 신호입력단부와, 상기 신호 입력단부의 출력과 하나 이상의 프리디코딩 어드레스신호를 입력으로 하는 제2의 프리디코딩 신호 입력단부와, 상기 제1입력단부의 출력이 게이팅되는 제1모오스 트랜지스터와, 상기 제2입력단부의 출력이 게이팅되는 제2모오스 트랜지스터와, 상기 펄스신호가 게이팅되는 제3모오스 트랜지스터를 포함하는 것을 특징으로 하는 반도체 메모리장치의 컬럼디코더.
3. 제2항에 있어서, 상기 매인디코더가 상기 모오스 트랜지스터의 출력단에 상기 제어신호의 인에이블상태를 저장하는 데이타 저장수단을 추가로 포함하는 것을 특징으로 하는 반도체메모리장치의 컬럼디코더.
4. 제2 또는 제3항에 있어서, 상기 컬럼선택게이트의 제어신호가 상기 제3모오스 트랜지스터에 의하여 인에이블되고, 상기 제2모오스 트랜지스터에 의하여 디스에이블되는 것을 특징으로 하는 반도체 메모리장치의 컬럼디코더.
5. 제1항에 있어서, 상기 제2의 프리디코더가 상기 컬럼어드레스를 받는 어드레스 입력단부와, 상기 입력단부의 출력단에 접속되며, 상기 어드레스 데이타를 일시적으로 저장한 후 상기 시스템클럭의 제어를 받고 상기 데이타를 출력단부로 전송시키는 데이타 전송제어수단과, 상기 전송제어수단에 접속되며, 상기 출력데이타를 래치시키는 래치수단과, 상기 래치수단에 접속되며, 상기 프리디코딩된 신호를 출력시키는 프리디코딩 신호 발생부와, 상기 래치수단에 접속되며, 상기 시스템클럭신호 및 상기 프리디코딩신호를 받아서 펄스신호를 발생시키는 펄스신호 발생부로 구성되는 것을 특징으로 하는 반도체 메모리장치의 컬럼디코더.