[go: up one dir, main page]

KR0145641B1 - 반도체 집적 회로 장치 - Google Patents

반도체 집적 회로 장치

Info

Publication number
KR0145641B1
KR0145641B1 KR1019940036868A KR19940036868A KR0145641B1 KR 0145641 B1 KR0145641 B1 KR 0145641B1 KR 1019940036868 A KR1019940036868 A KR 1019940036868A KR 19940036868 A KR19940036868 A KR 19940036868A KR 0145641 B1 KR0145641 B1 KR 0145641B1
Authority
KR
South Korea
Prior art keywords
carrier board
electrodes
integrated circuit
semiconductor
circuit device
Prior art date
Application number
KR1019940036868A
Other languages
English (en)
Other versions
KR950021298A (ko
Inventor
스에오 모리시게
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR950021298A publication Critical patent/KR950021298A/ko
Application granted granted Critical
Publication of KR0145641B1 publication Critical patent/KR0145641B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 IC장치는 캐리어 보드의 윗면에 고정되어 있는 IC칩을 포함하고, 상기 캐리어 보드의 상부면 주변 부분에는 상부 전극이 위치해 있다. 또한 상기 캐리어 보드의 하부면에는 상기 캐리어 보드의 내부에 형성된 배선에 의해서 대응되는 하나의 상기 상부전극에 각각 연결된 하부 전극이 있다. 상기 캐리어 보드의 하부전극은 패키지 용기의 내부전극에 전기적으로 접속되어 있고 기계적으로 고정되어 있는데, 상기 패키지 용기는 각각 대응되는 하나의 상기 내부전극과 연결된 핀그리드를 구비하고 있다. IC칩의 종류에 대하여 저렴한 캐리어 보드의 종류가 준비되어, 상기 고가의 패키지 용기 품종수가 줄어들고, 재고비가 현저하게 감소한다.

Description

반도체 집적 회로 장치
제1도는 종래의 반도체 IC 장치의 단면도.
제2도는 본 발명의 실시예 1에 따른 반도체 IC 장치의 단면도.
제3도는 본 발명의 실시예 2에 따른 반도체 IC 장치의 단면도.
제4도는 본 발명이 실시예 3에 따른 반도체 IC 장치의 단면도.
* 도면의 주요부분에 대한 부호의 설명
11, 21, 31, 41 : IC 칩 12, 22, 32 : 캐리어 보드
13, 24, 33, 42 : 세라믹 패키지 용기 14, 43 : 내부전극
15, 25, 35, 45 : 캡 16, 26, 36, 46 : 핀 그리드
17 : 본딩패드 18 : 상부전극
19, 44 : 금속세선 20 : 하부전극
27 : 상부 라디에이터 28 : 하부 개구부
38 : 리세스 47 : 실링 포스트
본 발명은 개량된 패키지 구조를 가진 반도체 집적회로(하기 IC 참조) 장치에 관한 것으로, 특히 패키지내에 반도체 IC 칩을 어셈블링한 개량된 구조를 갖는 IC 장치에 관한 것이다.
제1도는 이러한 형태의 패키지 구조의 예로 종래이 IC 구조를 나타낸 개략적인 단면도로서, 반도체 IC 칩(41)이 공정 밀랍재 또는 에폭시 수지같은 접착제에 의하여 세라믹 패키지(42)의 내무 밑면에 고정된다.
상기 패키지(42)는 각각 본딩에 의해 금속세선(44)을 통하여 상기 IC 칩(41)의 하나 또는 두개의 본딩패드에 연결되는 복수개의 내장 또는 내부전극(43)을 갖는다. 각각의 상기 내부전극(43)은, 상기 패키지(42)의 내부 금속 배선을 이용하여, 대응되는 하나의 상기 패키지(42)의 핀 그리드와 같은 외부전극(46)에 전기적으로 접속된다.
IC 장치를 패키징하는 제조단계에서, 상기 내부전극(43)을 상기 IC 칩(41)의 본딩패드에 연결시킨 후에, 상기 반도체 칩(41)을 보호하기 위하여 저항용접 또는 아크용접등과 같은 용접기술을 사용하거나 주금 합금 땜납같은 공정 땜납기술을 사용해서 실링포스트(47)에 접하여 금속캡(45)으로 상기 패키지 용기(42)를 봉한다.
상기에 설명된 IC 패키지 구조에 있어서, 상기 내부전극(43)의 레이아웃은 상기 IC 칩(41) 내에 형성된 본딩 패드의 레이아웃에 의해 제한되고, 다른 도체와 접속되지 않고 상기 본딩패드와 상기 내부전극 사이를 안전하게 연결할 수 있는 금속세선의 길이에 의해서 제한된다.
최근에 반도체 칩의 품종수가 매년 증가하는 경향이 있고, 상기 반도체 IC 칩의 본딩패드의 레이아웃이 변하면 새로운 모양의 패키지를 만들어야 한다. 또한, 본딩패드의 레이아웃이 동일해도, 제1도에 도시된 바와같이, IC 칩(41)의 용적이 변할 때마다 용기를 새로 만들 필요가 있다.
그 결과, 새로운 패키지의 개발비와 개발량은 증가하고 패키지 품종수가 늘어나 상기 IC 장치의 가격을 상승시킨다. 또한, 상기 세라믹 패키지의 높은 단가 때문에 약간에 생산량 변동으로도 소량의 재고가 많은 재고비를 야기한다.
그 밖에, 상기 IC 본딩패드와 상기 내부전극(43)을 연결시키는 금속세선이 상기 패키지(42)의 내부 가장자리에 접속되어 있기 때문에, 상기 패키지의 용적은 상기 패키지에 집적된 IC 칩의 크기를 부분적으로 제한한다. 상기 패키지의 외부용적을 크게하면 그러한 문제는 해결되지만, 큰 패키지는 IC 패키지의 실장밀도를 악화시킨다.
본 발명의 목적은 상기 IC 칩의 다양한 크기와 디자인에 적합한 새로운 패키지를 가진 반도체 장치를 제공함에 있다.
본 발명에 따르면, 반도체 집적 회로 장치는, 내부에 복수개의 반도체 소자와 상기 반도체 소자에 접속된 복수개의 본딩패드를 포함하는 하나이상의 IC 칩과, 복수개의 상부 전극을 장착하는 상부면과, 복수개의 하부 전극을 장착하는 하부 면과, 내부에 형성되어 각 상기 상부 전극을 대응되는 하나의 상기 하부 전극에 접속하는 제1 배선을 구비하는 캐리어 보드와, 복수개의 내부 전극을 장착하는 내부 표면과, 복수개의 외부 전극을 장착하는 외부 표면과, 각 상기 내부 전극을 대응되는 하나의 상기 외부 전극에 접속하는 제2 배선을 구비하는 패키지 용기를 포함하고, 상기 상부 전극의 적어도 한부분을 대응되는 하나의 본딩패드에 본딩 와이어로 접속시키고, 상기 반도체 칩을 상기 상부면에 고정시키며, 각 상기 하부 전극을 대응되는 하나의 상기 내부 전극에 접착을 하여 상기 캐리어 보드를 상기 패키지 용기에 고정시키는 것을 특징으로 한다.
본 발명에 따른 상기 IC 칩에서, 품종이 다양해지는 반면 각 반도체 칩의 생산규모의 양적으로 작아져도 패키지 용기의 종류는 현격히 줄어들고 상기 패키지 용기의 재고비가 감소한다.
본 발명이 전술한 것과 또 다른 목적, 특징과 이점은 도면을 참조한 하기의 설명으로부터 명확해질 것이다.
제2도는 본 발명의 실시예1에 따른 반도체 IC 장치의 수직 단면도이다.
상기 IC 장치는 주로, 반도체 소자와 본딩패드(17)을 구비하고 있는 IC 칩(11)과, 상부면에 상기 IC 칩(11)을 장착한 캐리어 보드(12)와, 상기 캐리어 보드(12)의 하부면이 세라믹 패키지 용기(13)의 내부 밑면의 내부전극을 접속된 상기 캐리어 보드(12)를 장착한 상기 세라믹 패키지 용기(13)로 구성된다. 상기 IC 칩(11)은 상기 캐리어 보드(12)의 상부면 주변부분에 위치한 복수개의 상부전극(18)을 장착한 상기 캐리어 보드(12)의 상부면에 공정 밀랍재 또는 수지 접착제 등으로 고정되어 있다. 상기 IC 칩(11)의 하나이상의 상기 본딩패드(17)는 대응하는 하나의 상기 상부전극(18)과 금속세선(19)으로 연결되어 있는데, 상기 상부전극(18)은 상기 캐리어 보드(12)의 내부 배선에 의해 상기 캐리어 보드(12)의 대응되는 하부전극(20)에 하나씩 연결된다. 상기 캐리어 보드(12)는 복수개의 수지층과, 상기 각 상부전극(18)을 대응하는 하나의 하부전극(20)에 접속시키는 배선을 포함하는 적층으로 만들어진다.
상기 캐리어 보드(12)는 상기 세라믹 패키지 용기(13)의 내부 밑면에 고정되는데, 상기 하부전극(20)은 상기 패키지 용기(13)의 내부전극(14)에 접속된다. 상기 패키지 용기(13)의 내부전극(14)은 상기 패키지 용기(13)의 배선으로 상기 패키지 용기(13)의 핀 그리드(16)에 연결된다. 상기 하부전극(20)과 상기 내부전극(14)은 대응하여 행렬로 배열되어 있어서, 각 하부전극(20)은 상기 패키지 용기(13)의 내부전극(14)의 대응되는 하나에 전기적으로 접속되고 기계적으로 고정되어 있다. 상기 패키지 용기(3) 내부에 금속배선을 포함한 복수개의 세라믹 적층으로 만든다. 상기 패키지 용기(13)는 상기 IC 칩(11)과 상기 캐리어 보드(12)를 수용하기 위하여 캡(15)으로 봉한다.
제3도는 본 발명의 실시예2에 따른 반도체 IC 장치의 개략적인 구조를 나타낸 단면도이다. 제3도의 IC 장치는 고발열성 IC 칩을 패키징하기 위한 효율적인 열방산성 구조를 가진다. 상기 세라믹 패키지 용기(24)는 하부 개구부(28)를 구비하고 있는데, 하부 개구부(28)을 통하여 IC 칩(21), 캐리어 보드(22)를 수용하고 있고, 상기 용기(24)의 외부 윗면에 상부 라디에이터(27)가 부착되어 있다.
상기 캐리어 보드(22)의 상부면에는 상기 IC 칩(21)이 장착되어 있고, 하부면은 상기 세라믹 패키지(24)의 내부표면에 부착되어 있다.
상기 IC 칩(21)과 상기 캐리어 보드(22)의 상부면 사이의 접착구조와 상기 캐리어 보드(22)의 하부면과 상기 세라믹 패키지(24)의 내부표면 사이의 접착구조는 상기 실시예1의 IC 장치의 접착구조와 유사하다.
제4도는 본 발명의 실시예3에 따른 IC 장치를 도시하는 단면도이다. 상기 IC 장치는 다중칩 모듈로 형성되고, 한개의 세라믹 패키지 용기(33) 내에 각각 IC 칩(31)과 캐리어 보드(32)의 조합체를 수용하는 복수개의 리세스(38)를 포함한다. 각 상기 조합체는 상기 패키지 용기(33)의 대응하는 하나의 리세스(38) 내부에 캡(35)으로 봉해진다. 제4도의 IC 장치 접착구조는 제2도의 IC 장치의 접착구조와 유사하다.
상기에 전술된 실시예들에 따르면, 상기 패키지 용기는 모든 형태의 IC 칩, 또는 적어도 몇가지 형태의 IC 칩, 또는 내부에 내장된 IC 칩에 적용되는 기준용적이 될 수 있다. 상기 캐리어 보드는 상기 IC 칩의 크기에 적합하게 형성되었지만, 상기 캐리어 보드의 상부 또는 하부 전극의 수는 상기 IC 칩의 본딩패드 및 상기 패키지 용기의 내부전극의 수와 같을 필요가 없기 때문에, 종래의 패키지 품종수와 비교하여 상기 캐리어 보드의 품종수를 삭감할 수 있다. 상기 캐리어 보드의 상부전극의 수는 상기 IC 칩의 본딩패드의 유효수 이상이어야 하며, 상기 패키지 용기의 내부전극의 수는 상기 캐리어 보드의 하부전극의 수 이상이어야 한다.
그러므로, 본 발명에 따라서 IC 패키지 품종수는 줄어들 것이고, 그 결과, 재고비가 감소할 것이다.
종래 패키지의 많은 종류수와 높은 단가에 비하여, 상기 캐리어 보드의 적은 종류수로 인하여 재고비를 줄일 수 있고, 상기 캐리어 보드 자체의 단가가 줄어든다.
제조공기에 관해서는, 상기 캐리어 보드의 적층수가 종래 패키지의 적층수보다 적기 때문에 상기 새로운 캐리어 보드는 짧은 납품기간 대응에 적합하다. 따라서, 상기 캐리어 보드의 제조공정 단계는 종래의 패키지와 비교하여 단지 반정도가 요구된다.
상기 캐리어 보드는 한열 이상의 상부전극, 하부전극 배열, 그리고 저렴한 인쇄 배선을 포함한 단순한 구조를 갖는다.
본 발명이 바람직한 실시예를 참조하여 설명되었지만, 본 발명은 상기 실시예에 한정되지 않고, 당업자에게 본 발명의 범위내에서 상기 실시예에 기초한 다양한 변형이 가능하다는 것은 자명하다.

Claims (11)

  1. 반도체 집적 회로 장치에 있어서, 내부에 복수개의 반도체 소자와 상기 반도체 소자에 접속된 복수개의 본딩패드를 구비하는 하나 이상의 IC 칩과, 복수개의 상부 전극을 장착하는 상부면과, 복수개의 하부 전극을 장착하는 하부 면과, 내부에 형성되어 각 상기 상부 전극을 대응되는 하나의 상기 하부 전극에 접속하는 제1 배선을 구비하는 캐리어 보드와, 복수개의 내부 전극을 장착하는 내부 표면과, 복수개의 외부 전극을 장착하는 외부 표면과, 각 상기 내부 전극을 대응되는 하나의 상기 외부 전극에 접속하는 제2 배선을 구비하는 패키지 용기를 포함하고, 상기 상부 전극의 적어도 한부분을 대응되는 하나의 본딩패드에 본딩 와이어로 접속시키고, 상기 반도체 칩을 상기 상부면에 고정시키며, 각 상기 하부 전극을 대응되는 하나의 상기 내부 전극에 접착을 하여 상기 캐리어 보드를 상기 패키지 용기에 고정시키는 것을 특징으로 하는 반도체 집적 회로 장치.
  2. 제1항에 있어서, 상기 하부전극을 상기 캐리어 보드의 하부 면상에 행렬로 배열시키는 것을 특징으로 하는 반도체 집적 회로 장치.
  3. 제2항에 있어서, 상기 상부전극을 상기 상부면상이 하나 이상의 로우에 배열시키는 것을 특징으로 하는 반도체 집적 회로 장치.
  4. 제1항에 있어서, 상기 본딩 와이어는 금속 세선인 것을 특징으로 하는 반도체 집적 회로 장치.
  5. 제1항에 있어서, 상기 캐리어 보드는 적층된 복수개의 수지층을 포함하는 것을 특징으로 하는 반도체 집적 회로 장치.
  6. 제1항에 있어서, 상기 캐리어 보드는 적층된 복수개의 세라믹층을 포함하는 것을 특징으로 하는 반도체 집적 회로 장치.
  7. 제1항에 있어서, 상기 패키지 용기와 함께 상기 IC 칩 및 상기 캐리어 보드를 봉하는 캡을 추가로 포함하는 것을 특징으로 하는 반도체 회로 장치.
  8. 제1항에 있어서, 상기 각 하부전극의 본딩은 납땜에 의해서 이루어지는 것을 특징으로 하는 반도체 집적 회로 장치.
  9. 제1항에 있어서, 상기 하나 이상의 반도체 칩은 복수개의 반도체 칩을 포함하는 것을 특징으로 하는 반도체 집적 회로 장치.
  10. 제1항에 있어서, 상기 각 하부 전극의 본딩은 도전성 수지에 의해서 이루어지는 것을 특징으로 하는 반도체 집적 회로 장치.
  11. 제1항에 있어서, 상기 IC 칩은 상기 캐리어 보드의 상부면에 다이 본딩되는 것을 특징으로 하는 반도체 집적 회로 장치.
KR1019940036868A 1993-12-27 1994-12-26 반도체 집적 회로 장치 KR0145641B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP33215893A JPH07193164A (ja) 1993-12-27 1993-12-27 半導体集積回路装置
JP93-332158 1993-12-27

Publications (2)

Publication Number Publication Date
KR950021298A KR950021298A (ko) 1995-07-26
KR0145641B1 true KR0145641B1 (ko) 1998-11-02

Family

ID=18251805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940036868A KR0145641B1 (ko) 1993-12-27 1994-12-26 반도체 집적 회로 장치

Country Status (3)

Country Link
US (1) US5506448A (ko)
JP (1) JPH07193164A (ko)
KR (1) KR0145641B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5744752A (en) * 1995-06-05 1998-04-28 International Business Machines Corporation Hermetic thin film metallized sealband for SCM and MCM-D modules
US5739584A (en) * 1995-06-07 1998-04-14 Lsi Logic Corporation Multiple pin die package
CN1094717C (zh) * 1995-11-16 2002-11-20 松下电器产业株式会社 印刷电路板的安装体
US6433411B1 (en) * 2000-05-22 2002-08-13 Agere Systems Guardian Corp. Packaging micromechanical devices
JP2002204053A (ja) * 2001-01-04 2002-07-19 Mitsubishi Electric Corp 回路実装方法、回路実装基板及び半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4417392A (en) * 1980-05-15 1983-11-29 Cts Corporation Process of making multi-layer ceramic package
JPH0756887B2 (ja) * 1988-04-04 1995-06-14 株式会社日立製作所 半導体パッケージ及びそれを用いたコンピュータ
JP2772001B2 (ja) * 1988-11-28 1998-07-02 株式会社日立製作所 半導体装置
JPH02165675A (ja) * 1988-12-20 1990-06-26 Konica Corp イメージセンサー
JP3055960B2 (ja) * 1991-04-15 2000-06-26 株式会社日立製作所 半導体装置の製造方法

Also Published As

Publication number Publication date
US5506448A (en) 1996-04-09
KR950021298A (ko) 1995-07-26
JPH07193164A (ja) 1995-07-28

Similar Documents

Publication Publication Date Title
US5563446A (en) Surface mount peripheral leaded and ball grid array package
US6838768B2 (en) Module assembly for stacked BGA packages
US5598031A (en) Electrically and thermally enhanced package using a separate silicon substrate
US5646831A (en) Electrically enhanced power quad flat pack arrangement
US5468994A (en) High pin count package for semiconductor device
US5646828A (en) Thin packaging of multi-chip modules with enhanced thermal/power management
KR100236016B1 (ko) 적층형 반도체 패키지 및 그의 어셈블리 방법
US6720649B2 (en) Semiconductor package with heat dissipating structure
US20050104196A1 (en) Semiconductor package
US7399657B2 (en) Ball grid array packages with thermally conductive containers
US5455387A (en) Semiconductor package with chip redistribution interposer
KR100226335B1 (ko) 플라스틱 성형회로 패키지
US6201297B1 (en) Semiconductor device
KR0145641B1 (ko) 반도체 집적 회로 장치
JPH11243175A (ja) 複合半導体装置
JP2801810B2 (ja) 樹脂封止型半導体装置
US6495910B1 (en) Package structure for accommodating thicker semiconductor unit
KR100533761B1 (ko) 반도체패키지
KR100708050B1 (ko) 반도체패키지
KR960035989A (ko) 적층형 반도체 패키지의 열방출 구조
KR19980043385A (ko) 칩 사이즈 패키지
EP0705485A1 (en) Electrically and thermally enhanced package using a separate silicon substrate
KR19990024466U (ko) Bga반도체 패키지
KR19990001459A (ko) 칩 스케일 패키지
JPH02246253A (ja) 集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19941226

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19941226

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980324

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980504

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980504

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010503

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020424

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20030424

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20030424

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20050207