[go: up one dir, main page]

KR0143915B1 - P-형 텔루륨-함유 ii-vi 반도체 박막용 안정한 저항성 접점을 제조하는 방법 및 그 저항성 접점을 갖는 광기전 장치 - Google Patents

P-형 텔루륨-함유 ii-vi 반도체 박막용 안정한 저항성 접점을 제조하는 방법 및 그 저항성 접점을 갖는 광기전 장치

Info

Publication number
KR0143915B1
KR0143915B1 KR1019870015596A KR870015596A KR0143915B1 KR 0143915 B1 KR0143915 B1 KR 0143915B1 KR 1019870015596 A KR1019870015596 A KR 1019870015596A KR 870015596 A KR870015596 A KR 870015596A KR 0143915 B1 KR0143915 B1 KR 0143915B1
Authority
KR
South Korea
Prior art keywords
layer
thin film
contact
semiconductor
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019870015596A
Other languages
English (en)
Other versions
KR890011034A (ko
Inventor
프랑크 스자보 루이스
조우셉 바이터 윌리암
Original Assignee
레리 윌리암 에번즈
더 스탠다드 오일 컴패니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 레리 윌리암 에번즈, 더 스탠다드 오일 컴패니 filed Critical 레리 윌리암 에번즈
Publication of KR890011034A publication Critical patent/KR890011034A/ko
Application granted granted Critical
Publication of KR0143915B1 publication Critical patent/KR0143915B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/30—Creation or generation of source code
    • G06F8/31—Programming languages or programming paradigms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H01L21/443—Deposition of conductive or insulating materials for electrodes from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/16—Photovoltaic cells having only PN heterojunction potential barriers
    • H10F10/162—Photovoltaic cells having only PN heterojunction potential barriers comprising only Group II-VI materials, e.g. CdS/CdTe photovoltaic cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/543—Solar cells from Group II-VI materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Photovoltaic Devices (AREA)
  • Light Receiving Elements (AREA)
  • Devices For Executing Special Programs (AREA)

Abstract

내용없음

Description

p-형 텔루륨-함유 Ⅱ-Ⅵ 반도체 박막용 안정한 저항성 접점을 제조하는 방법 및 그 저항성 접점을 갖는 광기전 장치
제 1 도는 본 발명에 따른 광기전 장치의 개략 단면도.
제 2 도는 조명 중에 그리고 조명 후에 측정된 본 발명에 따른 광기전 장치 및 본 발명에 따르지 않은 광기전 장치의 시간에 따른 표준화 단락 전류 밀도의 그래프.
제 3 도는 조명 중에 그리고 조명 후에 측정된, 본 발명에 따른 광기전 장치 및 본 발명에 따르지 않은 광기전 장치의 시간에 따른 표준화 효율의 그래프.
* 도면의 주요 부분에 대한 부호의 설명
1 : 전지 3 : 광투과성 기판
5 : 투명한 전도성 재료층 7 : 제 1 반도체
9 : p-형 텔루륨-함유 Ⅱ-Ⅵ 반도체층
13 : 접점-형성층 15 : 분리층
17 : 접속층 19 : 와이어
본 발명은 p-형 텔루륨-함유 Ⅱ-Ⅵ 반도체 박막용 안정한 저항성 접점 및 그 제조 공정과 신규의 안정한 접점을 갖는 전자 장치, 특히 광기전 장치(photovoltaic devices)에 관한 것이다.
텔루륨-함유 Ⅱ-Ⅵ 반도체 층들을 갖는 광기전 장치는 변환 효율, 제조 비용 및 제조의 용이면에서 유망하다. 여기서 사용한 바와 같이, 용어 텔루륨-함유 Ⅱ-Ⅵ 반도체는 텔루르화 수은 카드뮴, 텔루르화 카드뮴, 텔루르화 카드뮴 아연, 텔루르화 수은 아연, 텔루르화 아연 및 텔루르화 수은을 포함하는, American Chemical Society에 의하여 발행된 원소 주기율표의 족 Ⅱ B로부터 선택된 하나 이상의 원소와 텔루륨을 함유하는 반도체를 의미한다.
이들 반도체 중에서, 텔루르화 카드뮴, 텔루르화 수은 카드뮴, 텔루르화 카드뮴 아연 및 텔루르화 아연이 특별한 기대를 갖게 한다. Ⅱ-Ⅵ 텔루륨-함유 반도체 중에서, 텔루르화 카드뮴과 텔루르화 수은 카드뮴이 가장 많은 연구의 대상이었다.
이들 재료는 다수의 기술에 의하여 제조될 수 있다. 예를 들면, 단결정 텔루르화 카드뮴은 Bridgeman 기술에 의하여 제조될 수 있다.
텔루르화 카드뮴의 두꺼운 박막은, 스크린 날염, 건조된 카드뮴 및 텔루륨 입자의 페이스트를 소결함으로써 제조될 수 있다. 이들 두꺼운 박막, 예를 들면 20μm 두께의 박막은 카드뮴과 텔루륨 입자를 반응시켜 텔루르화 카드뮴을 형성하기 위하여, 오히려 고온(약 600℃ 내지 700℃)에서 소결된다.
텔루르화 카드뮴의 박막은 미 합중국특허 제 4,400,244 호 및 제 4,425,194호에서 개시된 대로 편리하게 전착된다. 카드뮴-부화 텔루르화 수은 카드뮴의 박막은 미 합중국특허 제 4,548,681 호의 명세서에 따라서 전착될 수 있다. 전착된 텔루르화 카드뮴-함유 박막은 대개 n-형 전도성을 나타내지만, 미합중국특허 제 4,388,483 호의 명세서에 따라 열처리함으로써 P-형 전도성으로 변환될 수 있다.
전착된 텔루르화 카드뮴-함유 반도체 박막용 저항성 접점은 미 합중국특허 제 4,456,630 호의 명세서에 따라 제조될 수 있다. 인용된 특허의 내용은 여기서 참고로써 삽입된다.
P-형 텔루륨-함유 Ⅱ-Ⅵ 반도체 박막 및 결정체에 대한 저항성 접점이, 미 합중국특허 제 4,456,630호에서 기재된 방법을 포함하는 다양한 공정에 의하여 성공적으로 제조되어 왔지만, p-형 텔루륨-함유 Ⅱ-Ⅵ 반도체 박막용 저항성 접점의 일부는 시간이 지남에 따라 안정한 상태에 머물러 있지 않다는 것이 관찰되었다.
예를 들면, 미 합중국특허 제 4,456,630 호에 따라 제조된 전착된 텔루르화 카드뮴 및 텔루르화 수은 카드뮴 상의 금 접점은 텔루륨-함유 반도체와 반응하거나, 또는 상기 반도체 안으로 확산한다는 것이 밝혀져 왔다. 아래에 설명되듯이, 공지의 구리-니켈 접점은 반도체로부터 분리하는 플레이크(flake)를 형성하는 것으로 관찰되었다, 상당한 수명 동안에 유용한 p-형 텔루륨-함유 Ⅱ-Ⅵ 반도체 박막을 포함하는 광기전 장치를 제조하기 위하여, 장기간의 안정성을 갖는 저항성 접점이 값싸고 용이하게 제조되어야만 한다.
따라서, 본 발명의 주요한 목적은 장기간 동안 안정한 p-형 텔루륨-함유 Ⅱ-Ⅵ 반도체 박막용저항성 접점을 제조하는데 있다.
본 발명의 또 하나의 목적은 간단하고, 낮은 비용의 처리 단계 및 재료를 필요로 하는 p-헝 텔루륨-함유 Ⅱ-Ⅵ 반도체 박막용 저항성 접점을 제조하는데 있다.
본 발명의 또 하나의 목적은 p-형 텔루륨-함유 Ⅱ-Ⅵ 반도체 박막을 포함하고, 안정한 저항성 접점을 갖는 광기전 장치를 얻는데 있다.
본 발명에서, 텔루륨-함유 Ⅱ-Ⅵ 반도체 재료 박막용 저항성 접점 및 안정한 저항성 접점이 삽입된 광기전 장치를 제조하는 방법이 제공된다.
본 발명의 한 실시예에서, 텔루르화-함유 박막의 표면은 공지의 기술을 사용하여 제조된다. 그 후에, 우수한 기계적 및 전기적 접점을 형성하는 접점-형성 금속층이 상기 제조된 표면상에 부착된다. 예를 들면, 2mm 두께의 구리층은 p-형 텔루르화 카드뮴-함유 반도체에 잘 부착되지만, 매우 적은 원자를 포함하기 때문에 박막을 단락시킬 수 있는 도핑 소스로서 작용할 수 없다. 분리층(isolation layer)이 접점-형성층 상에 부착된다. 분리층은 나중에 부착되는 층으로부터의 금속 원자가 반도체로 바람직하지 않게 확산되는 것을 방지하고 그리고/또는 나중에 부착되는 층과 반도체 사이에 블로킹 접점(blocking Contract)이 형성되는 것을 방지한다. 분리층 중에는 탄소와 니켈의 박막들이 있다.
비교적 두꺼운 접속층이 외부 전도체와 저항성 접점과의 접속을 용이하게 하기 위하여 분리층상에 부착된다. 접속층은 알루미늄 또는 은의 단일층이거나, 니켈 또는 알루미늄의 얇은 층으로 덮인 구리층과 같은 다중 금속층일 수 있다.
본 발명의 새로운 접점에서 모든 재로층은 기존의 진공 증착 기술에 의하여 증착되어도 된다. 본 발명의 새로운 접점은 밑에 놓인 반도체를 손상시키는 어떠한 열처리도 필요로 하지 않는다.
광기전 장치에서, 본 발명의 저항성 접점은 상기 광기전 장치와 불투명 또는 백(back)접속을 형성할 수 있다. 장치는 산화 주석 또는 산화 인듐 주석과 같은 투명한 전도층으로 피복된 유리와 같은 투명 기판을 포함하여, 장치에 대한 제 1 전극 또는 접점을 형성할 수 있다. 황화 카드뮴과 같은 제 1 반도체 재료층이 전착과 같은 편리한 방법으로 제 1 전극 상에 부착된다. 텔루르화 카드뮴 또는 텔루르화 수은 카드뮴과 같은 p-형 텔루륨-함유 Ⅱ-Ⅵ 반도체 박막이 제 1 반도체층에 부착되어 광감응 접합을 형성한다. 다음에, 앞절에서 설명된 저항성 접점이 텔루륨-함유 Ⅱ-Ⅵ 반도체 박막상에 형성된다. 저항성 접점은 각 층의 조성물 소스의 연속적인 진공 증발 및 증기 응축에 의하여 제조된다.
본 발명에서, p-형 텔루륨-함유 Ⅱ-Ⅵ 반도체 재료 박막용 안정한 저항성 접점이 만들어진다. 여기서 사용된 용어 박막은 3μm를 넘지 않는 두께를 갖는 막을 의미한다. 텔루륨-함유 Ⅱ-Ⅵ 반도체는 텔루르화 카드뮴, 텔루르화 수은 카드뮴, 텔루르화 카드뮴 아연, 텔루르화 아연, 텔루르화 수은 아연 및 텔루르화 수은을 포함한다.
이들 반도체는 부착된 상태로써 또는 반도체의 전도성 타입을 변경시키는 열처리 후에 p-형 전도성을 나타내고, 그리고/또는 전기 활성 불순물을 첨가함으로써 의도적으로 도피될 수 있다.
본 발명은 카드뮴 및 텔루륨을 함유하는 Ⅱ-Ⅵ 반도체 전착 박막을 사용되는데 제한되지 않지만, 본 발명은 여기에 참고로서 인용된 미합중국특허에 개시된 바와 같은 전착된 다결정 박막에서 특히 유용하다.
텔루르화 카드뮴을 함유한 p-형 Ⅱ-Ⅵ 반도체용 저항성 접점을 만드는 방법은 미 합중국특허 제 4,456,630 호에 개시되어 있다. 거기서, 텔루르화 카드뮴의 전착 박막은 먼저 98중량% 황산 1부피와 포화 중크롬산 칼륨(Dichrol
Figure kpo00001
로 판매됨) 1부피를 함유한 용액으로 간단히(예를 들면 2초) 에칭된다. 산으로 에칭된 표면을 약 1분 동안 히드라진 용액, 알칼리 용액에 담근다.
이와 같이 처리된 표면을 마지막으로 증발 소오스로부터 금으로 피복하여 p-형 텔루르화 카드뮴용 저항성 접점을 만들었다. 금속층을 대신하여 다른 금속, 즉, 백금, 은 및 구리의 사용이 특허청구의 범위에 제안된다.
미합중국특허 제 4,456,630 호에 설명된 산-알칼리 표면 제조단계가 유용하다는 것이 밝혀졌다. 본 출원인은 상기 Dichrol용액의 산도를 낮추어 상기 제조단계를 약간 변경함으로써 에칭 시간을 더 길게 하고, 에칭 시간을 매우 정확하게 조절할 필요가 없도록 하였다. 중크롬산염 1부피와 흔합된 50중량% 황산 19부피의 용액은 5초 에칭에서 우수한 결과를 나타내는 것을 알았다.
이미 설명된 대로, 산-알칼리 제조된 표면상에 부착된 금은 안정한 접점, 즉, 오래 유지되는 접속을 형성하지 못한다. 대개 금은 텔루륨-함유 Ⅱ-Ⅵ 반도체와 반응하거나 그리고 또는 텔루륨-함유 Ⅱ-Ⅵ 반도체로 확산하여 접점이 손상된다. 동은 미 합중국특허 제 4,455,630호에 개시된 연속적인 산과 알칼리 처리 단계에 따라 제조된 p-형 텔루르화 카드뮴-함유 반도체 박막 표면에 대한 우수한 저항성 접점을 만드는 것으로 이미 공지되어 있다.
그러나, 구리는 텔루륨-함유 Ⅱ-Ⅵ 반도체로 쉽게 확산한다는 것도 이미 알려져 있다, 충분한 양의 구리가 이용될 수 있다면, 구리는 텔루륨-함유Ⅱ-Ⅵ 반도체 박막의 전체 두께를 통하여 확산하여, 반도체 또는 광기전 장치에서 박막을 무용하게 만들 것이다.
아직도, 구리의 아주 우수한 접착성과 전기적 성질 때문에, 구리는 텔루륨-함유 Ⅱ-Ⅵ 반도체 박막용 접점을 형성하는데 유용하다. 구리 확산 문제에 대한 하나의 해결책은 반도체 표면상에 확산 소스로서 이용될 수 있는 구리의 양을 제한하는 것이다.
이용할 수 있는 구리의 양은 구리층의 두께를 제한함으로써 간단히 조절된다. 예를 들면, 카드뮴과 텔루륨을 함유하고 약 1.5㎛의 두께를 갖는 박막 상에 부착된 약 1 내지 5nm 두께의 구리층은 아주 적은 원자를 함유하기 때문에 박막으로 확산함으로써 박막을 손상시키는 일은 없다.
그러나, 이러한 얇은 구리 접점-형성층은 본래 과도한 높은 저항율을 가지며, 따라서 상기층 및 하부 박막을 심하게 손상시키지 않으면서 와이어 또는 리이드와 직접 접촉하는 것은 거의 불가능하다.
저항성 접점의 두께를 증가시켜 저항성 접점과 외부 전기 접속을 이룰 수 있게 하기 위하여, 여러 재료가 얇은 접점-형성층 상에 부착되어야만 한다. 텔루르화 카드뮴 박막에 대한 구리-니켈 접점이 공지되어 있으나 만족스럽지 못하다. 니켈은 비교적 낮은 저항율을 가지므로, 허용가능한 저항을 얻기 위하여 비교적 두꺼운 층으로 부착되어야만 한다. 예를 들면, 200nm 이상의 두께를 갖는 니켈 박막이 허용가능하게 낮은 저항층을 만들기 위하여 필요하다. 그러나, Ⅱ-Ⅵ 반도체 상의 구리 위의 두꺼운 박막의 니켈은 기계적으로 불안전하다는 것이 본 출원인에 의하여 밝혀졌다. 구리상에 100nm 이상의 증착된 니켈 박막은 내부 응력을 갖는 경향이 있다. 구리 위에 보호되지 않은 두꺼운 니켈 박막은 시간이 지남에 따라서 산화되어 내부 박막 음력의 영향하에서 벗겨져 떨어진다는 사실이 밝혀졌다. 본 출원인은 구리 접점-형성층 상에 비교적 얇고, 따라서 음력이 없는 니켈층을 부착시킴으로써 만족스러운 니켈-구리 접점이 형성될 수 있다는 것이 발견했다. 예를 들면, 2nm 두께의 구리 접점-형성층 위의 50nm 두께의 니켈층은 우수한 기계적 및 전기적 접점을 제공한다. 얇은 니켈층은 니켈을 산화로부터 보호하고, 니켈 및 구리층에 허용될 수 없는 손상 없이 외부 접점의 접착을 위한 층분한 금속 두께를 제공하기 위하여 알루미늄과 같은 다른 금속층으로 피복되는게 바람직하다, 와이어 접착 등에 의한 알루미늄층에 대한 외부 접점은 공지기술에 의하여 쉽게 이루어질 수 있다. 공지된 바와 같이, 알루미늄은 블로킹 접점을 형성하기 때문에, 알루미늄은 직접 p-형 텔루륨-함유 Ⅱ-Ⅵ 반도체를 직접 접속시키는데 사용될 수 없다. 그래서, 니켈층은 반도체로부터 가장 바깥쪽의 접속층, 예를 들면 알루미늄, 을 분리시키는데 적절한 분리층이다.
본 출원인은 또 하나의 유용한 분리층은 탄소로 만들어질 수 있다는 것을 발견했다. 텔루르화 카드뮴-함유 반도체의 표면은 먼저, 이미 설명된 바와 같이 산과 알칼리 용액으로 연속적으로 처리된다. 그리고 나서, 구리 2nm와 같은 얇은 접점-형성층이 부착된다. 탄소층은 바람직하게는 진공 증발 및 응축에 의하여 접점-형성층상에 부착된다. 탄소층은 불투명할 만큼 층분히 두꺼워야 한다. 즉, 적어도 50nm, 바람직하게는 100nm가 되어야만 한다.
탄소는 매우 효과적인 분리층이고, 이 분리층을 통한 구리의 확산을 허용하지 않는다. 그러므로, 제 2 구리층은 제 2 층으로부터의 구리가 텔루륨-함유 Ⅱ-Ⅵ 반도체로 확산함이 없이 와이어 밴드 또는 다른 외부 접속을 이루기 위하여 탄소 상에 부착될 수 있다.
바람직하게, 제 2 구리층을 산화로부터 보호하기 위하여 제 2 구리, 접속층은 알루미늄 또는 은과 같은 또 하나의 금속으로 피복된다. 제 2 구리층 대신에, 알루미늄층 또는 얇은 니켈층으로 피복된 구리층이 접속층으로서 탄소층 상에 부착되어 저항성 접점을 완성할 수 있다. 후자의 경우에, 필요하다면 알루미늄은 니켈상에 보호성 피복으로서 부착될 수 있다. 니켈이 탄소상에 직접 부착되는 것은 바람직하지 않지만, 탄소에 대한 우수한 전기적 및 기계적 접점을 형성하는 크롬과 같은 다른 금속은 접속층으로서 탄소층과 직접 접촉하도록 사용될 수 있다.
본 발명의 실시예를 사용하는 광전지가 개략적인 단면도로써 제 1 도에 도시된다. 제 1 도는 축적에 맞게 도시되지 않았다. 전지(1)는 광투과성 기판(3), 전형적으로 유리를 포함한다. 투명한 전도성 재료층(5)은 제 1 전극으로서 기판(3) 상에 부착된다. 층(5)에 대한 적절한 재료는 산화 주석 또는 인듐이 도핑된 산화 주석과 같은 투명한 전도성 산화물이다. 전지의 제 1 전기 단자를 형성하는 와이어(6)는 가능하면 얇은 금속 박막(도시되지 않음)을 통하여 층(5)과 전기적으로 접속한다.
제 1 반도체층(7)의 얇은 박막, 바람직하게는 p-형 황화 카드뮴이 전극(5) 상에 부착된다. 황화 카드뮴층은 진공 증발 및 응축과 같은 다른 공지기술에 의하여 부착될 수 있지만, 바람직하게 황화 카드뮴은 전착된다. p-형 텔루륨-함유 Ⅱ-Ⅵ 반도체 층 박막(9)은 층(7)상에 부착되어 광감음성 헤테로 접합을 형성한다. 얇은 박막(9)은 열처리에 의하여 p-형 전도성으로 변환된 전착된 텔루르화 카드뮴 또는 텔루르화 수은 카드뮴일 수 있다.
저항성 접점(11)을 위에서 설명된 구조를 갖는 얇은 박막(9)상에 형성된다. 텔루륨-함유 박막(9)의 표면이 이미 설명된 바와 같이 산과 알칼리 용액으로 연속적으로 처리된 후, 약 2nm의 구리와 같은 접점-형성층(13)이 박막 상에 부착된다.
그리고 나서, 탄소 또는 니켈과 같은 분리층(15)이 접점-형성층 상에 부착되어 접점-형성층을 나중에 부착되는 층으로부터 분리시킨다. 마지막으로, 하나 이상의 금속으로 된 접속층(17)이 분리층(15)에 부착되어 전지(1)에 대한 제 2 전기 단자가 완성될 수 있다. 스크린 날염된 두꺼운 박막 텔루르화 카드뮴-함유 반도체용의 공지된 접점과 달리, 박막(9)을 손상시킬지도 모를 어떠한 열처리도 다중층 저항성 접점을 형성하는데 필요하지 않다,
와이어(19)는 용접, 납땜 또는 다량의 도전성 접착제를 사용한 접착과 같은 어떤 공지 수단에 의해 저항성 접점(11)의 접속층(17)에 결합되어, 전지의 제 2 단자를 형성한다. 선택적으로, 시험 목적으로, 도전성 탐침이 접속층과 접촉하여 외부 장치와 전기적으로 연결된다.
본 발명의 신규 저항성 접점의 실시예는 공지된 접점보다도 높은 안정성을 가진다. 제 2 도 및 3 도는 제 1 도에 도시된 형태의 황화 카드뮴-텔루르화 카드뮴 광전지의 시간에 따른 측정 감응치이다. 전지의 투명한 전극은 1㎛ 두께의 알루미늄층에 의하여 접촉된 산화 인듐 주석이었다. 모든 전지는 약 1cm2면적을 가졌다. 종래의 전지에서, 후방 접점 또는 제 2 전극은 100nm 두께의 니켈층으로 피복된 5nm 두께의 구리층이었다.
본 발명의 실시예에 따른 전지는, 50nm의 탄소로 피복된 5nm 두께의 구리 접점-형성층을 갖는 후방 접점을 포함하였다. 탄소층은 3nm의 구리와 70nm의 니켈로 피복 되었다. 후방 접점에서 층들은 전자빔으로 진공실내에서 각각의 층들의 소스를 연속적으로 가열함으로써 부착되었다.
시간에 따른, 종래의 전지 및 본 발명에 따른 전지의 단락 전류 밀도 및 효율의 표준 측정값이 제 2 도 및 3 도에 각각 도시된다.
본 발명에 따른 전지의 측정값은 + 기호로 표시된다, 모든 측정은 약 460 시간의 기간동안 솔라 시뮬레이터에의 다른 연속 광 노출 동안에 간격을 두고 이루어졌다.
솔라 시뮬레이터에의 연속 노출은, 전지가 통상 명-암의 매일의 사이클에 노출되기 때문에 빠른 수명 시험을 나타낸다. 측정을 위해 전지와 일시적 전기 접속은 탐침을 사용하여 이루어진다. 연속 광 노출 기간 후에, 모든 전지는 솔라 시뮬레이터로부터 제거되고, 다른 측정은 전지가 어두운 상태에서, 즉 광이 차단된(ambient light) 상태에서 이루어졌다.
제 2 도 및 3 도에서 알 수 있듯이, 단락 전류 밀도와 효율은 광 노출 후에 어두운 상태에 있는 모든 전지에서 증가되었다.
제 2 도 및 3 도는 150 시간의 광 노출 후까지 본 발명에 따른 전지에서 단락 전류 밀도 또는 효율이 전혀 저하되지 않았다는 것을 도시한다. 공지의 구리-니켈 접점을 갖는 전지는 더 빠르고 더 큰 저하를 나타내었고, 신규의 전지보다 더 큰 표준화 단락 전류 또는 효율에서 결코 작동하지 않았다. 실제로, 최종 측정값, 어두운 상태에서만 공지의 전지는, 신규 전지와 표준화 단락 전류 밀도와 효율(제 2도 참조)면에서 거의 동일하게 작동한다.
금 및 다른 접점을 갖는 텔루르화 카드뮴 전지를 사용한 본 출원인의 측정 경험을 기초했을 때, 이들 결과는 본 발명의 신규접점은 전지의 후방(비-조사 접점)에서 사용되었을 때 앞서 공지된 접점보다 훨씬 더 안정하고, 훨씬 더 우수하게 작동한다는 것을 나타낸다. 본 발명의 신규 저항성 접점에서는 금을 제거하고, 보통 금속을 사용함으로써 또한 비용이 감소된다. 게다가, 본 발명의 신규 접점을 만드는 공정은 간단하고 단지 종래의 장치만을 필요로 한다.
본 발명은 일부 바람직한 실시예에 대하여 설명되었다. 본 발명의 사상내에서 다양한 개량이 본 분야의 전문가에 의하여 이루어질 수 있을 것이다. 따라서, 본 발명의 개념은 하기의 청구범위에 의해서만 제한된다.

Claims (4)

1. p-형 텔루륨-함유 Ⅱ-Ⅵ 반도체 박막용 저항성 접점을 제조하는 방법에 있어서, p-형 텔루륨-함유 Ⅱ-Ⅵ 반도체 박막 상에 금속 접점-형성층으로서 1 내지 5nm의 두께를 가진 구리층을 상기 박막에 접착 전도성 접점을 형성하기에 층분하지만 상기 박막 전체에 걸쳐서 도판트 원자의 소오스로서 작용하기에는 층분하지 않은 두께로 부착시키는 단계 ; 나중에 부착될 층과 상기 박막을 분리시키기 위하여 상기 접점-형성층 위에 전도성 분리층을 부착시키는 단계 ; 및 외부 전도체를 상기 저항성 접점에 연결시키기 위하여, 상기 분리층상에 전도성 접속층을 부착시키는 단계를 포함하며, 상기 분리층으로서 최소한 50nm의 두께를 갖는 탄소층 또는 100nm이하의 두께를 갖는 니켈층을 사용하는 것을 특징으로 하는 p-형 텔루륨-함유Ⅱ-Ⅵ 반도체 박막용 저항성 접점을 제조하는 방법.
제 1 항에 있어서, 상기 접속층은 알루미늄층, 구리층 및 크롬층으로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 p-형 텔루륨-함유 Ⅱ-Ⅵ 반도체 박막용 저항성 접점을 제조하는 방법,
광기전 장치에 있어서, 광투과성 기판 ; 제 1 전극으로서 기판 상에 배치된 투명한 전도층 ; 제 1 전극 상에 배치된 제 1 반도체층 ; 상기 제 1 반도체와 광감응성 접합을 형성하도록, 상기 제 1 반도체 상에 배치된 p-형 텔루륨-함유 Ⅱ-Ⅵ 반도체 박막 ; 및 상기 박막과 접촉하며, 상기 박막에 접착 전도성 접점을 형성하기에 충분하지만 상기 박막 전체에 걸쳐서 도판트 원자의 소오스로서 작용하기에는 층분하지 않은 두께로 상기 박막 위에 금속 접점-형성층으로서 부착된 1 내지 5nm의 두께를 가진 구리층; 나중에 부착될 층과 상기 박막을 분리시키기 위하여 상기 접점-형성층 위에 부착된 전도성 분리층; 및 외부 전도체를 상기 저항성 접점에 연결시키기 위하여 상기 분리층 상에 부착된 전도성 접속층을 가지는 제 2 전극을 포함하며, 상기 박막은 텔루르화 카드뮴, 텔루르화 수은 카드뮴, 텔루르화 아연, 텔루르화 카드뮴 아연, 텔루르화 수은 아연 및 텔루르화 수은으로 구성된 그룹으로부터 선택되며, 상기 제 1 반도체는 n-형 황화 카드뮴을 포함하며, 상기 분리층은 최소한 50nm의 두께를 갖는 탄소층 또는 100nm이하의 두께를 갖는 니켈층 중 하나를 포함하는 것을 특징으로 하는 광기전 장치.
제 3 항에 있어서, 상기 접속층은 알루미늄층, 구리층 및 크롬층으로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 광기전 장치.
KR1019870015596A 1987-01-06 1987-12-31 P-형 텔루륨-함유 ii-vi 반도체 박막용 안정한 저항성 접점을 제조하는 방법 및 그 저항성 접점을 갖는 광기전 장치 Expired - Fee Related KR0143915B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US714 1979-01-03
US07/000,714 US4735662A (en) 1987-01-06 1987-01-06 Stable ohmic contacts to thin films of p-type tellurium-containing II-VI semiconductors
US000,714 1987-01-06

Publications (2)

Publication Number Publication Date
KR890011034A KR890011034A (ko) 1989-08-12
KR0143915B1 true KR0143915B1 (ko) 1998-08-17

Family

ID=21692710

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870015596A Expired - Fee Related KR0143915B1 (ko) 1987-01-06 1987-12-31 P-형 텔루륨-함유 ii-vi 반도체 박막용 안정한 저항성 접점을 제조하는 방법 및 그 저항성 접점을 갖는 광기전 장치

Country Status (10)

Country Link
US (1) US4735662A (ko)
EP (1) EP0274890B1 (ko)
JP (2) JPH02502589A (ko)
KR (1) KR0143915B1 (ko)
AU (1) AU598333B2 (ko)
BR (1) BR8800015A (ko)
CA (1) CA1288852C (ko)
DE (1) DE3751113T2 (ko)
ES (1) ES2069530T3 (ko)
MX (1) MX166509B (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5141564A (en) * 1988-05-03 1992-08-25 The Boeing Company Mixed ternary heterojunction solar cell
US5196918A (en) * 1989-08-28 1993-03-23 Sumitomo Electric Industries, Ltd. Integrated circuit device and method for manufacturing the same
CN1111840A (zh) * 1991-05-15 1995-11-15 明尼苏达州采矿制造公司 蓝-绿激光二极管的制造方法
US5404027A (en) * 1991-05-15 1995-04-04 Minnesota Mining & Manufacturing Compay Buried ridge II-VI laser diode
US5274269A (en) * 1991-05-15 1993-12-28 Minnesota Mining And Manufacturing Company Ohmic contact for p-type group II-IV compound semiconductors
US5291507A (en) * 1991-05-15 1994-03-01 Minnesota Mining And Manufacturing Company Blue-green laser diode
GB9123684D0 (en) * 1991-11-07 1992-01-02 Bp Solar Ltd Ohmic contacts
US5279678A (en) * 1992-01-13 1994-01-18 Photon Energy, Inc. Photovoltaic cell with thin CS layer
US5296384A (en) * 1992-07-21 1994-03-22 Santa Barbara Research Center Bake-stable HgCdTe photodetector and method for fabricating same
EP0635892B1 (en) * 1992-07-21 2002-06-26 Raytheon Company Bake-stable HgCdTe photodetector and method for fabricating same
JPH06302599A (ja) * 1993-04-13 1994-10-28 Toshiba Corp 半導体装置およびその製造方法
US5412242A (en) * 1993-04-14 1995-05-02 Yeda Research And Development Co., Ltd. Semiconductor device with p-n junction based on dopant profile in equilibrium with internal electric field created by this junction
US6043548A (en) * 1993-04-14 2000-03-28 Yeda Research And Development Co., Ltd. Semiconductor device with stabilized junction
US5477088A (en) * 1993-05-12 1995-12-19 Rockett; Angus A. Multi-phase back contacts for CIS solar cells
US5557146A (en) * 1993-07-14 1996-09-17 University Of South Florida Ohmic contact using binder paste with semiconductor material dispersed therein
IL110390A0 (en) * 1993-07-21 1994-10-21 Photon Energy Inc Method for making a photovoltaic device
US5785236A (en) * 1995-11-29 1998-07-28 Advanced Micro Devices, Inc. Advanced copper interconnect system that is compatible with existing IC wire bonding technology
US5998235A (en) * 1997-06-26 1999-12-07 Lockheed Martin Corporation Method of fabrication for mercury-based quaternary alloys of infrared sensitive materials
US6144039A (en) * 1998-05-19 2000-11-07 Hshieh; Fwu-Iuan Low melting pads for instant electrical connections
US8664030B2 (en) 1999-03-30 2014-03-04 Daniel Luch Collector grid and interconnect structures for photovoltaic arrays and modules
WO2002091483A2 (en) * 2001-05-08 2002-11-14 Bp Corporation North America Inc. Improved photovoltaic device
GB2397944B (en) * 2002-01-29 2004-12-22 Univ Sheffield Hallam Thin film photovoltaic devices and methods of making the same
DE10239845C1 (de) * 2002-08-29 2003-12-24 Day4 Energy Inc Elektrode für fotovoltaische Zellen, fotovoltaische Zelle und fotovoltaischer Modul
US20070144577A1 (en) * 2005-12-23 2007-06-28 Rubin George L Solar cell with physically separated distributed electrical contacts
JP4993916B2 (ja) * 2006-01-31 2012-08-08 昭和シェル石油株式会社 Ｉｎハンダ被覆銅箔リボン導線及びその接続方法
US7498508B2 (en) 2006-02-24 2009-03-03 Day4 Energy, Inc. High voltage solar cell and solar cell module
US8884155B2 (en) 2006-04-13 2014-11-11 Daniel Luch Collector grid and interconnect structures for photovoltaic arrays and modules
US8729385B2 (en) 2006-04-13 2014-05-20 Daniel Luch Collector grid and interconnect structures for photovoltaic arrays and modules
US9865758B2 (en) 2006-04-13 2018-01-09 Daniel Luch Collector grid and interconnect structures for photovoltaic arrays and modules
US9236512B2 (en) 2006-04-13 2016-01-12 Daniel Luch Collector grid and interconnect structures for photovoltaic arrays and modules
US9006563B2 (en) 2006-04-13 2015-04-14 Solannex, Inc. Collector grid and interconnect structures for photovoltaic arrays and modules
US8822810B2 (en) 2006-04-13 2014-09-02 Daniel Luch Collector grid and interconnect structures for photovoltaic arrays and modules
US20080092944A1 (en) * 2006-10-16 2008-04-24 Leonid Rubin Semiconductor structure and process for forming ohmic connections to a semiconductor structure
US20080290368A1 (en) * 2007-05-21 2008-11-27 Day4 Energy, Inc. Photovoltaic cell with shallow emitter
CN101884113B (zh) * 2007-12-11 2012-12-05 长青太阳能股份有限公司 具有细的指状物的光电板和电池及其制造方法
US20100275976A1 (en) * 2007-12-18 2010-11-04 Day4 Energy Inc. Photovoltaic module with edge access to pv strings, interconnection method, apparatus, and system
US7842534B2 (en) * 2008-04-02 2010-11-30 Sunlight Photonics Inc. Method for forming a compound semi-conductor thin-film
US8293568B2 (en) * 2008-07-28 2012-10-23 Day4 Energy Inc. Crystalline silicon PV cell with selective emitter produced with low temperature precision etch back and passivation process
US8187963B2 (en) 2010-05-24 2012-05-29 EncoreSolar, Inc. Method of forming back contact to a cadmium telluride solar cell
CN102347577B (zh) * 2010-07-27 2013-07-17 泰科电子(上海)有限公司 电连接系统和具有电连接系统的框架
US9159864B2 (en) 2013-07-25 2015-10-13 First Solar, Inc. Back contact paste with Te enrichment and copper doping control in thin film photovoltaic devices
DE102019205376B4 (de) * 2019-04-15 2024-10-10 Forschungszentrum Jülich Herstellen eines ohmschen Kontakts sowie elektronisches Bauelement mit ohmschem Kontakt
CN113782416B (zh) * 2021-09-13 2024-03-05 安徽光智科技有限公司 碲镉汞液相外延生长源衬底及其制备方法、碲镉汞液相外延生长方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4000508A (en) * 1975-07-17 1976-12-28 Honeywell Inc. Ohmic contacts to p-type mercury cadmium telluride
US4400244A (en) * 1976-06-08 1983-08-23 Monosolar, Inc. Photo-voltaic power generating means and methods
US4425194A (en) * 1976-06-08 1984-01-10 Monosolar, Inc. Photo-voltaic power generating means and methods
US4319069A (en) * 1980-07-25 1982-03-09 Eastman Kodak Company Semiconductor devices having improved low-resistance contacts to p-type CdTe, and method of preparation
US4524378A (en) * 1980-08-04 1985-06-18 Hughes Aircraft Company Anodizable metallic contacts to mercury cadmium telleride
US4388483A (en) * 1981-09-08 1983-06-14 Monosolar, Inc. Thin film heterojunction photovoltaic cells and methods of making the same
JPS5984579A (ja) * 1982-11-08 1984-05-16 Nippon Telegr & Teleph Corp <Ntt> シヨツトキ接合ゲ−ト形電界効果トランジスタ及びその製造方法
DE3328899C2 (de) * 1983-08-10 1985-07-11 Nukem Gmbh, 6450 Hanau Photovoltaische Zelle
US4456630A (en) * 1983-08-18 1984-06-26 Monosolar, Inc. Method of forming ohmic contacts
US4548681A (en) * 1984-02-03 1985-10-22 The Standard Oil Company (Ohio) Electrodeposition of thin film heterojunction photovoltaic devices that utilize Cd rich Hg1-x Cdx Te
US4680611A (en) * 1984-12-28 1987-07-14 Sohio Commercial Development Co. Multilayer ohmic contact for p-type semiconductor and method of making same
US4650921A (en) * 1985-10-24 1987-03-17 Atlantic Richfield Company Thin film cadmium telluride solar cell

Also Published As

Publication number Publication date
DE3751113D1 (de) 1995-04-06
US4735662A (en) 1988-04-05
JP2742416B2 (ja) 1998-04-22
AU598333B2 (en) 1990-06-21
JPS63252427A (ja) 1988-10-19
JPH02502589A (ja) 1990-08-16
KR890011034A (ko) 1989-08-12
MX166509B (es) 1993-01-13
ES2069530T3 (es) 1995-05-16
EP0274890B1 (en) 1995-03-01
AU1005788A (en) 1988-07-07
EP0274890A1 (en) 1988-07-20
DE3751113T2 (de) 1995-06-29
CA1288852C (en) 1991-09-10
BR8800015A (pt) 1988-08-02

Similar Documents

Publication Publication Date Title
KR0143915B1 (ko) P-형 텔루륨-함유 ii-vi 반도체 박막용 안정한 저항성 접점을 제조하는 방법 및 그 저항성 접점을 갖는 광기전 장치
EP0184298B1 (en) Thin film solar cell with thin cds and transparent window layer
US9054241B2 (en) Back contact electrodes for cadmium telluride photovoltaic cells
JPS59175165A (ja) 薄膜ヘテロ接合光起電力電池及びその製法
JPS61222181A (ja) 電流コレクタグリツドの製造方法及びそのための材料
JPS6231835B2 (ko)
EP0537730B1 (en) Solar cell
US5557146A (en) Ohmic contact using binder paste with semiconductor material dispersed therein
US4666569A (en) Method of making multilayer ohmic contact to thin film p-type II-VI semiconductor
GB2085657A (en) Photovoltaic solar cells
US4595791A (en) Thin-film photovoltaic devices incorporating current collector grid and method of making
CA1236224A (en) Multilayer ohmic contact for p-type semiconductor and method for making same
US4360702A (en) Copper oxide/N-silicon heterojunction photovoltaic device
US3721938A (en) Cadmium telluride devices with non-diffusing contacts
AU646773B2 (en) Photovoltaic element and method of forming the same
JPH0221664B2 (ko)
JPH0878355A (ja) 化合物半導体のオーミック電極及びその製造方法
US3806779A (en) Semiconductor device and method of making same
JPS5892282A (ja) 感光性部材
JP3077574B2 (ja) 光電変換素子
JPH0221663B2 (ko)
JP3314958B2 (ja) 半導体光エネルギー変換装置
JPH02148773A (ja) 光センサー
WO2003050875A2 (fr) Procede de realisation d&#39;un dispositif d&#39;imagerie
JPS58201379A (ja) 光電変換素子

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

PB0901 Examination by re-examination before a trial

St.27 status event code: A-6-3-E10-E12-rex-PB0901

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

St.27 status event code: A-3-4-F10-F13-rex-PB0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20030404

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20040414

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20040414

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000