[go: up one dir, main page]

JPS5984579A - シヨツトキ接合ゲ−ト形電界効果トランジスタ及びその製造方法 - Google Patents

シヨツトキ接合ゲ−ト形電界効果トランジスタ及びその製造方法

Info

Publication number
JPS5984579A
JPS5984579A JP57194581A JP19458182A JPS5984579A JP S5984579 A JPS5984579 A JP S5984579A JP 57194581 A JP57194581 A JP 57194581A JP 19458182 A JP19458182 A JP 19458182A JP S5984579 A JPS5984579 A JP S5984579A
Authority
JP
Japan
Prior art keywords
photoresist
schottky junction
drain
forming
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57194581A
Other languages
English (en)
Inventor
Masao Uchida
正夫 内田
Takayuki Sugata
孝之 菅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP57194581A priority Critical patent/JPS5984579A/ja
Publication of JPS5984579A publication Critical patent/JPS5984579A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311Gate electrodes for field-effect devices
    • H10D64/411Gate electrodes for field-effect devices for FETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/80FETs having rectifying junction gate electrodes
    • H10D30/87FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
    • H10D30/877FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET] having recessed gate electrodes

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (肢業上の利用分野) 本’ib 明t、’l:ショットキ接合ダート形電界効
呆l・ランシスタ及びその製造方法に関するものである
(従来技術) ンヨツI−キ按合ケート彫電界効果トランジスタ(以]
・h’ g ’rと略称する)を超尚周波、超畠速でW
υ作δ−しる場合、ケート電極は1μm以1のラフミク
ロンオーダのケート長が妾求芒れる。。
丑だ伝達コンタクタンス(gm )の低下全防ぐことを
目的として、ソース電極とゲート電極間の抵抗(i<6
 )の低減かQよ〃1ら1シ1おり、例えは第1図に示
すリセス構造、或は第2図、第3図にボさ7t、るn+
栴造か一服にとら71.ている。図において1は半絶縁
性GaAS 基板、2はn形GaA3層、3はn+Ga
As J=、4はソース電極、5はドレイン′ljj、
倭、7はケートンヨットギ接合形成金A’B (?Uえ
はNi ) f 7J<す。いずlしの構造に2いても
リセスなたはn+はケート電極喘に接近していることか
抵抗1℃S低減のだルノ効果的でおる。
し7J・シなから第1図1〜第3図の構造にお・いてゲ
ート長盆短4ti’i した場合、F E ’I”tl
、θte −電圧111−性の飽和領域においてドレイ
ンコンダクタン7(ga)の太古人か〃・ら才′しる。
ドレインコンタクタンスgdの増加はF E Tを瑠1
1す4器等に使用した場合、ケインの低−ト葡招き好ま
しくないものである。
第4図は、半絶縁性GaAs基板lにイオン注入により
キャリア濃K 3 X lu”cm−”  、  厚さ
 約1500久の11形GaAs層2ヶ形J或し、ソー
ス及びドレイン電極どなるべきメーム性接触電極である
ソース電極4とドレイン電極5を設り、リセス構造とす
るためケート′IL極部のn形GaASφ層忙エツチン
グにより深81OOOA 、 rl〕L、2μm、長さ
100 Pmの掘込外6を行い、ケート長Q、B pm
 。
ケート巾iooμ7nのゲート’tkj極7葡図の如く
・lE右非対称に形、J必した構造のFETである。
いま第4図に計い一〇1オーム仙千女月虫’Rs極4勿
ソース電極、5をドレイン電極とした場合のFET特性
を第5図にボす。VDはドレイン電圧。
IDVはドレイン電流ケ示す。
また第6凶は、第4図のオーム性接触電極5葡ソース電
極、4’ffドレイン電極に、即ちソース及びドレイン
′亀慎乞連接続にし7t楊合で、そのl鴫゛E ’r 
qqt性〒第7図にボす。
第5図、弔7図にケら7’Lるようにケート電極端りナ
ヤンネルの構造により、h゛1!l T 11!i性の
飽:411饋域におりるgd (電流−′電圧特性の傾
さ)に弄異か生しることがわかる。い1第4図において
ゲート市圧(Vg) ′+c一定とし、F E ’l”
特性の飽オ]1歓域にh・いてトレイン電圧(VD)葡
増加しIC場合、′電昇分布によシケート空乏層8のド
レイン′屯他側がドレイン′屯極方向に伸ひ易いか、第
6図の接^つLではケート空乏層のトレイン方向−\の
仰ひはイ!1m少で、ソース方向へ仰ひ易い。しかるV
(ドレイン飽イ1j電流(IDbs)tまゲート空乏1
9・ノートのナヤンネルj反う入部リコンタクタンスと
電昇に依イイーjる。従づで第4図の114竜では飽I
・領域に↓・い−C1Fレイン′喝圧■DのJl’i加
によるドレイン飽和゛屯Oit 1DssU)増加か、
空乏層のドレイン電極方向への伸びによるコンダクタン
スの低1によつで押えらrLgdiよ小でめるか、第6
図でtユコンダクタンスの低下が僅少なためID5Sは
増加し、即ちg(1の増大となる。
以上の簡明盆’tilt造的にみると、第4図及び第6
図に2いて図中にボした゛部分の厚さa 、 aoにつ
いて−か1に近いはどgdは小となる。ここで0 9 r;J:振…」空乏層を示す。しかじl〃)も第4
図の41う造に2いてもケート電圧(vg)を増加し空
乏の条件からはつ7tてくる。
(発明の目的) 不発り」は上記の欠点全改善するために提案されたもの
で、ショットキ按合形′屯界効朱トランジスタに2いて
ドレインコンダクタンスの、増大全防止ツーる。ことを
目的とするものでめる。
(発明の栴成) ここでい1、ao企−エ変としa。ocaでめnはVg
の全域にわIこつてヱ≦1の条件勿閥テこをかでll きる。HlIら本発明は第8図又は第9図に示す如ぐケ
ート空乏層の形状に段差をあたえることで具体化さlし
るものである。
前記の目的化達成りるため、木兄すJはケート′汁74
i町都のショットキ接仕向が、テヤンイ・ルの厚さ方向
にソース′屯極側で陳く、ドレイン電極間で浅い段走葡
イjするケート電極構造全特徴とし7こショットキ法会
ケート形篭界効果トジンジスタケう6明の匿旨と−jる
ものである。
さらに不発り」はケート′喝極郡のショットキ接合間か
チャン坏ルの厚さ方向にソース′11L極側で深く、ド
レイン′屯4似1則で浅いf貝余kkイfするケート′
電極4’i’+遺を牛′f徴としたショットキ」茨会ケ
ート形電界効釆トランジスタを発明の賃上とするもので
ある。
δらに本’tb !JJ Itまショットキ接合のビル
トイン市圧の商い生A・謁をソース′屯極側に、これと
連続してビルトイン市圧の低い金属tドレイン電極狽1
1にI′j已i白しだケート′1区極(汚造全特位とし
たショットキ法会ケート形電界効果ト2ンジスクを発明
の侠旨とするものである。
芒らに本発明は半絶縁性又は絶縁性基板上に半導体層を
形I戊し7ζウエノ・の主面上に、前記半導体層とオー
ム性接触をイコするソース電極及びドレイン電極勿形成
する工程と、前記ソース電極とドレイン電極間にストラ
イフ状の開口部全有するホトレジストを形成する工程と
、前記ホトレジストの開口部の半導体層上ソース電極側
で深く、ドレイン電極側で浅い段差又は傾斜状に掘込む
エイ4Iiと、前記ホトレジストの開口部を含めたレジ
スト全1mに金Mj k耐着する工程と、前記ホトレジ
スト全溶解し、前記ホトレジスト上の金kJ4 ’fc
除去する工程と金倉むこと全特徴としたショットキ接合
ゲート形電界効果トランジスタのfAA造力法盆発明の
賃旨とするものである。
姑らに本発明は半絶縁性基板又は絶縁性基板上に半導体
層を形J戊したウェハの土山1上に、前記半導体層とオ
ーム性慨触葡有するソース電極及びドレイン電極全形成
する工程と、Djj記ソース電極とドレイン′亀他聞に
ストライプ林の開口都留イ〕するホトレンス)?r形成
フーる工程と、200〜400C1/J温度域の熱処理
でショットキ接合面の位11−tが変化しない金kf4
k、前を己ホトレゾストIjijL1部千専体ノ曽すソ
ース′屯極It(IIがMi+記ホトレジスト開ト」都
11111壁により陰となシ、ドレイン電極側のみにA
iJ記金A・」4孕附漕せしめる方向及び角度乞・もつ
で斜め蒸府する工程と、200〜400℃の温度域の熱
処理でショットギ接会血が半導体内1年に移行する金机
葡、011配ホトレジストυi」日部の41導体旭の少
くとも蕗出部分を被核せしめる方向及び角1ffi弦も
って蒸11する上桟と、ホトレゾストヲ浴)+Vし、前
古己ホトレジスト」二のすべての金J’+iを除去フ”
る工程と、200〜400’C(D温度域で熱処理をす
る工程と葡含も・ことを’14−徴としたンヨツトキ接
合ケート形電界効果トシンジスタのN迫力を去奮光りJ
の吸上とするものでわる。
aらに木兄1夕」は半絶縁性基板又v、L杷1.イ、1
クト基板」二に生竹・俸)曽を形J戊したワエノ・の王
on上に、前i他生2、・Ifl、層とメーム性接触を
有するソース電極及びドレイン′屯極會形J戊する工程
と、前記ソース゛電極とドレイン電イリ伺111にスト
ライブ状の開口IB 7.イJするホ]・レジスト7c
形成する工程と、ショットキ嵌合のビルトイン電圧の低
い金病を、前り己ポトレジストレ10」部半碑体層のソ
ース電極側がijU配ポトレシスト開口部側壁により陰
となり、トレイン′屯悼fillのφに前記金b)を附
之百せしめる方向及び角度をもって斜め蒸尤するエイ呈
と、ショツ[・キ接合のヒルトイン′電圧が=iJ記4
= A’J+ 1り向い金ス・」4鞘、前記ホトレジス
) 1jij1部の十縛体層の少くともbh山部分を被
接ぜしめゐ方向及び角度裟もって蒸χfする工程と、ホ
)・レンスト缶γ行屓し、1lllN己ホトレゾスト」
二のすべての金属基を除去する二I−程と?含むこと乞
q’(を徴としたショットキ接合ケート形屯界幼呆トシ
ンジスクの製造方法を発明の歎旨とするものでるる。
次VC木兄明の実施例を麟句図111+について・説明
する。なお・、芙ん例は一つの例ボ1めって、木兄ψ」
のlrg神?逸1況しない範囲内で、独々の変更あるい
は救民全行いうることは呂う丑でもない。
実施例 dj to 図&j’、半杷縁9 GaAs基板1−1
. FIX p、1.、41」I成長ニヨリキャリア碌
32.2 X 10”>+−’ 、 )”J−3200
OAのn形GaA31曽2缶エピタキシャル成長もせグ
こウエハン〔用い、上記n形GaA3上VC:A−−ム
性接1’+:L ’cもつ)こソース′I−IL4ケ〕
及びドレイン′14元(かメ5ヶAll / にe /
 N i鞘用い既知の方法でルJ或する。
(、X vc、第11図に7F、丁ことくケート′「1
臂44廖となるべき117.11J、にレジスト厚さ1
.2μn7−仁、11J1μIn 、長さ5011mの
ストライプ状のし1」口部ケもつ7こ71= ) Vシ
スト」0間品名(AZ −1470)佑j詰、矢11の
ノJ法で形)反し、入床i 7J」30度の斜め方向よ
りレジメ) 1jr11−1都のII形GaAs 、I
W 2のソース’j、tL4Hjl(’f了りのbit
 ’yj’、(fJ 3(10Aイオンζ−リングによ
りうA11込4・し:カーλU\11と4北、9書(ミ
ーリングIIcよるクメー715イノの1!、1−ム奴
ひチャ/ネルの厚もNra ’3暦のたMlイ?J70
0Å/7ζカルエツブーク1ゴ9゜次にケート′i紅4
1y(のショットキ」l(侶促ノ14ノ戊り゛る金林1
7としてNlt約200k、災に’l’i 12 %約
1000^、Au 13 k 5000人連fl+7じ
7is  ノ11 °j /)o、 Au Qよ ケ 
−  ト ′iI +x  の メ タ ル 旧人(冗
 7.(ト1t−J :b I−」的のもo−C2h 
9 、’L’lはI’Ji 、 Au1i?Iの〕くツ
ファのイ支目に丁4)金加コである。(第12区1俊1
tj )仄にホトレジ?、1・勿アセt〉T (’u 
)!j L 、月ミドレジスト上の丁′\ての’、& 
hh (!−除去(リフトメフジしてケート電極音形成
1−る。(第131Δつ第14図11tl以」二の上程
娑刺−で表作じ/ζP’ E Tの7h1臼己7jL乃
く1゜ゲート巾−50μ7N、ケート我10m(ホトレ
ジス]・開口部寸法)でめるか、キ^′1ノアの走何に
対する火幼ケート長は’l”J O,6pmでりる。 
4口4 し9 は」二り已の イ1b ぶなの 1仔1
’=L、  ’ts:  /J<  L、  第1ξ)
凶は第13図に衣小したソースrt!、QJ< Sとト
レイン′1わ。
41九り介゛逆にゴ友計几し/こ」易合の斗!t1」−
cわる。
−Jこ:施1少1」(2) 第16財1〜第21図は小党ゆ」の他の火〃1tψ1」
てりめ。
第16図にあ・い′℃、1は半記様性GaAs基板でめ
り、2は気A1) IIQ、 J<によリエビタキ7ヤ
ル成長さ−1したA−ヤリアYJIL 4.1 xio
 tjn  、厚さYノ120OAの11形GaAs僧
t 7.+ 6゜n形GaAs )’isl 2上Vこ
メーーム性嵌朋7もったソース71a−極4及びトレイ
ノ’rlj 4J% 5”rs: ALL/ Ge /
 Ni t、1用い、水累坏囲気甲−C450℃で3υ
秒熱処理ケ施して形J戎すゐ。
?Kに第17図に不ブことく、ケート′屯極となるべさ
位1i′i、にレジスト厚−J 1.2μn1で、II
J t pm 、 E+δ50μm(1)ストライプ状
の開口部?もったホトレジストAZ1470(間品名)
 10を既知の方法で形成する。
7欠K J二目已しジスト仇10都のn形GaA37會
をエツナンクによf)fJ300 A ’+AI’、込
み、リセス構造と1′ゐと共にチャンネルの厚名詞整勿
行9゜次に第18図りこと(ドレイン電極力向へ20度
の角度娑もって’r1147f:厚さ約600^斜め蒸
漸する。
仄に第19図のごとく垂直方向よりNi 7を300蒸
泊する。
仄V(ホトレジストtアセトンで醗ルトし、ホトレジス
ト上のタベての金A・為を除去しゲート電極を形J戊り
る(第20図)。
欠に1−12雰囲気中で300℃、10分間の熱処理ケ
行う。この熱処理によff 、Ni 7はn形GaAs
中に入り、ショットキ接合面は沈−トする。(この(−
とは−j技に知らrL’t:l、−リ、例えは特願昭5
4−〇 4642 B 、 l GaAs ンヨツトキ
バリアゲート電界効果トランジスタの製法」にも述べ1
めるう。
−刀Ti 14 kショットキ接会用金糾とした部分t
よ上記熱処理条件でその接合面は震動しない。その結釆
、ケート1「トのショット−?接合面は第21図のlu
 <ソース電極側で深く、ドレイン電極側で浅い段差t
もった形状となる。
上記の実施例の説明において、熱処理によショットキ接
合面か沈]:する、ずなわbショットキ接合面の位置か
震動するI科としてNi?]l−用いたが、NiQ外に
200℃〜400℃の熱処理によりショットキ接合面の
位置が震動する相科としてCr 、 ptなどケ用いる
ことができる。また熱処理によりショットキ接合面か震
動しない拐料としてTik用いたが、TiQ外に200
℃〜400℃の熱処理によりショットキ接合面の位置が
変動しない材料とし−U At 、 W 、 Moなと
盆用いることができる。
向熱処理栄件の下限として200℃と定めたのは、20
0℃未渦の熱処理で接合m1か影響さ扛る拐料では、T
&用時にトランジスタ自体の発熱により接合面か影響さ
れるので実用上野゛よしくないからである。又熱処理宋
件の上限としt400℃と定め1cのtよ、トランジス
タの製造工4呈中、ソース及びドレインのオーミック接
触【形成するために、450℃の熱処理か行われるので
、これより飼い温度の熱処理は好′ましくないので、実
用上400℃勿採用したものである。
第22図tま本発明の実施例(2)によって製作された
シ゛ETの特性である。グー)rl]&よ50μm、見
掛けのケート長= l pm 、実効ケート長た0、4
μmである。1だ第23図は第21図にあ・けるソース
電極とドレイン屯極忙述に接続した場合の特性でめる。
なJJ・、本実に4例の第20図に2いて全編7をショ
ットキ仮台のヒルトイン電用の商い金騙(例えtよPt
)とし、更に金134147f:ビルトイン筆圧の低い
金縞(例えは1\40 、 W )にすることにより、
特に熱処理ケイJ′fLゎラ−とも、即ちショットキ接
合面が同−半面上にめつ;Cも空乏層の形状が、第8図
或Qよ第9図に示し7こソース電極側で体く、ドレイン
電極側で浅い段走状となり同様効釆奮得ることができる
また第24図は本発明のり′−ト電極構造の他の変形で
必って、ゲート電極部にソース電極側で深い傾斜葡もっ
た掘込み金行い、その傾斜角r不発り」の主旨にそった
グーl−空乏層の形状をあたえる角度にすることにより
、前記実施例と同様効果を得ることができる。
さらにlだ、以上の説明では望乏層の形状を1段の段差
としたが、多板であってもよい。したし抄成にすること
は工程か複雑となり、特にそれによるオリ点はない。
(発明の効果) 以上説明したように、本発明のゲート電極(H造によれ
は、R8低減に有スθなリセス構造、或はn+構造乞・
もち、且つ短ゲート長のF E T tic h−いて
q″f性の全域にわたってドレインコンダクタンスが零
に近い、兄全飽第11形のI’ E T ?!−得るこ
とができる。
49図面v17rj 4tな祝用 第1図乃至第3財1tよ従来構造のFET困1血図、第
4区1tま従来構造のie’ E i’動作奮1況明す
^F ET 1.lr un図、第5図eよ第4図構造
のF E i’ Q性図、第6図は梃米楢造の1−’ 
E T動作勿胱ψ」するFET助囲図、第7図は第6図
構造の1噌’ E T特性図、第8図、第9図tよ本発
明のゲート電極構造を祝用するF ET断面図、第用図
乃至第13図は本発明の実施例(IJのゲート電極?f
’f輩の製造工程を示ず上ET断「1」図、第14図、
紀15図は本発明の実施例(1ンのP″F ’1’ 1
時a1メ1、第16図乃至第21図は本発明の実施例(
2)のクー)%L極(IJ7造の製輩工程奮i<1FE
T断W1図、第22図、第2:づ図は本発明の実)Ji
b例(2)のF E i’ il心性図、第24図は本
発明の他りケート電極栴造葡i兄ツ」りるP′ET断向
図葡示す。
■・・・・・・半絶縁性GaAs基板、2・・・・・・
n形GaAsノ114.3・・・・・・11  tJa
As層、4・・・・・・ソース電極、5・・・・・ドレ
イン電極、6・・・・・・n形GaA3 j曽の掘込み
部分、7・・・・・・ケートショソトギ接合形成金楓(
Ni)、8・・・・・・グートドれ14犯]の空乏j曽
、9・・・・・・衣inn q2層、IO・・・・・・
ホトレジスト、11・・・・・・ケート電極部の据込み
(イオンミーリンク)、12・・・・・・フート′由、
極金稙(’ll’i)、13・・・・・・ゲート電極部
4*4(Au ) 、l<・・・・・・ケートショット
キ接合形成金部(Ti)。
特許出願人 日本電佃電詰公社 第1図 第2図 第3図 第4図 第5図 Vo(V) 第6図 6 第7図 Vo(V) 第8図 第9図 8 第14図 第15図 Vo(V) 第16図 第17図 第18図 第19図 第21図 14

Claims (1)

  1. 【特許請求の範囲】 (1〕  ケート電極部のショットキ接合面が、ナヤン
    ネルの浮さ方向にソース電極側で深く1.ドレイン電極
    側で浅い段差ケ有′Tるゲート電極(1す造葡特徴とし
    たショットキ接置ケート形奄界効果トランジスタ。 (2)ケート電極部のショットキ接合向がナヤンネルの
    J!7さ方向にソース′屯極側で深く、ドレイン電極側
    で浅い1頃斜葡街するグートロi、4蛎(14造を特徴
    としたショットギ接合ケート形ηL界効果トランジスタ
    。 にリ ショットキ接合のヒルトイン電圧の篩い金鵬葡ソ
    ース′畦他側に、こjLと連続してビルトイン屯圧の低
    い金kJ!’(Lニドレイン電極側に配置+(t した
    ケートig、極栴造忙符徴としたショットキ接合ゲート
    形′亀昇効米1ランジスタ。 (4ノ  半絶縁性又は絶縁性基板上に半棉体層會形成
    したウェハの主面上に、前記半畳体層とオーム性接触會
    有するソース電極及びドレイン電極音形成する工程と、 前記ソース′航極とドレイン電極間にストライフ状の開
    口部kMするホトレジス) 7a−形成する工程と、 前記ホトレジストの開口部の半合体層ケ−ト電極部で深
    く、ドレイン電極側で浅い段差又tよ傾斜状に掘込む工
    程と、 杯1配ホトレジストの開口部留金めたレジスト全面に金
    属を附堝・する工程と、 +Y+JH己ホトレジストを浴解し、前日己ホトレジス
    ト上の金属を除去する工程と奮含むことを特徴としたシ
    ョットキ接合ゲート形奄界効米ト2ンジスタの製造力を
    人。 (5)半納縁切基板又は絶縁性基板上に半導体層音形成
    したウェハの主面上に、前記半導体層とオーム性接触紮
    有するソース電極及びドレイン電極音形成する工程と、 前記ソース電極とドレイン’「;、’ 4rfx間にス
    トライフ1人の開口%LIS忙菊するホトレジストを形
    ツノにする±4ノ虻と、 200〜400℃のtw rx域の熱処理でショットキ
    接合1川の位置が変化しない金属音、前記ホトレジスト
    1計j口台i半専1本層のソース電極組11が存」i己
    ボトレジスト開目部側壁により陰となり、ドレイン’f
    l、’ 4蛎側のりへに削記金楓盆附看セ”しめる方向
    及び角度l:もつで斜め蒸宥する工程と、 200〜400℃の1hA度域の熱処理でショットキ接
    会面か半棉俸1ノ1部に移行する金Ass k 、前日
    己ホトレジストυi]1」部の半導体層の少くともJl
    ’f’r出部分葡被山部しめる方向及び角度化もつで蒸
    スーする」−イ1i と 、 ホトレシス)k溶用)トシ、前i己ホトレジスト上のj
    −べ′t、(1)金JIJ4′?f:除去する」−栓と
    、200〜400Cの温度域で熱処理する工程とケ宮わ
    ・こと忙慣徴としたショットキ接合ゲート形電界効朱ト
    ランジスタの製造方法。 (G’l  半絶縁11基板又なよ絶縁性基板上に半4
    を体層盆形l戎したウェハの主1111上に、01J記
    半轡体層とオーム性接触・記・イiターるソース′tj
    h偉及O・ドレイン1株極を形成する工程と、 口iJ H己ソース亀4甑とドレイン′巾:4曳間にス
    トライフ′状の開口部k /#Ejるホトレジストを形
    成する工程と、 ショットキ接合のビルトイン電圧の低い全極r1前配ホ
    トレジスト開口部半尋体j曽のソース′電極側か前り己
    ホトンジスト開口部側壁により陰となシ、ドレイン電極
    側のみに前記金属を1iPlkせしめる方向及び角度t
    もって斜め蒸着する工程と、ショットキ接合のビルトイ
    ン′電圧が前記金緬より高い全編t、前記ホトレジスト
    開口部の半導体層の少くとも露出部分ケ級憶せしめる方
    向及び角度をもって蒸着する工程と、 ポトレジストヲ浴がトシ、前記ホトレジスト上の)゛べ
    ての金、hJ4 k除去するエイ呈と勿言むこと盆特徴
    としたショットキ接合ケート形′ロI:昇効釆トランジ
    スタの製造方法。
JP57194581A 1982-11-08 1982-11-08 シヨツトキ接合ゲ−ト形電界効果トランジスタ及びその製造方法 Pending JPS5984579A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57194581A JPS5984579A (ja) 1982-11-08 1982-11-08 シヨツトキ接合ゲ−ト形電界効果トランジスタ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57194581A JPS5984579A (ja) 1982-11-08 1982-11-08 シヨツトキ接合ゲ−ト形電界効果トランジスタ及びその製造方法

Publications (1)

Publication Number Publication Date
JPS5984579A true JPS5984579A (ja) 1984-05-16

Family

ID=16326919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57194581A Pending JPS5984579A (ja) 1982-11-08 1982-11-08 シヨツトキ接合ゲ−ト形電界効果トランジスタ及びその製造方法

Country Status (1)

Country Link
JP (1) JPS5984579A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63252427A (ja) * 1987-01-06 1988-10-19 ザ スタンダード オイル カンパニー P型のテルル含有2−6半導体の薄いフィルムに対する安定オーミック接点
JP2007201409A (ja) * 2006-01-23 2007-08-09 Hynix Semiconductor Inc 半導体素子及びその形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63252427A (ja) * 1987-01-06 1988-10-19 ザ スタンダード オイル カンパニー P型のテルル含有2−6半導体の薄いフィルムに対する安定オーミック接点
JP2007201409A (ja) * 2006-01-23 2007-08-09 Hynix Semiconductor Inc 半導体素子及びその形成方法

Similar Documents

Publication Publication Date Title
FR2890489B1 (fr) Procede de fabrication d'une heterostructure de type semi-conducteur sur isolant
JPS61174776A (ja) ヘテロ接合電界効果トランジスタ
JPS5984579A (ja) シヨツトキ接合ゲ−ト形電界効果トランジスタ及びその製造方法
JPS60134481A (ja) 半導体装置
JPS6012775A (ja) 電界効果トランジスタ
JPS5976478A (ja) 電界効果トランジスタ及びその製法
JPS6037781A (ja) 電界効果型トランジスタの駆動方法
JPS599973A (ja) 半導体集積回路装置
JPS58164269A (ja) 電界効果半導体装置
JPS6298674A (ja) 砒化ガリウム半導体装置
JPS63208275A (ja) 電界効果型トランジスタ
JPS6181671A (ja) 化合物半導体装置
JPH04216636A (ja) Iii−v族化合物半導体集積回路用基板
JPS6293989A (ja) ホ−ル素子
JPS5893378A (ja) 半導体装置の製造方法
JPS63132478A (ja) 表面超格子mis型fet
JPH05211179A (ja) 半導体装置
JPH04179271A (ja) 半導体装置及びその製造方法
KR910007126A (ko) 매립형 저항성 접촉의 형성방법
JPS60235477A (ja) 接合ゲ−ト形電界効果トランジスタ
JPS52128078A (en) Manufacture of field effect transistor
JPH03109725A (ja) 半導体装置の製造方法
JPS54162973A (en) Manufacture of schottky junction-type field effect transistor
JPS60115267A (ja) 半導体装置
JPS56157067A (en) Semiconductor device