KR0142170B1

KR0142170B1 - 디지틀신호의 주파수특성을 제어하여 디지틀신호를 기록하는 장치

Info

Publication number: KR0142170B1
Application number: KR1019930021273A
Authority: KR
Inventors: 신지 하마이; 마사오 오카베; 이스노리 카와카미
Original assignee: 모리시타 요이찌; 마쯔시다덴기산교 가부시기가이샤
Priority date: 1992-10-16
Filing date: 1993-10-14
Publication date: 1998-07-15
Also published as: EP0593173A3; EP0593173A2; DE69322054T2; US5825567A; DE69322054D1; US6118930A; EP0593173B1; KR940009954A; US5579182A

Abstract

입력데이터계열의 m비트마다 1개의 비트를 삽입함에 의해 인터리브된 NRZI에 의해 변조할때에, 삽입되는 비트의 극성(0 또는 1)에 의해 변경되는 비트행의 주파수 특성을 비교하고, 소정의 주파수 특성에 가까운 비트행을 출력계열로서 선택하고,따라서 디지틀신호의 주파수특성을 제어하여 기록을 행한다.

Description

디지틀 신호의 주파수특성을 제어하여 디지틀 신호를 기록하는 장치

제 1도는 본 발명의 실시예에 의한 블록도

제 2도는 인터리브된 NRZI변조의 설명도

제 3도는 비트추출회로 (2)의 블록도

제 4도는 프리코더 (3a),(3b)의 블록도

제 5도는 실시예의 다른 구성의 블록도

제 6도는 반전회로의 블록도

제 7도는 출력선택회로 (5)의 블록도

제 8도는 프리코더 (14)의 블록도

제 9도는 실시예의 다른 구성의 블록도

제 10도는 비트추출회로 (19)의 블록도

제 11도는 출력선택회로 (20)의 블록도

제 12도는 비트추출회로 (19)의 다른 구성의 블록도

제 13도는 비트분할회로 (24)의 블록도

제 14도는 판정회로 (4)의 블록도

제 15도는 IIR형 디지틀필터의 블록도

제 16도는 디지틀필터(26),(27)의 블록도

제 17도는 디지틀필터(26),(27)의 다른 구성의 블록도

제 18도는 대표값발생회로 (38a),(38b)의 블록도

제 19도는 디지틀필터(26),(27)의 다른 구성의 블록도

제 20도는 디지틀필터의 주파수특성도

제 21도는 디지틀필터의 주파수특성도

제 22도는 기록신호의 주파수특성도

제 23도는 트랙패턴도

* 도면의 주요부분에 대한 부호의 설명

1: A/D변환기 2,19: 비트추출회로

3a,3b,14,18: 프리코더 4: 판정회로

5,20:출력선택회로 6:기록증폭기

7:기록헤드 8:자기테이프

9:시프트레지스터 10,17,23:EXOR

11: 반전회로 12:반전소자

13,16,22,25,32,34,34a,34b,39,39a,39b,40,43,44a,44b:지연회로

15:스위치 24:비트분할회로

26,27:디지틀필터 29: 비교회로

25a,25b,28a,28b,30,33a,33b,36a,36b,41:가산기

31,31a,31b:승산기 35a,35b 절대치회로

37a,37b,42:레지스터 38a,38b:대표값발생회로

본 발명은 디지틀비디오카세트레코더(VCR)와 같은 디지틀신호를 기록하는

기록장치에 관한 것이다. VCR과 같은 자기기록장치에서는, 재생시에, 헤드가 트랙을 벗어나기 때문에, 헤드출력이 저하되고 오차가 증가하기 때문에 정확한 화면을 재생할 수 없다.따라서, 헤드가 목표의 트랙을 정확하게 추적하는 것이 중요하다. 즉 헤드가트랙킹을 유지하는 것이 중요하다. 가정용디지틀 VCR에서는, 특히, 장기간 기록을행하기 위하여 트랙이 협소하여야 하는 것과, 보다 정확하게 헤드의 트래킹을 유지하는 것이 요구된다.

트랙으로부터 헤드의 편차를 검출하기 위한 수단으로서, 트랙사이의 파일럿신호를 이용하여, 선행트랙과 후행트랙으로부터 파일럿신호의 크로스토크를 비교하고,헤드트랙이 선행하는 쪽에서 벗어났는지 후행하는 쪽에서 벗어났는지를 검출한다.

상기 목적을 위한 기록신호를, 제 22도에 도시한 바와 같은 3개의 패턴 (F0),(F1),(F2)의 주파수특성을 가지도록 기록할때에, 변조한다. F0패턴에서는, 주파수(f₁),(f₂)는 주파수성분의 작은 부분, 즉 노치(notch)부를 가진다. F1패턴에서는, 주파수 (f₁)는 주파수성분이 많은 부분, 즉 파일럿신호를 가지고, 주파수(f₂₎는 노치부를 가진다. F2패턴에서는, 주파수(f₁)는 노치부를 가지고 주파수(f₂)는 파일럿신호를 가진다.

기록신호는, 제 23도에 도시한 바와 같이 F0, F1, F0, F2의 순서로 기록하도록,변조된다. F0패턴의 재생시에, 인접한 트랙의 F1, F2패턴으로부터의 파일럿신호의크로스토크에 의해서 f₁과 f₂의 주파수성분에 피크치가 발생한다. 헤드가 F0패턴의 중심으로부터 벗어나서 F1패턴쪽으로 이동할때에, F1패턴으로부터의 파일럿신호의 크로스토크는 F2패턴으로부터의 크로스토크보다 크고, 따라서 재생신호의f₁의 주파수성분은 증가하고, f₂의 주파수성분은 감소한다. 따라서, F0패턴의재생신호의f₁, f₂의 주파수성분을 비교함으로써, 헤드트래킹의 편차를 검출 할 수있고, 따라서 정확한 트랙킹을 실현할 수 있다.

지금까지, 이와같은 F0, F1, F2의 패턴은 기록하는 2치계열에서 0과 1의연결을 제어함으로써 형성된다. 이방법에 대해서 이하 설명한다. 우선, 입력 데이터는 m비트마다(m은 우수)분할되고, m비트의 선두에 0비트를 부가해서프리코더(precoder)에 입력함으로써 인터리브된 NRZI(interleavedNRZI)에 의해 변조된다. 마찬가지로, 입력데이터의 m비트의 선두에 1비트를부가해서 프리코더에 입력함으로써 인터리브된 NRZI에 의해 변조된다. 프리코더의

특성을 공식(1)로 나타내고, 복호시에 공지된 부분응답의 검출을 위하여 이용되고,특히 십입된 비트의 극성이 반전될때에, 극성의 반전이 공식(1)에 나타난 바와 같이 전파되고,삽입된 극성의 변화에 의해 주파수 특성의 변화를 증가시킨다.

삽입된 0또는 1의 비트를 이제부터 스페셜비트(SB:special bit)로 칭한다.

f_K= g_K+ f_K-2(+는 배타적 논리합) ....... (1)

여기서,{g_k}는 프리코더입력데이터계열이고,{f_k}는 프리코더출력데이터계열이다. 프리코더출력의 주파수 성분을 추출하고, SB가 0일때의 프리코더출력과 SB가 1일때의 프리코더출력사이에 주파수성분을 비교하고 소정의 주파수특성에 근접한 프리코더출력을 기록장치의 출력으로 사용함으로써,소정의 주파수특성을 가지는 출력데이터계열을 얻는다.

제2도는 m=10, SB A에서 인터리브된 NRZI에 의한 입력데이터계열과 출력데이터계열을 도시한 것이다. SB A의 극성이 반전되기 때문에, SB A의 다음의 제2비트의 극성이 공식(1)에 따라서 반전된다. SB A의 다음의 제2비트의 극성을 반전함으로써, SB A의 다음의 제2비트의 극성이 반전된다. 이와같은 방식으로, SB A의 극성이 반전됨으로써, SB A로부터 계수되는 기수의 비트마다 극성이 반전된다. 상기반전은, SB A로부터의 기수의 비트가 신규한 SB 즉 SB C로 될때까지, 계속된다. 즉, 특정한 SB의 극성이 반전됨으로써, 상기 SB로부터 계수되는 기수비트의 극성이 m회 반전된다. (m+1)계수의 비트는 신규한 SB C이고, 이 반전은 전파되지 않는다. SB A가 반전됨으로써 반전된 비트들은 블릿마크(●)로 표시된 m+1비트이다.

이와같이 인터리브된 NRZI와 SB극성의 변화의 전파에 의해서 SB극성의 변화에 의한 주파수 특성의 변화가 증가된다.

종래에는, m비트에 SB로서 0을 부가해서 인터리브된 NRZI변조에 의한 m+1비트의 비트행과 m비트에 SB로서 1을 부가해서 인터리브된 NRZI변조에 의한 m+1비트의 비트행 사이에서 주파수 성분을 비교하였고, 소정의 주파수의 주파수 성분에 보다 근접한 m+1비트를 기록함으로써, 기록신호의 소정의 주파수 성분을 제어하였다. 주파수 성분을 추출하는 수단으로서 푸리에 변환을 사용하였다.

본 발명의 주목적은,m비트마다 1비트를 삽입하어 인터리브된 NRZI에 의해 변조할때에, 삽입되는 비트를 변경함에 따라 극성을 반전하는 비트의 주파수특성의 변화에 따라서 삽입되는 SB의 극성을 반전함으로써 디지틀신호의 주파수 특성을 제어하는 회로를 단순화회로(소규모의 회로)에 의해 실현하는데 있다.

상기목적을 달성하기 위하여, 본 발명은, 입력데이터계열의 m비트(m은 2이상의 우수)마다 1비트의 0을 부가해서 인터리브된 NRZI변조에 의해서 얻은 비트의 제1계열과 입력데이터계열의 m비트마다 1비트의 1을 부가해서 인터리브된 NRZI변조에 의해서 얻은 비트의 제 2계열의 반전된 m+1비트를 추출하는 비트추출수단과, 상기 비트추출수단의 적어도 2개의 특정한 주파수성분을 추출하는 주파수성분추출수단과, 주파수성분의 크기에 따라서 출력비트계열을 생성하는 출력선택수단 및 자기테이프에 출력비트계열을 기록하는 기록수단을 구비한 기록장치를 제공한다.

제 2도는 인터리브된 NRZI변조에 의한, 입력 데이터계열과 프리코더의 출력계열사이의 관계를 도시한다. 입력데이터계열의 m비트마다, SB가 1비트삽입된다.

프리코더에 의해서, 입력데이터계열은 공식(1)에 따라서 프리코드된다. 따라서, SB의 극성이 반전될때에, SB로 부터 계수되는 기수비트는 반전된다. SB A의 극성이 반전될때에, SB A 로부터의 기수비트는 반전되지만 SB C이후의 비트는 SB C에의해 결정되고, SB A에 의한 SB A이후의 비트의 극성은 제 2도의 프리코더출력계열에서 블 릿마크(●)로 표시된 m+1비트에만 영향을 준다. 서클마크(○)로 표시된 비트는 SB A의 극성에 의존하지 않는다.

종래에는, SB로부터 개시하는 m+1비트의 단위로서, 주파수 성분을 추출하여 SB를 결정하였다. 이 방법에 따르면, SB A의 극성이 반전될때에, 노티스(noticl)되는 m+1비트중에서, 블릿마크로 표시된 m/2+1비트의 극성은 반전되지만, 서클마크로 표시된 m/2비트의 극성은 반전되지 않는다. 즉, m/2비트는 SB A의 극성에 의해 반전되지 않은 고정비트이다. 상기 고정된 비트의 존재에 의해서 SB의 반전에 의한 주파수성분의 변화는 저해되고 소정의 주파수 특성을 가지는 비트행을 얻기 위한 것을 방해한다. 다음의 워드에서 m/2비트에서, SB A의 극성의 반전에 의해 극성이 반전된 비트가 있지만, 이 구간은 주파수성분의 계산에 고려되지 않는다. 따라서, 주파수성분의 계산은, SB와 이 SB에 영향을 주는 비트에 대해서만 행함으로써, SB의 극성변환에 의한 주파수특성의 변화를 증가시킬 수 있고, 따라서 특성이양호한 노치 또는 파일럿을 생성할 수 있다.

이것은 프리코드계열에서 추출된 SB에 의해서 영향을 받는 비트를 추출하는 것이지만, 프리코드된 계열이나 입력데이터계열로부터 예비적으로 SB에 의해 영향을 받는 비트를 추출하여 선택된 비트행을 또한 프리코드할 수 있다.

제 2도에서 블릿마크로 표시된 비트의 주파수성분을 계산함으로써, 주파수성분을 계산한 비트의 수는 m+1비트이고, 이것은 종래의 기술과 동일하고, 주파수성분계산의 회로규모는 변화하지 않는다. 또한 SB의 반전에 의해서, 주파수성분추출에 사용한 모든 비트는 반전되고, 따라서 SB가 1일때에 프리코드된 데이터는, SB가 1일때에 프리코드된 데이터를 변환함으로써, 결정될 수 있고, SB가 0일때와 SB가 1일때에 모두 프리코드된 데이터를 결정할 필요가 없기때문에, 회로 규모를 한층더 삭감할 수 있다.

본 발명의 실시예에 대하여 첨부된 도면을 참조하면서 이하 설명한다. 제 1도는 본 발명의 실시예에 의한 블록도이다. 제 1도에서, (1)은 A/D변환기이고, (2)는 비트추출회로이고, (3a), (3b)는 프리코더이고, (4)는 판정회로이고, (5)는 출력선택회로이고, (6)은 기록증폭기이고, (7)은 기록헤드이고, (8)은 자기 테이프이다. 입력비디오신호는 A/D변환기(1)에서 샘플링되어, 양자화되고, 디지틀비트계열 ｛e_K｝로 변환된다. 이 비트행은 m비트마다 분할되고, SB 는 분할된 비트사이에 삽입되어 인터리브된 NRZI 변조를 행하고, 기록될 비트계열｛d_K｝을 얻고, 또한 특정한 SB를 판정하기 위하여 비트추출회로 (2)에서 상기 SB를 노티스(notice)함으로써, A/D변환기(1)의 출력비트 계열중 노티스의 SB를 삽입한 장소로부터 다음의 m비트중 m/2의 우수비트와 다음의 m비트출력중 m/2의 기수비트를 프리코더(3a), (3b)에 송출한다. 비트추출회로(1)로부터 생성된 m비트의 비트행은 인터리브된 NRZI에해서 변조될때에 SB의 극성에 의해 영향을 받는 비트를 포함한다.

상기 비트행(a_n(n=0, 1, ...... , m-))은 프리코더 (3a), (3b)에 의해 SB로 미리고정되고, 인터리브된 NRZI에 의해 변조되고, m+1비트이 비트행으로서 판정회로 (4)에 송출된다. 여기서,프리코더

(3a)는 SB로서 0을 가산하여 비트행(bn)(n=0, 1,.....,m)을 생성하고, 프리코더(3b)는 SB로서 1을 가산하여 비트행(bn')(n=0,1,.....,m)을 생성한다. 판정회로(4)에서,bn과 bn'의 주파수 특성을 비교하여, 소정의 주파수 특성에 가까운 비트행을 판정하고, 판정된 SB는 출력선택회로(5)로 송출된다.

출력선택회로(5)에서, 판정회로(4)로부터 판정된 SB는 A/D변환기(1)의 출력계열 {e_k}의 m비트마다 삽입되고, 인터리브된 NRZI변조를 행하고, 기록비트행{d_k}을 기록증폭기(6)에 전송한다. 기록증폭기(6)에서, 기록비트행{d_k}은 기록전류로 변환되고, 기록헤드(7)로 전송된다. 기록헤드(7)에서, 기록비트행은 자기테이프(8)에 기록된다.

비트추출회로(1)의 블록도가 제3도에 도시되어 있다. SB극성에 의해 극성이 반전된 비트는 제2도에 도시된 입력데이터계열중 블릿마크가 표시된 비트이다. 따라서, 입력데이터계열{e_k}은 시프트레지스터(9)에 공급되고, 선두에서 SB를 삽입하기 위한 장소로부터 다음의 비트가 올때에, SB삽입장소로부터 다음의 m비트의 우수비트와, SB삽입장소로부터 제2비트의 기수비트가 생성된다. 이 비트는 a_n이다.

프리코더(3a),(3b)에서, 입력비트행이 프리코드된다. 프리코더(3a),(3b)는 제4도에 도시된 바와 같이, b₀로서 입력 SB를 생성하고, EXOR(10)에서 SB와 a₀를 배타적인 OR연산을 행하여 b₁을 생성한다. 이 출력, 즉 b₁은 EXOR(10)에서 a₁과 배타적인 OR연산을 행하여 b₂를 출력한다. 따라서 a_p는 b_p(p=0,1,..,m-1)와 배타적인 OR연산에 의해(b_p+1)을 생성한다. 이때에, 프리코더(3a)는 0인 SB를 수신하여 비트행(bn)을 생성한다. 또한, 프리코더(3b)는 1인 SB를 수신하여 비트행(bn')을 생성한다.

여기서, SB가 0일때의 프리코더(3a)의 출력비트행과 SB가 1일때의 프리코더(3b)의 출력비트행사이에, 상기한 바와 같이, 모든 비트는 상호반전되는 관계가 있고, 따라서 제1도에 도시된 바와 같이 두개의 프리코더를 사용하지 않고, 제5도에 도시된 바와 같이 반전회로(11)에 의해 프리코더(3a)의 출력(bn)을 반전하여, 프리코더(3b)의 출력(bn')을 반전함으로써, 프리코더(3b)의 출력(b_n)과 동일한 출력을 얻는다. 마찬가지로, 프리코더(3b)를 사용하여 비트행(b_n')을 생성함으로써, 비트행(b_n)은, 비트행을 변환하여, 생성될수 있다 또한, 시간분할에서 1개의 프리코더를 사용함으로써,(b_n)과(bn')를 생성할 수 있다. 또한,(b0)가 판정회로에 전송되지만(b0)는 항상 0이고 (bn')는 항상 1이기때문에, 출력을 생성하지 않고 판정회로(4)에서 생성될 수 있다.

반전회로(11)의 블록도가 제6도에 도시되어 있다. 반전소자(12)는 입력비트가 0일때에 1을 생성하고 입력비트가 1일때에 0을 생성한다. 비트행(b_n)의 비트를 반전소자(12)에 공급함으로써, 모든 비트는 반전형태로 출력된다. 출력비트행은 (b_n')와 동일한 비트이고, 따라서(b_n)과 (b_n')를 생성한다.

(b_n)과(b_n')는 판정회로(4)에 공급되고, 특정한 주파수특성에 가까운 비트행을 판정하고, 판정된 SB를 출력한다. 판정된 SB는 출력선택회로(5)에 공급된다.

출력선택회로(5)에서, 비트계열ek을 입력한다. 출력선택회로(5)의 블록도는 제7도에 도시되어 있다. 비트계열{e_k}는 지연회로(13)에 공급되고, SB가 판정회로(4)에서 판정될때까지 지연된다. 지연회로(13)의 출력은 프리코더(14)에 공급되고, 판정된 SB는 m비트마다 삽입되어 프리코드된 출력을 생성한다.

프리코더(14)는 예를 들면 제8도에 도시된 바와 같이 구성되고, 판정회로(5)에 의해 판정된 SB는 입력비트계열{e_k}의 m비트마다 스위치(15)에 의해 삽입된다. 프리코더(14)의 출력계열로부터 지연회로(16)에 의해 지연된 비트와 스위치(15)의 출력비트를 EXOR(17)에서 배타적인 OR연산을 행하고, 그 결과를 프리코더(14)의 출력으로서 생성한다. 여기서, 지연회로(16)와 EXOR(17)은 공식(1)을 실현하기 위한 회로이다. 지연회로(16)는 1클록만큼지연된다. 출력선택회로(5)의 출력이 되는 기록비트계열{d_k}은 기록증폭기(6)에 의해 기록전류로 변환되고, 기록헤드(7)에 의해 자기테이프(8)에 기록된다.

또한, 기록비트계열{d_k}은, 새롭게 {e_k}를 프리코드함이 없이, 판정된 SB에 따라서 프리코더(3a),(3b)의 프리코드된 출력(b_n),(b_n')을 재구축함으로써, 기록비트계열{d_k}로써 생성될 수 있다.

상기 설명에서는, 비트, 즉 SB의 극성을 반전함으로써 극성이 반전된 입력데이터계열의 a_n을, 비트추출회로(2)에서 추출함에 의해,SB가 판정된다. 이에 대하여, SB는 0으로서 예비적으로 삽입되고 프리코드되고, 프리코드된 계열에서 극성이 반전된 비트를 추출할 수 있다. 이때의 블록도가 제9도에 도시되어 있다.

입력데이터계열은 프리코더(18)에 공급되고, SB는 0으로서 삽입되고, 인터리브된 NRZI변조를 행한다. 프리코더(18)의 출력은 비트추출회로(19)에 공급되고, SB극성의 반전에 의해 극성이 반전된 비트를 추출한다. 추출된 비트는 SB가 0일때의, 출력과 동일한 비트행이거나 프리코더(3a)의 bn이다. 비트추출회로(19)의 출력은 반전회로(11)에 공급되고 SB가 1일때에 프리코드된 출력(bn')을 생성한다.

bn과 bn'는 모두 판정회로(4)에 공급되고, 소정의 주파수 특성에 가까운 비트행이 판정되고, 판정된 SB가 생성된다. 판정된 SB는 출력선택회로(20)에 공급된다. 출력선택회로(20)에서, 판정된 SB와 프리코더(18)의 출력계열로부터 기록비트계열이 전송된다. 기록비트계열은 기록증폭기(6)에 의해 기록전류로 반전되고, 기록헤드(7)에 의해 자기테이프(8)에 기록된다.

프리코더(18)은 프리코더(14)와 동일한 회로이다 그러나, SB로서 항상 0이 삽입된다. 비트추출회로(19)의 일예가 제10도에 도시되어 있다. SB로서 반전되는 비트는 프리코더에서 반전되고, 출력계열(bn)은 제2도에 도시된 바와 같이, SB로부터 계수한 기수의 SB를 포함하는 m+1비트이다. 입력프리코더출력계열은 2m+1스테이지의 시프트레지스터(21)에 공급되고, SB가 시프트레지스터(21)의 선두에 올때에, m+1비트는 2비트마다 전송된다. 이것은 SB가 0일때에 프리코드된 비트행, 즉 bn이고, 이것은 판정회로(4)에 공급되고, 또한 반전회로(11)에 공급됨으로써, bn'를 생성한다. 반전회로(11)의 출력(bn')은 또한 판정회로(4)에 입력된다.

출력선택회로(20)의 일예가 제11도에 도시되어 있다. 제9도의 프리코더(18)의 출력계열은 지연회로(22)에 공급되고, 판정회로(4)에서 SB가 판정될때까지 지연된다.

지연회로(22)의 출력계열로 판정된 SB는 EXOR(23)로 공급된다. 즉, 출력선택회로(20)에 공급되는 것은 SB가 0일때의 프리코더출력계열이고, 출력비트에 대응하여 판정된 SB가 0일때에는 아무것도 전송되지 않고, 판정된 SB가 1일때에는 반전되어 출력된다.

기록비트계열{d_k}대신에, 판정된 SB는 입력데이터계열{e_k}에 삽입되고 프리코드되어 기록비트계열{d_k}을 얻을 수 있다.

비트추출회로(2)는 시프트레지스터를 사용함이 없이 구성될 수 있다. 이때의 비트추출회로(2)의 블록도는 제12도에 도시되어 있다. m비트병렬데이터에 입력된 데이터계열{e_k}은 비트분할회로(24)에 공급되고, 선두로부터 기수비트와 우수비트로 분할된다. 비트분할회로(24)의 일예가 제13도에 도시되어 있다. 비트분할회로(24)에 의해 분할된 기수비트는 지연회로(21)에 공급된다. 지연회로(25)의 출력비트행과 비트분할회로(24)의 우수비트출력은 a_n뿐이다 이와같은 구성에서는, 병렬입력의 데이터계열에 대한 회로규모가 한층 더 삭감된다.

이와 같은 구성에서는, SB극성을 변환하여 극성을 반전한 비트행을 추출하고, 비트행과 주파수성분을 비교하여 SB를 판정함으로써, 노치 또는 파일럿이 한층더 큰 비트계열을 생성하여 기록할 수 있다. 이와 같은 방식에서, SB의 판정에 사용된 비트행의 비트수, 즉 m+1비트는 변경되지 않고, 기록장치는 마찬가지의 회로규모로 구성될 수 있다. SB를 판정하기 위하여, 지금까지 주파수성분은 푸리에변환을 사용하여 추출하였다.

그러나, 프리에 변환에 대해서는, 입력계열에 기준으로서 사인파형과 코사인파형을 승산하여야한다. 주지하는 바와 같이, 승산기는 회로규모가 크게되어, 주파수 성분을 추출하기 위한 회로의 가격이 증가된다. 또한, 주파수 성분을 결정하기 위하여, 소정의 사인성분과 코사인성분의 제곱평균을 계산하여야 한다. 또한, 이것은 회로의 규모가 커지게 되어 주파수성분을 추출하기 위한 회로의 단가가 상승된다.

상기 문제점을 해결하기 위하여, 디지틀필터를 사용하여 주파수성분을 추출할 수 있다. 제14도는 SB를 판정하기 위하여 주파수성분을 추출하는 디지틀필터를 사용한 판정회로(4)의 블록도를 도시한 것이다. 디지틀필터(26,),(27)에서는, 입력비트계열의 주파수성분이, IIR(Infinite Impulse Response: 무한임펄스응답)형 디지틀필터를 사용하여, 추출된다. 여기서, 노치는 2개의 주파수(f₁),(f₂)에서 형성되고, bn과 bn'의 f₁주파수성분은 디지틀필터(26)에서 결정되고 bn가 bn'의 f₂주파수성분은 디지틀필터(27)에서 결정된다. 디지틀필터(26),(27)에서 판정된 bn의 f₁주파수성분과 f₂주파수성분은 가산기(28a)에서 가산되어 비교회로(29)에 공급된다. 마찬가지로, bn'의 f₁주파수성분과 f₂주파수성분은 가산기(28b)에서 가산되어 비교회로(29)에 공급된다. 비교회로에서, bn과 bn'의 주파수성분을 비교하고, 보다 작은 SB를 판정된 SB로서 전송한다. 디지틀필터의 내부데이터와 정합시키기 위하여 판정된 SB가 디지틀필터(26),(27)에 공급된다. 파일럿성분을 f₀의 주파수에 부가할때에, 디지틀필터(26),(27)에 bn와 bn'를 입력하기전에, 가산기(25a),(25b)에 의해 sin2πf₀t를 가산하고, 파일럿성분과 노치를 가지는 주파수특성의 계열이 선택된다. 가산기(25a)에서 bn과 sin2πf₀t가 가산되고, 가산기(25b)에서 (bn')와 sin2πf₀t가 가산된다. 여기에(f₁)과 (f₂)의 주파수에 노치가 형성되고 (f₀)의 주파수에 파일럿이 있는 계열을 선택하는 판정회로의 블록이 도시되어 있지만, 더욱 많은 주파수에서 노치를 가지는 비트계열을 선택하기 위하여 디지틀필터(26),(27)로 주파수성분을 추출하는 디지틀필터를 병렬접속함으로써 가능하다. 파일럿주파수는 f₀이지만, f₁또는 f₂와 동일한 주파수이어도 된다.

일반적 IIR형 디지틀필터의 블럭도가 제15도에 도시되어 있다. 디지틀필터의 출력은 지연회로(32)에서 지연되고, 승산기(31)에서 계수가 승산되고, 입력데이터 계열을 가산하고, 가산된 합계가 출력된다. 지연회로(32)의 스테이지수와 승산기(31)의 계수를 변경함으로써, 임의의 주파수특성을 가지는 필터가 공지되어 있다.

디지틀필터(26),(27)은 IIR형 디지틀필터의 원리에 따라서 f₁과 f₂의 주파수 성분을 추출한다. 상기 구성에서는, 지연회로(32)는 1비트의 비트클록을 지연하는 소자이다. 디지틀필터(26)의 블럭도가 제16도에 도시되어 있다. 가산기(33a), 지연회로(32),(34),(34a)및 승산기(31a)는 f₁의 주파수에서 bn에 대해 피크치를 가지는 IIR형 디지틀필터를 구성한다. 가산기(33a)의 출력과 레지스터(37a)에 이제까지 기록된 주파수성분의 합계를 가산기(36a)에 의해 가산하고, 절대치회로 (35a)에서 절대치를 얻고, bn의 f₁주파수성분을 전송한다. 마찬가지로, 가산기 (33b), 지연회로(32), (34), (34b)및 승산기(31b)는 f₁의 주파수에서 bn'에 대해 피크치를 가지는 IIR형 디지틀필터를 구성하며 출력을 생성한다. 가산기(33b)의 출력과 레지스터(37b)에 이제까지 기록된 주파수성분의 합계를 가산기(36b)에 의해 가산하고, 절대치회로(35b)에서 절대치를 얻고, bn'의 f₁의 주파수성분이 생성된다.

이와 같은 방식으로, bn과 bn'의 주파수성분이 계산되어 생성된다. SB가 0일때에는 디지틀필터의 지연성분은 지연회로(34a)에서 지연되고, SB가 1일때에는 지연회로(34b)에서 지연된다. 따라서 SB가 출력(bn),(bn')의 주파수성분에 의해 결정될때에, 판정된 SB가 0이면, 지연소자(34a)의 내용이 지연회로(34b)에서 복사된다. 판정된 SB가 1이면, 이와 반대로, 지연소자(34b)의 내용이 지연회로 (34a)에서 복사된다. 마찬가지로, 레지스터(37a),(37b)의 내용은 판정된 SB에 따라서 복사된다. 따라서, 판정된 SB에 무관하게, 디지틀필터의 정합을 달성할 수 있다.

제16도에서, 디지틀필터(26)을 설명하였지만, 디지틀필터(27)는, 제15도의 지연회로(32)의 스테이지수와 승산기(31a),(31b)의 계수를 변경함으로써 f₂에서 피크치를 가지느 IIR형 디지틀필터를 구축함으로써 구성된다. 이와 같은 방식으로, 디지틀필터를 사용하여 주파수성분을 작동시킬 수 있다. 상기 방식은 각 비트마다 많은 계산을 하여야 하기 때문에 실용적이지 못하다. 따라서 비트마다 주파수성분을 계산함이 없이 특정한 비트마다 대표값을 판정하여 대표값의 주파수성분을 판정함으로써, 비트행의 주파수성분을 결정할 수 있다. 이 경우의 디지틀필터(26)의 블록도가 제17도에 도시되어 있다. 입력(bn)은 대표값발생회로(38a)에 입력되고 입력(bn')은 대표값발생회로(38b)에 입력되고, k비트(k는 자연수)마다의 대표값을 생성한다. 가산기(33a), 자연회로(40),(39),(39a)및 승산기(31a)는 f₁에서 피크치를 가지는 IIR디지틀필터를 구성하고, 입력(bn)의 대표값인 f₁의 주파수성분을 생성한다. 마찬가지로, 가산기(33b), 지연회로(40),(39),(39b)및 승산기(31b)는 f₁에서 피크치를 가지는 IIR형 디지틀필터를 구성하고, 입력(bn')의 대표값인 f₁의 주파수성분을 생성한다. 가산기 (33a)의 출력과 레지스터(37a)의 값을 가산하고 절대치회로(35a)에서 절대치를 얻고 bn의 f₁의 주파수성분으로서 생성한다. 마찬가지로, 가산기(33b)의 출력과 레지스터(37b)의 값을 가산하고, 절대치회로(35b)에서 절대치를 얻고 bn'의 f₁의 주파수성분으로서 생성한다. 제16도에 도시된 디지틀필터(26)에서와 마찬가지로, SB가 판정될때에, 지연회로 (39a),(39b)또는 레지스터(37a),(37b)에 의해 판정된 값을 다른 지연회로 또는 레지스터에서 복사한다.

대표값발생회로에 의해 생성된 대표값의 일예로서, DSV(digital sum variation)를 이용할 수 있다. 대표값으로서 DSV를 발생하기 위한 대표값발생회로의 블록도가 제18도에 도시되어 있다. -1로서 비트행의 0을 적분하여 DSV를 얻고 +1로서 비트행의 1을 적분하여 DSV를 얻는다. DSV는 레지스터(42)에 저장된다. 가산기(41)에서, 입력비트 +1 또는 -1로 변환하여 레지스터(41)에 저장된 DSV를 가산하고, 합계를 레지스터(42)에 저장한다. 제1번째비트를 가산한 후에 계산결과의 DSV와 저장된 DSV를 가산하여 출력으로서 생성한다. 여기서 생성된 DSV는 입력계열에 대응하는 DSV이다. SB을 판정한 후에, 판정된 대표값계산회로의 레지스터(42)의 값은 대표값계산회로의 레지스터(42)에서 복사된다.

상기 회로구성에서는, 제16도의 회로구성에 비해서, 동일 주파수의 주파수성분을 추출하기 위하여 지연회로와 승산기가 1/k만큼만 필요하기때문에, 회로규모를 삭감할 수 있고 동작속도도 지연시킬 수 있고, 따라서 에너지를 절약할 수 있다.

제17도의 회로구성에서는, 최종스테이지의 승산기(31a),(31b)의 계수를 1로 가정하면, 다른 승산기(31a),(31b)의 계수는 0이되고, 디지틀필터(24)의 블록도는 제19도에 도시되어 있다.

입력비트행(bn)중에서, 대표값은 대표값발생회로(38a)에 의해서 발생하여 생성된다. 대표값은 가산기(33a)와 지연회로 (43),(44a)로 구성된 디지틀필터에 공급된다. 가산기(33a)의 출력은 절대치회로(35a)에 공급되고 bn의 f₁주파수성분으로서 생성된다. 마찬가지로, 입력비트행(bn')중에서, 대표값은 대표값발생회로(38b)에 의해서 발생하여 생성된다. 대표값은 가산기(33b)와 지연회로(43),(44b)로 구성된 디지틀필터에 공급된다. 가산기 (33b)의 출력은 절대치회로(35b)에 공급되어 bn'의 f1이 주파수성분으로서 생성된다.

제19도에 도시된 디지틀필터의 주파수특성이 제20도에 도시되어 있다. 지연회로 (43)의 지연시간이, 추출되는 주파수, 즉 f₁이 피크치중 가장 낮은 주파수로 되도록, 설정된다. 복수의 주파수에서 노치를 발생할때에, 지연회로(43)의 지연시간을 변화시킴으로써, 노치를 발생하는 주파수를 변화시킬 수 있다. 이와 같은 디지틀필터는 노치의 수만큼 병렬로 배열하고, 주파수성분의 합을 비교하여 SB를 판정한다.

제20도의 주파수특성을 검토하고, 소정의 주파수인 f₁뿐만 아니라 주파수가 0인 DC성분및 f₁의 공통다수의 주파수성분을 제19도의 디지틀필터에 의해서 생성한다.

따라서, 두개의 주파수(f₁),(f₂)에서 노치를 발생할때에, f₁과 f₂의 최대공약수의 주파수에서 제19도의 디지틀필터를 사용함으로써, 주파수 (f₁),(f₂)에서의 노치는 1개의 디지틀필터로 구성될 수 있다. 주파수 (f₁), (f₂)의 비를 2:3으로 가정하면, 디지틀필터의 기본 주파수를 f₁/2으로 설정함으로써주파수특성이 제21도에 도시한 바와 같이 되고, 단 1개의 디지틀필터만을 사용하여도 두 주파수에서 노치를 설정할 수 있으므로, 회로규모의 삭감에 기여한다.

Claims

트래킹제어에 사용하기 위하여 트랙부터 트랙까지 소정의 패턴으로 변화하는 주파수를 가진 파일럿 신호가 부가된 디지틀데이터를 기록매체의 트랙에 기록하는 기록장치에 있어서,입력데이터계열의 m비트의(m은 2이상의 우수)계열로부터 우수비트를, 그리고 입력데이터계열의 다음의 m비트의 계열로부터 기수비트를 추출하고, 상기 입력데이터계열의 m비트의 계열로부터 추출된 우수비트와 상기 입력데이터계열의 다음의 m비트계열로부터 추출된 기수비트를 조합하여 새로운 m비트의 계열을 얻는 비트추출수단(2)과, 상기 새로운 m비트의 계열에 1비트의 0을 부가하고, 이 부가된 결과를 NRZI 변조에 의해 변조하여 m+1 비트의 제1계열을 얻는 제1프리코더(3a)와, 상기 새로운 m비트의 계열에 1비트의 1을 부가하고, 이 부가된 결과를 NRZI 변조에 의해 변조하여 m+1비트의 제2계열을 얻는 제2프리코더(3b)와, 상기 m+1 비트의 제1및 제2계열 각각의 주파수 특성을 소정의 주파수 특성과 비교하고 상기 m+1비트의 제 1 및 제 2계열로부터 그 주파수 특성이 상기 수정의 주파수 특성에 더 가까운 하나를 선택하여 출력비트계열을 얻는 출력선택수단(4,5)과, 상기 출력비트계열을 기록매체(8)에 기록하는 기록수단(6.7)으로 구성된 것을 특징으로 하는 기록장치.
제 1항에 있어서, 상기 입력데이터계열은 병렬 m비트의 계열이고, 상기 비트추출수단은 상기 입력데이터계열의 각 병렬 m비트를 기수비트와 우수비트로 분할하는 비트분할회로 (24)와 상기 입력데이터계열의 각 병렬 m비트의 우수비트를 지연시키는 지연수단(25)을 포함하며, 상기 지연수단으로부터의 출력비트와 입력데이터계열중 병렬 m비트의 기수비트를 조합하는 것을 특징으로 하는 기록장치.
제 1항에 있어서, 상기 출력선택수단(4,5)은 m+1비트의 제 1계열과 m+1 비트의 제 2계열로부터 2개이상의 특정주파수성분을 추출하는 디지틀필터(26,27)를 포함하는 것을 특징으로하는 기록장치.
제 1항에 있어서, 상기 출력 선택수단(4,5)은, m+1비트의 제 1 및 제 2계열로부터 계열의 비트마다 대표값을 발생시키는 대표값 발생수단(38a,38b)과, 대표값의 계열에서 2개이상의 특정주파수성분을 추출하는 디지틀필터(31a,31b,33a,33b,39a,39b,39,40)를 포함하는 것을 특징으로 하는 기록장치.