[go: up one dir, main page]

KR0128251Y1 - 리드 노출형 반도체 조립장치 - Google Patents

리드 노출형 반도체 조립장치

Info

Publication number
KR0128251Y1
KR0128251Y1 KR2019920015766U KR920015766U KR0128251Y1 KR 0128251 Y1 KR0128251 Y1 KR 0128251Y1 KR 2019920015766 U KR2019920015766 U KR 2019920015766U KR 920015766 U KR920015766 U KR 920015766U KR 0128251 Y1 KR0128251 Y1 KR 0128251Y1
Authority
KR
South Korea
Prior art keywords
lead
leads
lead frame
chip
substrate
Prior art date
Application number
KR2019920015766U
Other languages
English (en)
Other versions
KR940006485U (ko
Inventor
차기본
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR2019920015766U priority Critical patent/KR0128251Y1/ko
Priority to JP1993045198U priority patent/JP2599748Y2/ja
Priority to TW082106855A priority patent/TW223183B/zh
Publication of KR940006485U publication Critical patent/KR940006485U/ko
Priority to US08/290,398 priority patent/US5428248A/en
Application granted granted Critical
Publication of KR0128251Y1 publication Critical patent/KR0128251Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 고안은 리드 노출형 반도체 조립장치에 관한 것으로, 반도체칩(11)과, 상기 반도체칩(11)이 탑재됨과 아울러 기판에 연결되는 다수개의 기판연결리드(12a) 및 이 기판연결리드(12a) 각각에 연장 형성되어 상기 반도체칩(11)에 와이어본딩되는 칩접속리드(12b)를 가지는 리드프레임(12)과, 상기 반도체칩(11)을 리드프레임(12)의 기판연결리드(12a) 상면에 고정시키기 위한 접착부재(13)와, 상기 반도체칩(11)의 각 본드패드와 리드프레임(12)의 각 칩접속리드(12b)를 전기적으로 접속 연결시키기 위한 다수개의 금속와이어(14)를 구비하고, 몰드수지(15)를 이용, 와이어본딩된 반도체칩(11)과 리드프레임(12)의 각 리드(12a)(12b)들을 포함하는 일정면적을 몰딩하여 패키지 몸체를 형성하되 상기 리드프레임(12)의 기판연결리드(12a)들이 패키지 몸체의 하면으로 노출되도록 몰딩하여 구성한 것이다. 이와같이된 본 고안에 의한 리드 노출형 반도체 조립장치는 패키지의 기판에 대한 점유면적을 최소화 할 수 있고, 제조공정의 간소화로 인한 제조원가절감 및 투자비용절감을 도모할 수 있다는 효과가 있다.

Description

리드 노출형 반도체 조립장치
제1도의 (a)(b)는 종래 일반적으로 알려지고 있는 반도체 조립장치의 여러구조를 보인 종단면도로서, (a)는 스몰아웃라인 J-밴드형 반도체 조립장치, (b)는 스몰아웃라인형 반도체 조립장치.
제2도는 종래 반도체 조립장치에 사용되는 리드프레임의 구조를 보인 평면도.
제3도의 (a)(b)는 본 고안에 의한 리드 노출형 반도체 조립장치의 구조를 보인 종단면도로서, (a)는 제1실시예도, (b)는 제2실시예도.
제4도는 본 고안에 의한 리드 노출형 반도체 조립장치에 사용되는 리드프레임의 평면도.
* 도면의 주요 부분에 대한 부호의 설명
11 : 반도체칩 12 : 리드프레임
12a : 기판연결리드 12b : 칩접속리드
13 : 접착부재 14 : 금속와이어
15 : 몰드수지 16 : V형 절단홈
17,17a : 사이드레일 18 : 댐바(Dambar)
본 고안은 외부연결리드를 패키지 몸체의 양외측으로 돌출시키지 않고 패키지 몸체의 하면으로 노출시킨 구조의 반도체 조립장치에 관한 것으로, 특히 패키지의 기판 점유면적을 최소화하고, 제조공정을 보다 간소화하여 제조공정의 간소화로 제조원가절감 및 투자비용절감을 도모한 리드 노출형 반도체 조립장치에 관한 것이다.
일반적으로 반도체 조립장치는 제1도에 도시한 바와 같이, 소정 형태의 반도체칩(1)과, 그 반도체칩(1)이 부착 고정되는 패들(2)과 상기 칩(1)에 와이어본딩되는 다수개의 인너리드(3) 및 그 인너리드(3)에 연장 형성된 아웃리드(4)를 가지는 리드프레임과, 상기 칩(1)과 리드프레임의 각 인너리드(3)를 전기적으로 접속 연결시키는 다수개의 금속와이어(5)와, 와이어본딩된 칩(1)과 리드프레임의 인너리드(3)를 포함하는 일정면적을 밀폐시켜 패키지 몸체를 형성하는 몰드수지(6)로 구성되어 있다.
도면중 미설명 부호 7은 반도체칩(1)을 리드프레임의 패들(2)에 부착 고정시키기 위한 접착제를 보인 것이다.
또한, 상기 리드프레임은 제2도에 도시된 바와 같이. 양 사이드 레일(8)(8')의 내측에 패들(2)이 타이바(9)(9')에 의하여 지지되어 있고, 상기 패들(2)의 양측에 배열된 다수개의 인너리드(3) 및 아웃리드(4)는 댐바(Dambar)(10)에 의하여 지지된 구조로 되어있다.
이와 같이 구성된 일반적인 반도체 조립장치를 조립함에 있어서는 먼저, 소오잉(Sawing)공정에 의해 개개로 분리된 반도체칩(1)을 리드프레임의 패들(2)위에 접착제(7)를 이용하여 부착 고정한 후 접착제(7)를 고온에서 경화시킨다.
이후, 상기 칩(1)의 본드패드와 리드프레임의 인너리드(3)를 금 또는 알루미늄등과 같은 금속와이어(5)를 이용하여 전기적으로 접속 연결시키는 와이어본딩 공정을 실시한다.
그리고, 와이어본딩된 칩(1)과 리드프레임의 인너리드(3)를 포함하는 일정면적을 몰드수지(6)로 밀폐하여 패키지 몸체를 형성한 후, 후레쉬(찌꺼기)등을 제거하고, 아웃리드(4)에 주석 및 납성분의 물질로 도금을 실시한다.
도금 후, 각각의 리드를 지지하고 있는 댐바(10) 및 타이바(9)(9')를 절단하여 각각의 독립된 패키지로 분리하는 트림(Trim)공정 및 패키지 몸체의 양외측으로 돌출된 아웃리드(4)를 소정형태로 절곡형성하는 포밍(Forming)공정을 수행하여 제1도에 도시한 바와 같은 여러 형태의 반도체 조립장치를 조립하게 되는데, 이때 상기한 포밍공정에 의한 아웃리드(4)의 절곡형태에 따라 (a)와 같은 스몰아웃라인 J-리드패키지(SOJ) 및 (b)와 같은 스몰아웃라인패키지(SOP), 또한 도시되지는 않았으나, 듀얼인라인패키지(Dip)등과 같은 타입으로 분류된다.
이와 같이 조립된 반도체 조립장치는 전기적인 특성시험을 거쳐 사용하게 되는데, 각종 셋트의 기판(도시되지 않음)에 표면실장형태 및 삽입형태로 실장 되어 요구하는 소기의 동작을 하게되는 것이다.
그러나, 상기한 바와같은 종래의 일반적인 반도체 조립장치는 실장시 패키지 형상에 따라 차이는 있으나, 거의 대부분 패키지 몸체의 양외측으로 돌출된 아웃리드(4)로 인해 하나의 패키지가 차지하는 점유면적이 커지게 되므로 기판의 점유면적비가 높아지는 문제, 예컨대 실장을 저하의 문제 및 작업시나 운반시 리드휨불량이 발생하게 되는 문제가 있다.
또한, 리드프레임의 구조에서 금속패들(2)과 반도체칩(1)간의 열팽창계수가 다름으로 인하여 실장시 패키지 깨짐 및 계면분리 형상등이 발생하게 되는 문제가 있었고, 조립 공정이 복잡할 뿐만 아니라 여러 공정을 거쳐야 하므로 제조원가상승 및 투자비용이 커지는 문제가 있었으며, 전기적 특성 시험시 리드컨택 불량이 다발하여 테스팅의 정확도가 떨어지게 되는 등의 여러 문제가 있는 것이었다.
이를 감안하여 안출한 본 고안의 주목적은 리드프레임의 패들을 제거함과 아울러 아웃리드를 패키지 몸체의 양외측으로 돌출시키지 않고 패키지 몸체의 하면으로 노출시킴으로써 패키지의 기판 점유 면적비를 최소화하고, 리드휨불량 발생소지를 제거하며, 실장시 패키지 깨짐 불량등을 감소시킨 리드 노출형 반도체 조립장치를 제공함에 있다.
본 고안의 다른 목적은 패키지 몰딩공정 이후의 공정을 제거하는 등 제조공정을 보다 간소화시킴으로써 제조공정 간소화로 제조원가절감 및 투자비용절감을 도모한 리드 노출형 반도체 조립장치를 제공함에 있다.
상기와 같은 본 고안의 목적을 달성하기 위하여, 소정형태의 반도체칩과, 상기 반도체칩이 탑재됨과 아울러 기판에 연결되는 다수개의 기판접속리드 및 이 기판접속리드에 연장 형성되어 반도체칩에 와이어본딩되는 칩접속리드를 가지는 리드프레임과, 상기 반도체칩을 리드프레임의 기판접속리드 상면에 고정시키기 위한 접착부재와, 상기 반도체칩과 리드프레임의 각 칩접속리드를 전기적으로 접속연결시키기 위한 다수개의 금속와이어를 구비하고, 몰드수지를 이용, 와이어본딩된 반도체칩과 리드프레임의 기판접속리드 및 칩접속리드를 포함하는 일정면적을 몰딩하여 패키지 몸체를 형성하되 상기 리드프레임의 기판연결리드들이 패키지 몸체의 하면으로 노출되도록 몰딩하여서된 리드 노출형 반도체 조립장치가 제공된다.
상기 리드프레임의 기판연결리드들은 일정하게 다운셋(Down-Set)되어 있고, 칩접속리드들의 패키지 몸체 경계부에는 절단을 용이하게 하기 위한 V형 절단홈이 각각 형성되어 있으며, 상기 리드들은 양 사이드레일의 내측에 댐바에 의하여 일정간격으로 지지 배열되어 있다.
상기 접착부재는 절연성 양면 테이프나 또는 페이스트(Paste)타입의 절연성 접착제가 사용된다.
이와 같이 구성된 본 고안에 의한 리드 노출형 반도체 조립장치는 리드프레임의 금속패들이 제거되므로 실장시 패키지 깨짐 불량을 줄일 수 있고, 기판연결리드가 패키지 몸체의 하면으로 노출되므로 패키지의 기판 점유 면적비를 최소화할 수 있을 뿐만아니라 종래와 같은 리드휨불량 발생소지가 제거되는 효과가 있다.
또한, 아웃리드를 소정형태로 절곡형성하는 포밍공정이 배제되는 등 제조 공정이 보다 간소화되므로 제조공정 간소화로 인한 제조원가 절감 및 투자비용절감을 도모할 수 있는 효과가 있고, 조립완료 후 전기적 특성시험시 프로브팁을 사용하여 시험할 수 있으므로 종래 테스트 소켓을 사용함으로써 발생되는 컨택불량을 줄일 수 있고, 이에 따라 보다 정확한 테스팅 결과를 얻을 수 있다는등의 여러 효과가 있다.
이하, 상기한 바와 같은 본 고안에 의한 리드 노출형 반도체 조립장치를 첨부도면에 도시한 실시예를 따라서 보다 상세히 설명한다.
제3도의 (a)(b)는 본 고안에 의한 리드 노출형 반도체 조립장치의 종단면도로서, (a)는 제1실시예를 보인 것이고, (b)는 제2실시예를 보인 것이다. 또한 제4도는 본 고안 반도체 조립장치에 사용되는 리드프레임의 평면도를 나타낸 것이다.
도면에 도시되어 있는 바와 같이, 본 고안에 의한 리드 노출형 반도체 조립장치는 소정형태의 반도체칩(11)과, 상기 반도체칩(11)이 탑재됨과 아울러 기판(도시되지 않음)에 연결되는 다수개의 기판연결리드(12a) 및 이 기판연결리드(12a) 각각에 연장 형성되어 상기 반도체칩(11)에 와이어본딩되는 칩접속리드(12b)를 가지는 리드프레임(12)과, 상기 반도체칩(11)을 리드프레임(12)의 기판연결리드(12a) 상면에 고정시키기 위한 접착부재(13)와, 상기 반도체칩(11)의 본드패드와 리드프레임(12)의 칩접속리드(12b)들을 각각 전기적으로 접속연결시키기 위한 다수개의 금속와이어(14)를 구비하고, 몰드수지(15)를 이용, 와이어본딩된 반도체칩(11)과 리드프레임(12)의 각 리드(12a)(12b)들을 포함하는 일정면적을 몰딩하여 패키지 몸체를 형성하되 상기 리드프레임(12)의 기판연결리드(12a)들이 패키지 몸체의 하면으로 노출되도록 몰딩하여 구성함을 특징으로 하고 있다.
상기 리드프레임(12)의 기판연결리드(12a)들은 일정하게 소정깊이(8-50mil)로 다운셋(Down-Set)되어 있고, 칩접속리드(12b)들의 패키지 몸체 경계부에는 조립완료 후 리드(12b)의 필요없는 부분을 절단함에 있어서 절단을 보다 용이하게 하기 위한 V형 절단홈(16)이 각각 형성되어 있으며, 상기 리드(12a)(12b)들은 제4도에 도시되어 있는 바와 같이, 양 사이드레일(17)(17')의 내측에 댐바(18)에 의하여 일정간격으로 지지 배열되어 있다.
여기서, 상기 V형 절단홈(16)을 형성함에 있어서는 양면으로 에칭(Etching)하거나 또는 기계적으로 스탬핑(Stamping)하여 형성한다.
상기 접착부재(13)로는 절연성 양면 테이프나 또는 페이스트 타입의 절연성 접착제가 주로 사용되는데, 이때 열경화성일 경우에는 접착후 오븐(Oven)에서 경화시키며 열가소성일 경우에는 175°∼450℃의 고온에서 경화시킴이 바람직하다.
이와 같이 구성된 본 고안에 의한 리드 노출형 반도체 조립장치를 조립함에 있어서는 먼저 패들이 제거되고 다수개의 기판연결 리드(12a) 및 칩접속리드(12b)가 일정간격으로 배열되어 있는 제4도와 같은 리드프레임(12)의 기판연결리드(12a) 상면에 절연성 양면 테이프등과 같은 접착부재(13)를 매개로 반도체칩(11)을 부착 고정하는 다이본딩 공정을 수행하고 소정온도에서 경화시킨다.
이후 다이본딩된 반도체칩(11)의 각 본드패드와 리드프레임(12)의 칩접속리드(12b)를 금 또는 알루미늄등과 같은 금속와이어(14)를 이용하여 전기적으로 접속 연결시키는 와이어본딩 공정을 수행하고 몰드수지(15)를 이용 와이어본딩된 칩(11)과 리드프레임(12)의 리드(12a)(12b)들을 포함하는 일정면적을 몰딩하여 패키지 몸체를 형성한다. 이때 상기 리드프레임(12)의 기판연결리드(12a)들이 패키지 몸체의 하면으로 노출되도록 몰딩한다.
이후, 몰딩된 패키지의 칩접속리드(12b)들의 각각에 형성된 V형 절단홈(16)을 절단하는 것에 의하여 제3도와 같은 리드 노출형 반도체 조립장치를 조립하는 것이다.
이때, 패키지 몸체 하면의 몰딩시 생기는 후레쉬는 약간의 기계적 연마나, 또는 화학처리등을 행하려 리드프레임(12)의 기판연결리드(12a)가 노출되도록 하며, 이와 같이된 패키지는 트레이(Tray)나 튜브(Tube)등에 삽입하여 전기적 특성시험을 행한 후, 각종셋트의 기판에 표면실장하는 것에 의하여 실장되어 요구하는 소기의 동작을 하게되는데, 본 고안의 반도체 조립장치는 실장시, 패키지 몸체의 하면으로 노출된 기판연결리드(12a)에 의해 실장되므로 기판에 대한 점유면적이 보다 감소되고, 몰드공정이후의 공정이 제거되므로 제조공정의 감소로 제조원가절감 및 투자비용절감을 도모할 수 있는 것이다.
이상에서 상세히 설명한 바와같이 본 고안에 의한 리드 노출형 반도체 조립장치는 리드페레임의 금속패들이 제거되므로 실장시, 패키지 깨짐 불량을 줄일 수 있고, 기판연결리드들이 패키지 몸체의 하면으로 노출되어 있으므로 패키지의 기판 점유면적비를 최소화할 수 있을 뿐만아니라 종래와 같은 리드휨불량 발생소지가 제거되는 효과가 있다.
또한, 종래 아웃리드를 소정형태로 절곡형성하는 포밍공정이 배제되는 등 제조공정이 보다 간소화되므로 제조공정 간소화로 인한 제조원가절감 및 투자비용절감을 도모할 수 있다는 효과가 있고, 조립완료 후 전기적 특성 테스트시 프로브팁을 이용하여 테스트할 수 있으므로 리드컨택 불량이 감소되고 이에따라 보다 정확한 테스팅 결과를 얻을 수 있다는 등의 여러 효과가 있다.

Claims (3)

  1. 반도체칩(11)과, 상기 반도체칩(11)이 탑재됨과 아울러 기판에 연결되는 다수개의 기판연결리드(12a) 및 이 기판연결리드(12a) 각각에 연장 형성되어 상기 반도체칩(11)에 와이어본딩되는 칩접속리드(12b)를 가지는 리드프레임(12)과, 상기 반도체칩(11)을 리드프레임(12)의 기판연결리드(12a) 상면에 고정시키기 위한 접착부재(13)와, 상기 반도체칩(11)의 각 본드패드와 리드프레임(12)의 각 칩접속리드(12b)를 전기적으로 접속연결시키기 위한 다수개의 금속와이어(14)를 구비하고, 몰드수지(15)를 이용, 와이어본딩된 반도체칩(11)과 리드프레임(12)의 각 리드(12a)(12b)들을 포함하는 일정면적을 몰딩하여 패키지 몸체를 형성하되 상기 리드프레임(12)의 기판연결리드(12a)들이 패키지 몸체의 하면으로 노출되도록 몰딩하여서 된 리드 노출형 반도체 조립장치.
  2. 제1항에 있어서, 상기 리드프레임(12)의 기판연결리드(12a)들은 일정하게 다운셋되어 있고, 칩접속리드(12b)들의 패키지 몸체 경계부에는 리드(12b)의 절단을 용이하게 하기 위한 V형 절단홈(16)이 각각 형성되어 있으며, 상기 리드(12a)(12b)들은 양 사이드레일(17)(17')의 내측에 댐바(18)에 의하여 일정간격으로 지지 배열된 것을 특징으로 하는 리드 노출형 반도체 조립장치.
  3. 제1항에 있어서, 상기 접착부재(13)는 절연성 양면 테이프 또는 페이스트 타입의 절연성 접착제인 것을 특징으로 하는 리드 노출형 반도체 조립장치.
KR2019920015766U 1992-08-21 1992-08-21 리드 노출형 반도체 조립장치 KR0128251Y1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR2019920015766U KR0128251Y1 (ko) 1992-08-21 1992-08-21 리드 노출형 반도체 조립장치
JP1993045198U JP2599748Y2 (ja) 1992-08-21 1993-08-19 リード露出型半導体パッケージ
TW082106855A TW223183B (en) 1992-08-21 1993-08-24 Resin molded semiconductor package
US08/290,398 US5428248A (en) 1992-08-21 1994-08-15 Resin molded semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019920015766U KR0128251Y1 (ko) 1992-08-21 1992-08-21 리드 노출형 반도체 조립장치

Publications (2)

Publication Number Publication Date
KR940006485U KR940006485U (ko) 1994-03-25
KR0128251Y1 true KR0128251Y1 (ko) 1998-10-15

Family

ID=19338791

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019920015766U KR0128251Y1 (ko) 1992-08-21 1992-08-21 리드 노출형 반도체 조립장치

Country Status (4)

Country Link
US (1) US5428248A (ko)
JP (1) JP2599748Y2 (ko)
KR (1) KR0128251Y1 (ko)
TW (1) TW223183B (ko)

Families Citing this family (166)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5594234A (en) * 1994-11-14 1997-01-14 Texas Instruments Incorporated Downset exposed die mount pad leadframe and package
KR0156622B1 (ko) * 1995-04-27 1998-10-15 문정환 반도체 패키지,리드프레임 및 제조방법
KR0179803B1 (ko) * 1995-12-29 1999-03-20 문정환 리드노출형 반도체 패키지
US5866939A (en) * 1996-01-21 1999-02-02 Anam Semiconductor Inc. Lead end grid array semiconductor package
KR100186309B1 (ko) * 1996-05-17 1999-03-20 문정환 적층형 버텀 리드 패키지
KR100206910B1 (ko) * 1996-06-14 1999-07-01 구본준 반도체 패키지의 디플래쉬 방법
KR0179924B1 (ko) * 1996-06-14 1999-03-20 문정환 버텀리드 반도체 패키지
KR0179925B1 (ko) * 1996-06-14 1999-03-20 문정환 리드프레임 및 그를 이용한 버텀 리드 반도체 패키지
KR980006174A (ko) * 1996-06-18 1998-03-30 문정환 버틈 리드 패키지
US5863805A (en) * 1996-07-08 1999-01-26 Industrial Technology Research Institute Method of packaging semiconductor chips based on lead-on-chip (LOC) architecture
KR100201397B1 (ko) * 1996-07-29 1999-06-15 구본준 반도체 패키지 장착용 패키지
JP3026426B2 (ja) * 1996-08-29 2000-03-27 沖電気工業株式会社 樹脂封止型半導体装置とその製造方法及びその金型構造
JP3012816B2 (ja) * 1996-10-22 2000-02-28 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
KR100237051B1 (ko) * 1996-12-28 2000-01-15 김영환 버텀리드 반도체 패키지 및 그 제조 방법
KR100242994B1 (ko) * 1996-12-28 2000-02-01 김영환 버텀리드프레임 및 그를 이용한 버텀리드 반도체 패키지
DE19701165C1 (de) * 1997-01-15 1998-04-09 Siemens Ag Chipkartenmodul
JP3877401B2 (ja) 1997-03-10 2007-02-07 三洋電機株式会社 半導体装置の製造方法
JP3022393B2 (ja) * 1997-04-21 2000-03-21 日本電気株式会社 半導体装置およびリードフレームならびに半導体装置の製造方法
US6157074A (en) * 1997-07-16 2000-12-05 Hyundai Electronics Industries Co., Ltd. Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same
KR100259359B1 (ko) * 1998-02-10 2000-06-15 김영환 반도체 패키지용 기판 및 반도체 패키지, 그리고 그 제조방법
JP3420057B2 (ja) * 1998-04-28 2003-06-23 株式会社東芝 樹脂封止型半導体装置
US6122822A (en) * 1998-06-23 2000-09-26 Vanguard International Semiconductor Corporation Method for balancing mold flow in encapsulating devices
US7005326B1 (en) 1998-06-24 2006-02-28 Amkor Technology, Inc. Method of making an integrated circuit package
US6893900B1 (en) 1998-06-24 2005-05-17 Amkor Technology, Inc. Method of making an integrated circuit package
US7030474B1 (en) 1998-06-24 2006-04-18 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6168975B1 (en) * 1998-06-24 2001-01-02 St Assembly Test Services Pte Ltd Method of forming extended lead package
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7332375B1 (en) 1998-06-24 2008-02-19 Amkor Technology, Inc. Method of making an integrated circuit package
US7071541B1 (en) 1998-06-24 2006-07-04 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7112474B1 (en) 1998-06-24 2006-09-26 Amkor Technology, Inc. Method of making an integrated circuit package
WO2000024056A1 (en) * 1998-10-22 2000-04-27 Azimuth Industrial Company, Inc. Semiconductor package for high frequency performance
JP2000164788A (ja) * 1998-11-20 2000-06-16 Anam Semiconductor Inc 半導体パッケ―ジ用リ―ドフレ―ムとこれを用いた半導体パッケ―ジ及びその製造方法
US6265761B1 (en) * 1999-05-07 2001-07-24 Maxim Integrated Products, Inc. Semiconductor devices with improved lead frame structures
KR200309906Y1 (ko) 1999-06-30 2003-04-14 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 리드프레임
US6420779B1 (en) 1999-09-14 2002-07-16 St Assembly Test Services Ltd. Leadframe based chip scale package and method of producing the same
US6525406B1 (en) 1999-10-15 2003-02-25 Amkor Technology, Inc. Semiconductor device having increased moisture path and increased solder joint strength
KR20010037247A (ko) 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
KR100379089B1 (ko) 1999-10-15 2003-04-08 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지
KR20010056618A (ko) 1999-12-16 2001-07-04 프랑크 제이. 마르쿠치 반도체패키지
KR100403142B1 (ko) * 1999-10-15 2003-10-30 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR100355795B1 (ko) 1999-10-15 2002-10-19 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
KR100355794B1 (ko) 1999-10-15 2002-10-19 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지
KR100355796B1 (ko) 1999-10-15 2002-10-19 앰코 테크놀로지 코리아 주식회사 반도체패키지용 리드프레임 및 이를 봉지하기 위한 금형 구조
KR100526844B1 (ko) * 1999-10-15 2005-11-08 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
KR100364978B1 (ko) 1999-10-15 2002-12-16 앰코 테크놀로지 코리아 주식회사 반도체패키지의 와이어 본딩용 클램프 및 히트블록
KR20010037252A (ko) 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지 제조용 금형
KR20010037254A (ko) 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
US6580159B1 (en) 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US20070176287A1 (en) * 1999-11-05 2007-08-02 Crowley Sean T Thin integrated circuit device packages for improved radio frequency performance
US6847103B1 (en) 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
TW432557B (en) * 1999-12-14 2001-05-01 Siliconware Precision Industries Co Ltd Chip-scale package and its manufacturing method
KR100421774B1 (ko) 1999-12-16 2004-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
US6639308B1 (en) * 1999-12-16 2003-10-28 Amkor Technology, Inc. Near chip size semiconductor package
KR100426494B1 (ko) 1999-12-20 2004-04-13 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이것의 제조방법
KR20010058583A (ko) 1999-12-30 2001-07-06 마이클 디. 오브라이언 리드 엔드 그리드 어레이 반도체패키지
KR100592784B1 (ko) * 2000-01-14 2006-06-26 삼성전자주식회사 멀티 칩 패키지
KR100583494B1 (ko) * 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
SG112799A1 (en) 2000-10-09 2005-07-28 St Assembly Test Services Ltd Leaded semiconductor packages and method of trimming and singulating such packages
US6686258B2 (en) 2000-11-02 2004-02-03 St Assembly Test Services Ltd. Method of trimming and singulating leaded semiconductor packages
KR20020058209A (ko) * 2000-12-29 2002-07-12 마이클 디. 오브라이언 반도체패키지
KR100731007B1 (ko) * 2001-01-15 2007-06-22 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
JP4637380B2 (ja) * 2001-02-08 2011-02-23 ルネサスエレクトロニクス株式会社 半導体装置
US6967395B1 (en) 2001-03-20 2005-11-22 Amkor Technology, Inc. Mounting for a package containing a chip
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
KR100393448B1 (ko) 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR100369393B1 (ko) * 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US6603196B2 (en) * 2001-03-28 2003-08-05 Siliconware Precision Industries Co., Ltd. Leadframe-based semiconductor package for multi-media card
US7045883B1 (en) 2001-04-04 2006-05-16 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US7064009B1 (en) 2001-04-04 2006-06-20 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US7485952B1 (en) 2001-09-19 2009-02-03 Amkor Technology, Inc. Drop resistant bumpers for fully molded memory cards
US6900527B1 (en) 2001-09-19 2005-05-31 Amkor Technology, Inc. Lead-frame method and assembly for interconnecting circuits within a circuit module
US6630726B1 (en) 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
US6627977B1 (en) 2002-05-09 2003-09-30 Amkor Technology, Inc. Semiconductor package including isolated ring structure
US6841414B1 (en) 2002-06-19 2005-01-11 Amkor Technology, Inc. Saw and etch singulation method for a chip package
US6867071B1 (en) 2002-07-12 2005-03-15 Amkor Technology, Inc. Leadframe including corner leads and semiconductor package using same
JP2004095572A (ja) * 2002-08-29 2004-03-25 Hitachi Ltd 半導体装置およびその製造方法
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US6919620B1 (en) 2002-09-17 2005-07-19 Amkor Technology, Inc. Compact flash memory card with clamshell leadframe
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7361533B1 (en) 2002-11-08 2008-04-22 Amkor Technology, Inc. Stacked embedded leadframe
US7190062B1 (en) 2004-06-15 2007-03-13 Amkor Technology, Inc. Embedded leadframe semiconductor package
US20040124508A1 (en) * 2002-11-27 2004-07-01 United Test And Assembly Test Center Ltd. High performance chip scale leadframe package and method of manufacturing the package
US8129222B2 (en) * 2002-11-27 2012-03-06 United Test And Assembly Test Center Ltd. High density chip scale leadframe package and method of manufacturing the package
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
SG157957A1 (en) * 2003-01-29 2010-01-29 Interplex Qlp Inc Package for integrated circuit die
US6847099B1 (en) 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6927483B1 (en) 2003-03-07 2005-08-09 Amkor Technology, Inc. Semiconductor package exhibiting efficient lead placement
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US7001799B1 (en) 2003-03-13 2006-02-21 Amkor Technology, Inc. Method of making a leadframe for semiconductor devices
US7095103B1 (en) 2003-05-01 2006-08-22 Amkor Technology, Inc. Leadframe based memory card
US6879034B1 (en) 2003-05-01 2005-04-12 Amkor Technology, Inc. Semiconductor package including low temperature co-fired ceramic substrate
US7008825B1 (en) 2003-05-27 2006-03-07 Amkor Technology, Inc. Leadframe strip having enhanced testability
US6897550B1 (en) 2003-06-11 2005-05-24 Amkor Technology, Inc. Fully-molded leadframe stand-off feature
KR100585100B1 (ko) * 2003-08-23 2006-05-30 삼성전자주식회사 적층 가능한 리드 프레임을 갖는 얇은 반도체 패키지 및그 제조방법
US7245007B1 (en) 2003-09-18 2007-07-17 Amkor Technology, Inc. Exposed lead interposer leadframe package
US6921967B2 (en) * 2003-09-24 2005-07-26 Amkor Technology, Inc. Reinforced die pad support structure
US7138707B1 (en) 2003-10-21 2006-11-21 Amkor Technology, Inc. Semiconductor package including leads and conductive posts for providing increased functionality
US7144517B1 (en) 2003-11-07 2006-12-05 Amkor Technology, Inc. Manufacturing method for leadframe and for semiconductor package using the leadframe
US7211879B1 (en) 2003-11-12 2007-05-01 Amkor Technology, Inc. Semiconductor package with chamfered corners and method of manufacturing the same
US7633140B2 (en) * 2003-12-09 2009-12-15 Alpha And Omega Semiconductor Incorporated Inverted J-lead for power devices
US7057268B1 (en) 2004-01-27 2006-06-06 Amkor Technology, Inc. Cavity case with clip/plug for use on multi-media card
US7091594B1 (en) 2004-01-28 2006-08-15 Amkor Technology, Inc. Leadframe type semiconductor package having reduced inductance and its manufacturing method
US20080003722A1 (en) * 2004-04-15 2008-01-03 Chun David D Transfer mold solution for molded multi-media card
US7202554B1 (en) 2004-08-19 2007-04-10 Amkor Technology, Inc. Semiconductor package and its manufacturing method
US7202112B2 (en) * 2004-10-22 2007-04-10 Tessera, Inc. Micro lead frame packages and methods of manufacturing the same
US7217991B1 (en) 2004-10-22 2007-05-15 Amkor Technology, Inc. Fan-in leadframe semiconductor package
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US7517733B2 (en) * 2007-03-22 2009-04-14 Stats Chippac, Ltd. Leadframe design for QFN package with top terminal leads
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
JP5217800B2 (ja) 2008-09-03 2013-06-19 日亜化学工業株式会社 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
US9564387B2 (en) * 2014-08-28 2017-02-07 UTAC Headquarters Pte. Ltd. Semiconductor package having routing traces therein
FR3104315B1 (fr) 2019-12-04 2021-12-17 St Microelectronics Tours Sas Procédé de fabrication de puces électroniques
FR3104317A1 (fr) * 2019-12-04 2021-06-11 Stmicroelectronics (Tours) Sas Procédé de fabrication de puces électroniques

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60160639A (ja) * 1984-01-31 1985-08-22 Nec Corp 半導体装置
JPS62263666A (ja) * 1986-05-10 1987-11-16 Matsushita Electronics Corp 樹脂封止型半導体パツケ−ジ
JPS63152161A (ja) * 1986-12-17 1988-06-24 Hitachi Ltd 半導体装置
JPS63296252A (ja) * 1987-05-27 1988-12-02 Mitsubishi Electric Corp 樹脂封止型半導体装置
AU2309388A (en) * 1987-08-26 1989-03-31 Matsushita Electric Industrial Co., Ltd. Integrated circuit device and method of producing the same
US5235207A (en) * 1990-07-20 1993-08-10 Hitachi, Ltd. Semiconductor device
JPH04129252A (ja) * 1990-09-20 1992-04-30 Mitsubishi Electric Corp 半導体パッケージ
US5172214A (en) * 1991-02-06 1992-12-15 Motorola, Inc. Leadless semiconductor device and method for making the same
US5250841A (en) * 1992-04-06 1993-10-05 Motorola, Inc. Semiconductor device with test-only leads

Also Published As

Publication number Publication date
JPH0629147U (ja) 1994-04-15
TW223183B (en) 1994-05-01
US5428248A (en) 1995-06-27
JP2599748Y2 (ja) 1999-09-20
KR940006485U (ko) 1994-03-25

Similar Documents

Publication Publication Date Title
KR0128251Y1 (ko) 리드 노출형 반도체 조립장치
KR940007757Y1 (ko) 반도체 패키지
KR860000410B1 (ko) 반도체장치 및 그 조립방법
KR101398311B1 (ko) 반도체 장치
US6078099A (en) Lead frame structure for preventing the warping of semiconductor package body
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
KR100333386B1 (ko) 칩 스캐일 패키지
KR940008290Y1 (ko) 반도체 패키지
KR970002136B1 (ko) 반도체 패키지
KR100304922B1 (ko) 리드프레임및이를이용한반도체패키지
KR940006580B1 (ko) 접착리드를 이용한 반도체 패키지 구조 및 그 제조방법
KR970007842B1 (ko) 플라스틱 반도체 패키지
KR200235610Y1 (ko) 적층형반도체패키지
KR100321149B1 (ko) 칩사이즈 패키지
KR100244254B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
KR100239684B1 (ko) 멀티칩패키지(mcp) 제작방법 및 그 구조
KR940008329B1 (ko) 인터컨넥트 리드를 이용한 반도체 패키지 및 그 제조방법
KR100575859B1 (ko) 볼 그리드 어레이 패키지
KR970005721B1 (ko) 반도체 패키지용 리드 프레임
KR200141125Y1 (ko) 리드프레임의 구조
KR100290783B1 (ko) 반도체 패키지
KR100268925B1 (ko) 리드프레임및이를이용한반도체패키지
KR19980075420A (ko) 와이어 본더의 와이어 클램프
KR19980034132A (ko) 리드 온 칩 구조를 갖는 칩 스케일 패키지
KR19980021722A (ko) 고방열 반도체 패키지

Legal Events

Date Code Title Description
UA0108 Application for utility model registration

Comment text: Application for Utility Model Registration

Patent event code: UA01011R08D

Patent event date: 19920821

UG1501 Laying open of application
A201 Request for examination
UA0201 Request for examination

Patent event date: 19950816

Patent event code: UA02012R01D

Comment text: Request for Examination of Application

Patent event date: 19920821

Patent event code: UA02011R01I

Comment text: Application for Utility Model Registration

E701 Decision to grant or registration of patent right
UE0701 Decision of registration

Patent event date: 19980622

Comment text: Decision to Grant Registration

Patent event code: UE07011S01D

REGI Registration of establishment
UR0701 Registration of establishment

Patent event date: 19980801

Patent event code: UR07011E01D

Comment text: Registration of Establishment

UR1002 Payment of registration fee

Start annual number: 1

End annual number: 3

Payment date: 19980801

UG1601 Publication of registration
UR1001 Payment of annual fee

Payment date: 20010725

Start annual number: 4

End annual number: 4

UR1001 Payment of annual fee

Payment date: 20020716

Start annual number: 5

End annual number: 5

UR1001 Payment of annual fee

Payment date: 20030718

Start annual number: 6

End annual number: 6

UR1001 Payment of annual fee

Payment date: 20040719

Start annual number: 7

End annual number: 7

UR1001 Payment of annual fee

Payment date: 20050721

Start annual number: 8

End annual number: 8

UR1001 Payment of annual fee

Payment date: 20060720

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20070720

Year of fee payment: 10

UR1001 Payment of annual fee

Payment date: 20070720

Start annual number: 10

End annual number: 10

EXPY Expiration of term