[go: up one dir, main page]

JPWO2008053833A1 - 多層プリント配線板 - Google Patents

多層プリント配線板 Download PDF

Info

Publication number
JPWO2008053833A1
JPWO2008053833A1 JP2008542097A JP2008542097A JPWO2008053833A1 JP WO2008053833 A1 JPWO2008053833 A1 JP WO2008053833A1 JP 2008542097 A JP2008542097 A JP 2008542097A JP 2008542097 A JP2008542097 A JP 2008542097A JP WO2008053833 A1 JPWO2008053833 A1 JP WO2008053833A1
Authority
JP
Japan
Prior art keywords
layer
insulating
substrate
insulating layer
core substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008542097A
Other languages
English (en)
Inventor
大介 池田
大介 池田
藤井　直明
直明 藤井
清治 井澤
清治 井澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of JPWO2008053833A1 publication Critical patent/JPWO2008053833A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 配線の取り回しの自由度を高めることができる多層プリント配線板を提供する。【解決手段】 多層プリント配線板は、各絶縁層の厚さを約１００μｍ以下にすると共に、各絶縁層上の導体回路を電気的に接続する複数のバイアホールを、絶縁層表面から内側に向かうにつれて縮径するようなテーパ形状とし、それらのバイアホールを対向配置して多段スタックビア構造を有してなることに特徴がある。【選択図】 図１

Description

本発明は、ＩＣチップなどの電子部品を載置するＩＣパッケージ等に用い得る多層プリント配線板に関し、特にコア基板に層間樹脂絶縁層をビルドアップしてなる多層プリント配線板に関するものである。
ＭＰＵ用などの半導体素子を実装したＩＣパッケージなどに用いられている基板として、ビルドアップからなる多層プリント配線板がある。それらは、心材が含有された樹脂材料（例えば、ガラスエポキシ樹脂）であるコア基板上に、心材などが含有されていない層間絶縁材料（例えば、エポキシ樹脂を主成分とした樹脂）を積層して、非貫通孔であるバイアホールをレーザなどにより形成し、バイアホール内にめっきなどにより導電層を形成して、コア基板と層間絶縁上の導体層と電気接続をされている。その表層には、半田バンプ、半田層が形成されて、ＩＣチップ、電子部品など実装される多層プリント配線板である。これらには、フルアディテイブ法、セミアディテイブ法がある。
また、絶縁材料である銅張積層板を積層し、層間の接続には非貫通孔であるバイアホールをレーザなどにより形成し、バイアホール内にめっき、ペーストなどにより導電層を形成して、電気接続させている。その表層には、半田バンプ、半田層が形成されて、ＩＣチップ、電子部品など実装される多層プリント配線板である。従来技術のビルドアップ多層プリント配線板として、例えば、特開平５−０２９７６０号にコア基板となる基板上に絶縁層を形成することが開示されている。特開平７−３３９９１号には、層間絶縁層に用いる樹脂複合体に関する技術が開示されている。
特開平５−０２９７６０号公報 特開平７−３３９９１号公報
現在、コア基板にスルーホールを形成する際に、ドリルにより通孔を穿設している。このため、通孔の径として、３００μｍが最小限界であり、スルーホールの密度をドリル径で決定される値以上高めることができなかった。このため、コア基板にレーザにより通孔を穿設する方法が検討されているが、コア基板は１mm程度の厚みがあるため、微細な通孔を形成することは難しかった。また、スルーホールを設けるため配線が一義的に決まっていた。
本発明は配線の取り回しの自由度を高めることができる多層プリント配線板を提供することにある。
本発明者らは、コア基板として絶縁層が複数層を有する多層コア基板を用い、多層コア基板における導体回路同士の電気的接続を行うバイアホールの形状および積層形態に注目した。
本願発明の多層プリント配線板は、
多層コア基板で、少なくとも３層からなる絶縁層からなり、層間接続は、バイアホールにより接続され、
多層コア基板の表層の導体回路は層間絶縁層のバイアホールと接続されている。
本願発明の多層プリント配線板は、
多層コア基板で、少なくとも３層からなる絶縁層からなり、層間接続は、バイアホールにより接続され、
層間絶縁層は、多層コア基板の両面に形成され、
多層コア基板の表層の導体回路は層間絶縁層のバイアホールと接続されている。
本願発明の多層プリント配線板は、
多層コア基板で、少なくとも３層からなる絶縁層は心材が含浸されている絶縁材料であり、層間接続は、バイアホールにより接続され、
層間絶縁層は、多層コア基板上に形成され、心材が含浸されていない絶縁材料からなり、
多層コア基板の表層の導体回路は層間絶縁層のバイアホールと接続されている。
本願発明の多層プリント配線板は、
多層コア基板で、少なくとも３層からなる絶縁層からなり、層間接続は、バイアホールにより接続され、
多層コア基板の表層の導体回路は、層間絶縁層のバイアホールにより接続されて、
多層コア基板もしくは層間絶縁の導体回路は、外側に延出されている。
本願発明の多層プリント配線板は、
多層コア基板で、絶縁層は少なくとも３層以上であり、バイアホールに介して接続され、
多層コア基板の表層の導体回路は、層間絶縁層のバイアホールと接続されて、
多層コア基板のバイアホールおよび層間絶縁層のバイアホールは、バイアホールは導電性材料により充填されている。
導電性材料は、メッキ膜、導電性ペースト、半田材料、導体層の塊のいずれかにより、施されていることが望ましい。
本願発明の多層プリント配線板は、
多層コア基板で、複数の絶縁層であり、各絶縁層の厚みは２５０μｍ以下からなり、かつ、バイアホールを介して層間接続がされ
多層コア基板の表層の導体回路は層間絶縁層のバイアホールと接続されている。
本願発明の多層プリント配線板は、
多層コア基板で、絶縁層は、２Ｎ＋１（Ｎ＝自然数）層からなり、かつ、バイアホールを介して層間接続がされ
多層コア基板の表層の導体回路は層間絶縁層のバイアホールと接続されている。
本願発明の多層プリント配線板は、
多層コア基板で、複数の絶縁層であり、絶縁層は、心材が含浸された樹脂材料であり、かつ、バイアホールを介して層間接続がされ
多層コア基板の表層の導体回路は層間絶縁層のバイアホールと接続されている。
本願発明の多層プリント配線板は、多層コア基板で、複数の絶縁層で有り、かつ、バイアホールを介して層間接続され、
多層コア基板のバイアホールは導電性材料により充填され、
多層コア基板の表層の導体回路は、層間絶縁層のバイアホールと接続されている。
導電性材料は、メッキ膜、導電性ペースト、半田材料、導体層の塊のいずれかにより、施されていることが望ましい。
本願発明の多層プリント配線板は、
多層コア基板では、少なくとも３層からなるスタックバイアホールを有し、
多層コア基板の表層の導体回路は、層間絶縁層のバイアホールと接続されている。
本願発明の多層プリント配線板は、
多層コア基板では、複数層である絶縁層を有し、バイアホールを介して接続され、
多層コア基板では、複数層である絶縁層を有し、バイアホールを介して接続され、
コア基板の最下層のバイアホールの中心軸は、コア基板の最上層のバイアホールの中心軸に対して、コア基板の外周方向に偏位して形成され、
多層コア基板の表層の導体回路は、層間絶縁層のバイアホールと接続されている。
本発明の多層プリント配線板は、多層コア基板では、複数層である絶縁層を有し、バイアホールを介して接続され、
多層コア基板のバイアホールを一方の絶縁層は、内側に向かって配設された他の絶縁層に形成された第１のビア群と、他方の絶縁層から内側に向かって配設された他の絶縁層に形成された第２のビア群とに分け、これらの対向する位置関係に積層された各ビア群に属するバイアホールを、
多層コア基板の表層の導体回路は、層間絶縁層のバイアホールと接続されている。
本発明は、
絶縁層と導体層とが交互に積層され、導体層同士が絶縁層に設けたバイアホールを介して電気的に接続されてなる多層コア基板に、層間絶縁層と導体層とが形成されて、層間絶縁層に設けたバイアホールを介して電気的な接続の行われる多層プリント配線板において
前記多層コア基板のバイアホールは、最も外側に位置する２つの絶縁層のうちの一方の絶縁層から内側に積層された少なくとも１層の絶縁層に設けたバイアホールからなる第１のビア群と、最も外側に位置する２つの絶縁層のうちの他方の絶縁層から内側に積層された少なくとも１層の絶縁層に設けたバイアホールからなる第２のビア群とから構成され、
前記第１のビア群および第２のビア群を構成するバイアホールは、絶縁層の厚み方向に向かうにつれて縮径するようなテーパ形状を有することを技術的特徴とする。
前記絶縁層の厚みは、約２５０μｍ以下であることが望ましい。
また、絶縁層の厚みは、約１００μｍ以下であることがより望ましい。
また、本発明は、
導体回路を有する一の絶縁基板の両面に、導体回路を有する他の絶縁基板がそれぞれ少なくとも１層積層され、前記一の絶縁基板に設けた導体回路と他の絶縁基板に設けた導体回路とが、各絶縁基板に設けたバイアホールを介して電気的に接続されてなる多層コア基板に、層間絶縁層と導体層とが形成されて、層間絶縁層に設けたバイアホールを介して電気的な接続の行われる多層プリント配線板において
前記多層コア基板の前記一の絶縁基板の一方の表面に積層された絶縁基板に設けたバイアホールは、前記絶縁基板の表面あるいはその表面上に設けた導体回路の表面に対してテーパをなすような形状に形成される第１のビア群を構成すると共に、
前記一の絶縁基板の他方の表面に積層された絶縁基板に設けたバイアホールは、前記絶縁基板の表面あるいはその表面上に設けた導体回路の表面に対してテーパをなすような形状に形成される第２のビア群を構成し、かつ前記絶縁基板の厚みは、約２５０μｍ以下であることを技術的特徴とする。
また、絶縁層の厚みは、約１００μｍ以下であることがより望ましい。
さらに、本発明は、
導体回路を有する内層の絶縁基板の両面に、導体回路を有する外層の絶縁基板が少なくとも１層積層され、前記内層の絶縁基板に設けた導体回路と外層の絶縁基板に設けた導体回路とが、各絶縁基板に設けたバイアホールを介して電気的に接続されてなる多層コア基板に、層間絶縁層と導体層とが形成されて、層間絶縁層に設けたバイアホールを介して電気的な接続の行われる多層プリント配線板において
前記多層コア基板の前記内層の絶縁基板の一方の表面に積層された前記外層の絶縁基板に設けたバイアホールは、前記外層の絶縁基板の表面あるいはその表面上に設けた導体回路の表面に対してテーパをなすような形状に形成される第１のビア群を構成すると共に、前記内層の絶縁基板の他方の表面に積層された前記外層の絶縁基板に設けたバイアホールは、前記外層の絶縁基板の表面あるいはその表面上に設けた導体回路の表面に対してテーパをなすような形状に形成される第２のビア群を構成し、かつ、前記内層の絶縁基板または外層の絶縁基板の厚みは、約２５０μｍ以下であることを技術的特徴とする。
また、絶縁層の厚みは、約１００μｍ以下であることがより望ましい。
本願の発明において、前記第１のビア群は、前記第２のビア群と対向するような位置関係で積層されて、多段スタックビア構造を形成することができ、また、前記第２のビア群に対して絶縁層の厚み方向にほぼ直交する方向にシフトされた位置関係で積層することができる。
また、前記第１のビア群または前記第２のビア群を形成する各バイアホールは、互いにほぼ同一直線上に位置するように積層することができ、また、互いに絶縁層の厚み方向にほぼ直交する方向にシフトされた位置関係で積層することができる。
また、前記各バイアホールは、それが形成されている絶縁基板の表面あるいはその表面上に設けた導体回路の表面に対して、内角で約６０〜約９０度のテーパを有するような形状に形成することができる。
また、前記各バイアホールは、絶縁基板に形成した開口内にめっきを充填することによって形成することができる。
さらに、前記第１ビア群および第２ビア群を構成するバイアホールは、多段スタックビア構造を形成することができる。
本発明の多層プリント配線板では、コア基板が、複数の絶縁層からなり、絶縁層を介して積層された導体層同士をバイアホール介して、電気的に接続する多層コア基板である。少なくとも３層である絶縁層を用いることが望ましい。それにより、必要に応じて、バイアホールをスタックして、コア基板をおおよそ直線状に、接続することもできるし、各層ごとに導体回路もしくはバイアホールを介して、基板の外周へ偏位することもできるのである。つまり、コア基板内で配線の自由を確保させることができるのである。また、ＩＣパッケージとなる多層プリント配線板に多層コア基板を用いるすることにより、バイアホールを対向する位置に配置することも可能となる。その構成にすることにより、配線の自由度あるいは、反りに対する耐性を確保することも可能となるのである。
さらに、多層コア基板は、２Ｎ＋１（Ｎ：自然数）での複数層で絶縁層を形成してもよい。これにより、Ｎ層目の絶縁層がコア基板の中心となっていくために、その両面の同数の絶縁層を積層されるために、コア基板自体の剛性が確保されるのである。
本発明において用いられるコア基板の絶縁層あるいは絶縁基板としては、心材が含浸された絶縁材料を用いることが望ましい。これにより、コア基板を形成する絶縁層の剛性が確保される。さらに、絶縁層を一定の厚みよりも薄くしたとしても、バイアホールを形成させることができるので、層間の接続を行なうことが可能となるのである。
心材が含浸された絶縁材料には、たとえば、ガラス布エポキシ樹脂基材、フェノール樹脂基材、ガラス布ビスマレイミドトリアジン樹脂基材、ガラス布ポリフェニレンエーテル樹脂基材、アラミド不織布−エポキシ樹脂基材、アラミド不織布−ポリイミド樹脂基材などから選ばれる硬質な積層基材が挙げられる。これ以外にもプリント配線板に用いられる絶縁材料を用いることができる。
このような絶縁樹脂もしくは絶縁基板の厚みは、約２５０μｍ以下であることが望ましいのである。また、更に望ましいのは、約１００μｍ以下である。これにより、多層コア基板の総厚みを薄くすることができ、多層コア基板を貫通する電気特性（例えば、インピーダンス）が確保されるのである。
このような絶縁層あるいは絶縁基板の片面または両面に導体回路を形成した回路基板を積層中心として、その回路基板の表面に絶縁層と導体層とを交互に積層することにより、多層化した多層コア基板が得られる。また、このような多層コア基板におけるすべて絶縁層あるいは絶縁基板の厚みを約２５０μｍ以下にすることによって、多層化した多層コア基板自体の厚みを薄くすることを可能にしている。
また、本発明において、多層コア基板は、絶縁層の層間を接続するバイアホールに、導電性材料により形成されることによって、電気接続を確保されるのである。
導電性材料とは、めっき処理、導電性ペースト、半田材料、導体層の塊などのいずれかを用いることができる。その中でもめっき処理を用いて形成されることが望ましい。これらを単独もしくは２種以上を用いて、導電性を確保してもよい。
また、バイアホールには、導電性材料が完全に充填されていてもよい（いわゆるフィールド形状であってもよい）し、導電性材料が非充填な状態であってもよい。これらの混合であってもよい。
上記バイアホール形成に用いられるめっき膜は、電解めっきあるいは無電解めっき処理によって形成され、用いられる金属としては、銅、ニッケル、鉄、コバルトなどの金属単体であってもよく、これらの金属を主とする合金であってもよい。
また、バイアホール径は、約１５０μｍ以下であることが望ましい。それにより、多層コア基板における配線の高密度化が得られるからである。それにより、電気特性が確保されることもある。
多層コア基板内のバイアホールは、スタックビア構造となってもよい。例えば、３段以上であるスタックビア構造であってもよい。それにより、多層コア基板を貫通するスタックビア構造であってもよいし、多層コア基板の部分的に貫通するスタックビア構造であってもよい。また、スタックビアは、同一直線状であってもよいし、大まかな直線状（例えば、ビアの中心線が大体他のバイアホールに位置することを意味する）であってもよい。結果として、スタックビア構造となっているものであれば、電気特性を確保されるのである。
多層コア基板に形成される導体回路の厚みは、約４０μｍ以下であることが望ましい。
より望ましいのは、導体回路の厚みが、約２５μｍ以下である。
本発明における多段スタックビアは、図１に示すように、ビアが形成された絶縁層の厚み方向に向かうにつれて縮径するような形状、あるいは絶縁基板の表面またはその表面上に設けた導体回路の表面に対してテーパをなすような形状、あるいは、積層された絶縁基板の内側から外側に向かうにつれて裾広がりとなるようなテーパを有する形状に形成されたものでもよい。
たとえば、代表的には、上面が底面よりも面積が広いほぼ円錐台形に形成されることが望ましく、絶縁基板の厚み方向への断面形状（ほぼ台形）におけるテーパの内角が約６０〜約９０度の範囲内であることが望ましい。
前述の範囲では、多段スタックビアのアンカー効果を相殺することなく、反りを抑制できると推定される。
上記多段スタックビアにおける底面側のビア径（以下、「ビア底径」という）は、少なくとも直径で約１０μｍあればよい。その理由としては、ビア形成はめっき処理により行われ、そのめっき膜の形成には、ビア底径として少なくとも約１０μｍが必要である。それによって、上層の導体層（上層の導体回路およびビア）と下層の導体回路との間の電気的な接続を行うことができるのである。
本発明における多段スタックビアでは、より外側にあるバイアホール（上層のバイアホール）の底面と、より内側にあるバイアホール（下層のバイアホール）の底面とが同一位置で重なるように形成することが好ましい。即ち、第１ビア群または第２ビア群をそれぞれ構成する複数のバイアホールにおいて、各バイアホール同士がほぼ同一の直線上にあるように形成することができる。
また、上層のバイアホールの底面と下層のバイアホールの底面とが、その一部においてでも重なりがあれば、テーパ形状付与による機能を果たすことができる。
さらに、第１ビア群または第２ビア群をそれぞれ構成する複数のバイアホールにおいて、各バイアホール同士が互いに絶縁層の厚み方向にほぼ直交する方向にシフトされた位置に、かつ、それらのバイアホールの底面が、絶縁基板の厚み方向において少なくとも一部で重なるような位置に積層することができる。
例えば、図１０（Ａ）に示すように第１ビア群または第２ビア群をそれぞれ構成する複数のバイアホールを、バイアホール径の約１/２だけ互いにシフトした位置に積層することができる。また、図１０（Ｂ）に示すように第１ビア群または第２ビア群をそれぞれ構成する複数のバイアホールを、ほぼバイアホール径だけ互いにシフトした位置に積層することもできる。
また、本発明における多段スタックビアを構成する第１のビア群または第２のビア群は、少なくとも２層以上の絶縁基板を設け、それらの絶縁基板に設けたバイアホールを積層させることにより形成されることが好ましい。即ち、３層、４層、あるいはそれ以上のバイアホールを積層させて第１のビア群または第２のビア群を構成してもよい。
それぞれのスタックビア、即ち、第１のビア群および第２のビア群は、同一の積層数（例えば、第１のビア群：３層、第２のビア群：３層）であってもよいし、異なる積層数（例えば、第１のビア群：２層、第２のビア群：３層）であってもよい。基本的には、多段スタックビアを構成する第１のビア群と第２のビア群とを対向する位置関係に形成させることにより、多層コア基板の電気接続性や信頼性を確保させることができる。
本発明における多段スタックビアは、電気的な接続を有している導体層であってもよいが、電気的な接続がない導体層、いわゆるダミーの導体層であってもよい。多段スタックビアがダミーの導体層から形成される場合には、ダミー以外の導体層（ダミー導体層の周辺に存在する導体層や対向する多段スタックビアなどで電気的な接続を有する導体層を指す）でも同様の効果を得られる。
また、本発明における多段スタックビアを構成する第１のビア群および第２のビア群は、各絶縁基板の導体回路が形成されている領域内で、ほぼ同一位置（同一直線上にある）に配置されるか、あるいは、互いにシフトされた位置関係を保った状態（分散状態）に配置されることが望ましい。
たとえば、絶縁基板の全領域に亘って第１のビア群およびまたは第２のビア群を、均等に分散配列させることにより、外部応力による反りに対する耐性を確保させることができる。
また、外部応力による反りの影響を最も受けやすい、主に絶縁基板の中央部分に第１のビア群およびまたは第２のビア群を、集中的に配列させることにより、外部応力に対する耐性を確保させることができる。
また、絶縁基板の中央部には配列させないで、主に絶縁基板の中央部を囲んだ周辺部に第１のビア群およびまたは第２のビア群を配列させることもできる。このような配列により基板の反りに対する耐性を得られやすくなる。多層コア基板の平坦性を確保させることができる。
さらに、主に絶縁基板の中央部分においては、第１のビア群および第２のビア群を対向配置させ、周辺部においては、第１のビア群および第２のビア群を互いにシフトさせた状態で配置することもできる。
本発明によれば、積層中心となる絶縁層およびその一方の表面側に積層される絶縁層に設けた第１のビア群と、積層中心となる絶縁層の他方の表面側に積層される絶縁層に設けた第２のビア群とが対向配置されてなる多段スタックビア構造を構成すると共に、各ビア群に属するバイアホールが、厚み方向に向かうにつれて縮径するようなテーパ形状、即ち、絶縁層の表面あるいはその表面上に設けた導体回路の表面に対してテーパをなすような形状に形成されているので、積層される絶縁層あるいは絶縁基板の厚さが約２５０μｍ以下の薄い層であっても、外部からの発生した外部応力（落下した際に発生した衝撃力などを指す）に対して、絶縁層あるいは絶縁基板の反りを抑えることができる。
その結果、多層プリント配線板の信頼性や耐落下性が確保することができる。
また、多段スタックビアが絶縁層内部に形成されているために、絶縁層あるいは絶縁基板の反りに対しても、杭の役目を果たすことになり、絶縁層あるいは絶縁基板が反りにくくなる。それ故に、コア基板の平坦性が損なわれることがないので、ヒートサイクル条件下などの信頼性試験においても、信頼性を確保することができる。
さらに、絶縁層あるいは絶縁基板の厚みが約１００μｍ以下であり、そのような絶縁層あるいは絶縁基板に導体回路を設け、それらを多層化して多層コア基板を形成する場合にも有用である。多層プリント配線板の信頼性や耐落下性が確保することができると推定される。
また、多段スタックビア（第１のビア群と第２のビア群）が対向した位置に形成されることにより、絶縁層あるいは絶縁基板の外側方向と内側方向の両方の反りに対して、有用である。その結果、多層プリント配線板の信頼性や耐落下性を確保することができる。
また、多段スタックビアが対向する位置に形成されることにより、絶縁基板自体の剛性が確保される。
多層コア基板の両面もしくは片面の層間絶縁層（心材が含浸されていない絶縁材料）を形成させるのである。この層間絶縁層上に、バイアホールを形成し、導体層を形成させるのである。その結果、多層コア基板の導体回路と層間絶縁層のバイアホールを介して、接続される多層プリント配線板が得られるのである。
以下、本発明に係る多層プリント配線板の多層コア基板を製造する方法の一例について、具体的に説明する。
（１）本発明に係る多層コア基板を製造するに当たって、それを構成する基本単位としての回路基板は、絶縁性基材の片面もしくは両面に銅箔が貼付けられたものを出発材料として用いることができる。
この絶縁性基材は、たとえば、ガラス布エポキシ樹脂基材、ガラス布ビスマレイミドトリアジン樹脂基材、ガラス布ポリフェニレンエーテル樹脂基材、アラミド不織布−エポキシ樹脂基材、アラミド不織布−ポリイミド樹脂基材等から選ばれる絶縁材料が使用されることができる。、特に、ガラス布エポキシ樹脂基材が最も好ましい。
上記絶縁性基材の厚さは、約２５０μｍ以下であることが望ましい。
上記回路基板にレーザを用いてバイアホール形成用開口を形成させるには、レーザ照射により銅箔と絶縁基材を同時に穿孔するダイレクトレーザ法と、銅箔のバイアホールに該当する銅箔部分をエッチングにより除去した後、レーザ照射により絶縁基材に穿孔するコンフォーマル法があるが、本発明ではそのどちらを用いてもよい。
上記絶縁性基材に貼付された銅箔の厚さは、約５〜約２０μｍが望ましい。
前述の範囲ではレーザ加工を用いて、絶縁性基材にバイアホール形成用開口を形成する際に、バイアホール位置に対応する銅箔の端面部分が変形することがあるため、所定形状の導体回路を形成しやすいことと、エッチングにより微細な線幅の導体回路パターンを形成しやすいからである。
この銅箔は、ハーフエッチングによってその厚みを調整してもよい。この場合、銅箔の厚みは、上記数値よりも大きいものを用い、エッチング後の銅箔の厚みが上記範囲となるように調整する。
また、回路基板として両面銅張積層板を用いる場合は、銅箔厚みが上記範囲内であるが、両面でその厚みが異なっていてもよい。後工程を阻害しないようにすることができる。
上記絶縁性基材および銅箔としては、特に、エポキシ樹脂をガラスクロスに含潰させてＢステージとしたプリプレグと、銅箔とを積層して加熱プレスすることにより得られる片面もしくは両面銅張積層板を用いることが好ましい。
その理由は、銅箔がエッチングされた後の製造工程中で、配線パターンやバイアホールの位置がずれることがなく、位置精度に優れるからである。
（２）次に、レーザ加工によって絶縁性基材にバイアホール形成用開口を設ける。
回路基板の形成に片面銅張積層板を用いる場合には、銅箔が貼付けられた側と反対側の絶縁性基材表面に炭酸ガスレーザ照射を行って、絶縁性基材を貫通して、銅箔（あるいは導体回路パターン）に達する開口を形成する。
回路基板の形成に両面銅張積層板を用いる場合には、銅箔が貼付けられた絶縁性基材の片方の表面に炭酸ガスレーザ照射を行って、銅箔と絶縁性基材の両方を貫通して、絶縁性基材の他方の表面に貼付した銅箔（あるいは導体回路パターン）に達する開口を形成する、あるいは、絶縁性基材に貼付された片方の銅箔表面に、バイアホール径よりもやや小さな径の孔をエッチングにより形成した後、その孔を照射マークとして炭酸ガスレーザ照射を行って、絶縁性基材を貫通して、絶縁性基材の他方の表面に貼付した銅箔（あるいは導体回路パターン）に達する開口を形成する。
このようなレーザ加工は、パルス発振型炭酸ガスレーザ加工装置によって行われ、その加工条件は、バイアホール形成用開口の側壁が絶縁性基材の表面に対して、約６０〜約９０度のテーパをなすように決められる。
たとえば、パルスエネルギーが約０．５〜約１００ｍＪ、パルス幅が約１〜約１００μｓ、パルス間隔が約０．５ｍｓ以上、ショット数が２〜１０の範囲内とすることによって、開口側壁のテーパ角度を調整することができる。
そして、上記加工条件のもとで形成され得るバイアホール形成用開口の口径は、約５０〜約２５０μｍであることが望ましい。その範囲内では、テーパを確実に形成することができる。また、配線密度を高めることを可能にする。
（３）上記（２）の工程で形成された開口の側壁および底壁に残留する樹脂残滓を除去するためのデスミア処理を行ってもよい。
このデスミア処理は、酸あるいは酸化剤（例えば、クロム酸、過マンガン酸）の薬液処理等の湿式処理や酸素プラズマ放電処理、コロナ放電処理、紫外線レーザ処理またはエキシマレーザ処理等の乾式処理によって行われる。
これらのデスミア処理方法からいずれの方法を選択するかは、絶縁基材の種類、厚み、バイアホールの開口径、レーザ照射条件などに応じて、残留が予想されるスミア量を考慮して選ばれる。
（４） 次に、デスミア処理した基板の銅箔面に対して、銅箔をめっきリードとする電解銅めっき処理を施して、開口内に電解銅めっきを完全に充填してなるバイアホール（フィルドビア）を形成する。
なお、場合によっては電解銅めっき処理の後、基板のバイアホール開口の上部に盛り上がった電解銅めっきを、ベルトサンダー研磨、バフ研磨、エッチング等によって除去して平坦化してもよい。
また、無電解めっき処理を施した後、電解銅めっき処理を施してもよい。この場合には、無電解めっき膜は、銅、ニッケル、銀等の金属を用いてもよい。
（５）次いで、上記（４）において基板上に形成された電解銅めっき膜上に、エッチングレジスト層を形成する。エッチングレジスト層は、レジスト液を塗布する方法あるいは予めフィルム状にしたものを貼付する方法のいずれの方法でもよい。このレジスト層上に予め回路が描画されたマスクを載置して、露光、現像処理することによってエッチングレジスト層を形成し、エッチングレジスト非形成部分の金属層をエッチングして、導体回路およびランドを含んだ導体回路パターンを形成する。
このエッチング液としては、硫酸−過酸化水素、過硫酸塩、塩化第二銅、塩化第二鉄の水溶液から選ばれる少なくとも1種の水溶液が望ましい。
上記銅箔および電解銅めっき膜をエッチングして導体回路を形成する前処理として、ファインパターンを形成しやすくするため、あらかじめ、電解銅めっき膜の表面全面をエッチングすることによって厚さを調整してもよい。
導体回路の一部としてのランドは、その内径がバイアホール口径とほぼ同様であるか、その外径をバイアホール径よりも大きくし、ランド径を７５〜３５０μｍの範囲に形成することが好ましい。その理由は、ランド径を上記範囲内にすることにより、ビアの位置がシフトしたとしても、多段スタックビアとしての役目を果たすことが出来るからである。
上記（１）〜（５）の工程にしたがって作製された回路基板を積層中心として、その片面または両面に、絶縁樹脂層と銅箔とを積層させる。これにより、絶縁樹脂層が１層または２層だけ多層化した基板となる。
そして、上記（２）〜（５）と同様の工程により、積層化した絶縁樹脂層に、バイアホールおよび導体回路を形成させ、さらに、絶縁樹脂層と銅箔とを積層させて、上記（２）〜（５）と同様の工程を繰り返し行うことにより、更に多層化したプリント配線板を得ることができる。
前述した方法は、絶縁樹脂層の積層を逐次積層することにより絶縁樹脂層の多層化が行われるが、必要に応じて、絶縁樹脂層の積層を、絶縁樹脂層が１単位の回路基板を２層以上に積層し、一括で加熱圧着して多層コア基板として形成してもよい。
このような工程により形成した多層コア基板においては、積層される各回路基板または各絶縁樹脂層に形成されるバイアホールは、そのバイアホールが形成される回路基板の表面または絶縁樹脂層の表面に対して内角で６０〜９０度のテーパが付与されている。そして、積層中心となる回路基板を含んだ少なくとも１層の絶縁樹脂層に形成されるバイアホールは、第１のビア群を構成し、第１のビア群を構成する絶縁樹脂層に対向して配置、積層される少なくとも１層の他の絶縁樹脂層に形成されたバイアホールは、第２のビア群を構成している。これらの第１ビア群および第２ビア群により多段スタックビアが構成され、各ビア群は、バイアホールが形成される絶縁樹脂層の表面に対して内角で６０〜９０度のテーパが付与されていることが望ましい。
この多層コア基板に層間絶縁層及び導体回路をビルドアップして多層プリント配線板を形成する。この多層プリント配線板の最外層にソルダーレジスト層を配設し、ソルダーレジスト層の開口に設けたパッドに、半田バンプを形成する。
上記半田バンプの供給方法としては、半田転写法や印刷法を用いることができる。
ここで、半田転写法は、プリプレグに半田箔を貼り合わせ、この半田箔を開口部分に相当する箇所のみを残してエッチングすることにより、半田パターンを形成して半田キャリアフィルムとし、この半田キャリアフィルムを、基板のソルダーレジスト開口部分にフラックスを塗布した後、半田パターンがパッドに接触するように積層し、これを加熱して転写する方法である。
一方、印刷法は、パッドに相当する箇所に開口を設けた印刷マスク（メタルマスク）を基板に載置し、半田ペーストを印刷して加熱処理する方法である。このような半田バンプを形成する半田としては、Ｓｎ／Ａｇ半田、Ｓｎ／Ｉｎ半田、Ｓｎ／Ｚｎ半田、Ｓｎ／Ｂｉ半田などが使用できる。
また、多層コア基板の層構成としては、図１３（Ｂ）に示すように信号層２４Ｓ１,２４Ｓ２、グランド層２４Ｇ１,２４Ｇ２を交互に配置してもよい。これにより、コア基板内での電気特性を改善し易くなる。
さらに、必要に応じて、図１３（Ａ）に示すように多層コア基板内に、コンデンサ（含む誘電体層）Ｃ、抵抗Ｒ、インダクタ（図示せず）などを内蔵してもよい。それにより、電気特性を改善し易くなる。
これらに多層コア基板を用いることにより、電気特性が安定しやすくなる（例えば、インダクタンスが安定）と推定される。
（実施例１）
次に、本発明の実施例１に係る多層プリント配線板１０の構成について、図１〜図２を参照して説明する。図１は、該多層プリント配線板１０の断面図を、図２は、図１に示す多層プリント配線板１０にＩＣチップ１００を取り付け、ドータボード１２０へ載置した状態を示している。図１に示すように、多層プリント配線板１０では、多層コア基板３０の表面に導体回路２４Ｂ、２４Ｃが形成されている。多層コア基板３０の表面と裏面とはバイアホール２０Ｂ、２０Ａ、２０Ｃを介して接続されている。多層コア基板３０上に、バイアホール６０及び導体回路５８の形成された層間樹脂絶縁層５０と、バイアホール１６０及び導体回路１５８の形成された層間樹脂絶縁層１５０とが配設されている。該バイアホール１６０及び導体回路１５８の上層にはソルダーレジスト層７０が形成されている。ソルダーレジスト層７０には、開口７１が形成されている。多層プリント配線板の上面側には、該ソルダーレジスト層７０の開口７１を介して半田バンプ７８Ｕが形成されている。下面側には半田バンプ７８Ｄが形成されている。なお、図１では、バイアホール１６０を露出するよう形成されているが、バイアホール１６０と導体回路１５８の一部を含むように開口を形成してもよい。
図２中に示すように、多層プリント配線板１０の上面側の半田バンプ７８Ｕは、ＩＣチップ１００の電極１０２へ接続される。一方、下面側の半田バンプ７８Ｄは、ドータボード１２０のランド１２２へ接続されている。
引き続き、実施例１の多層プリント配線板の製造方法について説明する。
（１） まず、多層プリント配線板の多層コア基板３０を構成する一つの単位としての回路基板を製作する。この回路基板は積層されるべき複数の絶縁層のうち積層中心となるべき基板であり、エポキシ樹脂をガラスクロスに含潰させてＢステージとしたプリプレグと銅箔とを積層して加熱プレスすることにより得られる両面銅張積層板１２Ａを出発材料として用いる（図３（Ａ）参照）。
上記絶縁性基材１４Ａの厚さは６０μｍ、銅箔１６Ａの厚さは１２μｍであった。この積層板の銅箔を１２μｍよりも厚いものを用いて、エッチング処理により、銅箔の厚みを１２μｍに調整してもよい。
（２） 銅箔１６Ａを有する両面回路基板１２Ａに、炭酸ガスレーザ照射を行って、銅箔１６Ａおよび絶縁性基材１４Ａを貫通して、反対面の銅箔に至るバイアホール形成用開口１８Ａを形成する。その後、レーザ加工により形成した開口内を過マンガン酸の薬液処理によってデスミア処理してもよい（図３（Ｂ）参照）。
なお、この実施例においては、バイアホール形成用の開口１８Ａの形成には、日立ビア社製の高ピーク短パルス発振型炭酸ガスレーザ加工機を使用し、厚みが１２μｍの銅箔が貼付された厚み６０μｍのガラス布エポキシ樹脂基材に対して、以下のような加工条件にて銅箔上にダイレクトにレーザビーム照射を行って、７５μｍφの開口１８Ａを１００穴／秒のスピードで形成する。
このような条件で形成した開口１８Ａは、開口内壁が絶縁性基材１４Ａの表面に対して６５度のテーパ角度（内角）を有するほぼ円錐台形である。
（レーザ加工条件）
パルスエネルギー： ０．５〜１００ｍＪ
パルス幅： １〜１００μｓ
パルス間隔： ０．５ｍｓ以上
ショット数： ２
発振周波数： ２０００〜３０００Ｈｚ
（３） デスミア処理を終えたバイアホール形成用開口１８Ａを設けた側の銅箔１６Ａ表面に、以下のような条件で、銅箔をめっきリードとする電解銅めっき処理を施し、電解銅めっき膜を形成する（図３（Ｃ）参照）。
〔電解めっき液〕
硫酸 ２．２４ ｍｏｌ／ｌ
硫酸銅 ０．２５ ｍｏｌ／ｌ
添加剤Ａ（反応促進剤） １０．０ ｍｌ／ｌ
添加剤Ｂ（反応抑制剤） １０．０ ｍｌ／ｌ
〔電解めっき条件〕
電流密度 １．１ Ａ／ｄｍ2
時間 ６５ 分
温度 ２２±２ ℃
添加剤Ａによりバイアホール形成用開口内の電解銅めっき膜の形成が促進され、逆に添加剤Ｂにより主として銅箔部分に付着されて、電解銅めっき膜の形成が抑制される。また、バイアホール形成用開口内が電解銅めっきで完全に充填されて、銅箔１６Ａとほぼ同一のレベルになると、添加剤Ｂが付着されるので、銅箔部分と同様に電解銅めっき膜の形成が抑制される。
これにより、開口１８Ａ内に電解銅めっきが充填されてなるバイアホール２０Ａが形成され、そのバイアホール２０Ａの表面と銅箔面とがほぼ同一レベルに形成される。
また、銅箔１６Ａおよび電解銅めっき膜からなる導体層をエッチングによって、厚みを調整してもよい。必要に応じて、サンダーベルト研磨およびバフ研磨の物理的方法によって導体層の厚みを調整してもよい。
（４） 上記（３）の工程により得られた基板の両面に対して、銅箔１６Ａおよび電解銅めっき膜からなる導体層上に、感光性ドライフィルムからなるレジストを１５〜２０μｍの厚みに形成した。このレジスト上にバイアホールのランドを含んだ導体回路が描画されたマスクを載置して、露光・現像処理して、エッチングレジスト層２２Ａを形成した（図３（Ｄ）参照）。そして、エッチングレジスト非形成部から露出する銅箔１６Ａおよび電解銅めっき膜に対して、過酸化水素水／硫酸からなるエッチング液を用いたエッチング処理を施して、溶解、除去させる。
（５）その後、エッチングレジスト層２２Ａをアルカリ液を用いて剥離させ、バイアホールランドを含む導体回路のパターン２４Ａが形成される。これにより、基板の表面と裏面の導体回路を電気的に接続するバイアホール２０Ａが形成され、そのバイアホール２０Ａと導体回路２４Ａを形成する銅箔部分とが平坦化されてなる回路基板が得られる（図３（Ｅ）参照）。
（６） 上記（１）〜（５）の工程を経て得られた回路基板の表面および裏面に対して、エポキシ樹脂をガラスクロスに含潰させてＢステージとした厚み６０μｍのプリプレグと、厚み１２μｍの銅箔とを重ね合わせ、これらを温度：８０〜２５０℃、圧力：１．０〜５．０ｋｇｆ／ｃｍ２のプレス条件のもとで加熱プレスすることによって、回路基板上に、厚み６０μｍの樹脂絶縁層１４Ｂ、１４Ｃおよび厚み１２μｍの導体層１６Ｂ、１６Ｃを積層する（図４（Ａ）参照）。
（７）次いで、上記（２）の工程とほぼ同様に、以下のような加工条件にて、基板の両面に対して炭酸ガスレーザ照射を行って、樹脂絶縁層１４Ｂ、１４Ｃおよび導体層１６Ｂ、１６Ｃを貫通して下層の導体回路２４Ａに達する６５μｍφのバイアホール形成用開口１８Ｂ、１８Ｃを１００穴／秒のスピードで形成し、その後、レーザ加工により形成した開口内を過マンガン酸の薬液処理によってデスミア処理する（図４（Ｂ）参照）。
なお、このような条件で形成した開口１８Ｂ、１８Ｃは、開口内壁が樹脂絶縁層１４Ｂ、１４Ｃの表面に対して６５度のテーパ角度（内角）を有するほぼ円錐台形である。
（レーザ加工条件）
パルスエネルギー： ０．５〜１００ｍＪ
パルス幅： １〜１００μｓ
パルス間隔： ０．５ｍｓ以上
ショット数： ２
発振周波数： ２０００〜３０００Ｈｚ
（８） 上記（３）の工程とほぼ同様にして、デスミア処理を終えたバイアホール形成用開口側の導体層１６Ｂ、１６Ｃに、以下のような条件で電解銅めっき処理を施して、電解銅めっき膜を形成する（図４（Ｃ）参照）。
〔電解めっき液〕
硫酸 ２．２４ ｍｏｌ／ｌ
硫酸銅 ０．２５ ｍｏｌ／ｌ
添加剤Ａ（反応促進剤） １０．０ ｍｌ／ｌ
添加剤Ｂ（反応抑制剤） １０．０ ｍｌ／ｌ
〔電解めっき条件〕
電流密度 １．１ Ａ／ｄｍ2
時間 ６５ 分
温度 ２２±２ ℃
これにより、開口１８Ｂ、１８Ｃ内に電解銅めっきが充填されてなるバイアホール２０Ｂ、２０Ｃが形成され、そのバイアホール２０Ｂ、２０Ｃの表面と銅箔面とがほぼ同一レベルに形成される。
（９） 上記（４）の工程とほぼ同様にして、上記（８）で得た電解銅めっき上に、感光性ドライフィルムからなるレジストを１５〜２０μｍの厚みで形成する。このレジスト上に導体回路、バイアホール２０Ｂ、２０Ｃのランド等が描画されたマスクを載置し、第二位置決めマークをカメラで撮像し、基板の位置合わせを行い、露光・現像処理を行うことによって、エッチングレジスト層２２Ｂ、２２Ｃを形成する（図４（Ｄ）参照）。
その後、レジスト非形成部に、過酸化水素水／硫酸からなるエッチング液を用いたエッチング処理を施して、非形成部に該当する銅めっき膜および銅箔を除去する。
（１０）次いで、エッチングレジスト層２２Ｂ、２２Ｃをアルカリ液によって剥離して、バイアホール２０Ｂ、２０Ｃおよびそのランドを含む導体回路２４Ｂ、２４Ｃが形成される。これにより、基板の表裏を接続するバイアホール２０Ｂ、２０Ｃと導体回路２４Ｂ、２４Ｃをなす銅箔部分とが平坦化された回路基板が得られる（図４（Ｅ）参照）。
これによって、両面回路基板１２Ａの両面に対して、それぞれ絶縁層１２Ｂ、１２Ｃおよび導体回路２４Ｂ、２４Ｃが形成されてなる多層化した多層コア基板を得ることができる。すなわち、絶縁層数が３、導体回路数が４であるような多層コア基板３０が形成され、両面回路基板１４Ａおよびその上方に積層された絶縁層１４Ｂに形成されたバイアホール２０Ａ、２０Ｂは、絶縁層表面に対して６５度のテーパをなすような円錐台形の第１のビア群を構成し、両面回路基板の下方に積層された絶縁層１４Ｃに形成されたバイアホール２０Ｃも、絶縁層表面に対して６５度のテーパをなすような円錐台形の第２のビア群を構成する。
（１１）引き続き、多層コア基板３０上に層間絶縁層を形成する。先ず、導体回路２４Ｂ、２４Ｃの表面にエッチング処理による粗化層（凹凸層）を形成する。その後、多層コア基板３０の両面に、基板より少し大きめの層間樹脂絶縁層用樹脂フィルムを基板上に載置し、圧力０．４５ＭＰａ、温度８０℃、圧着時間１０秒の条件で仮圧着して裁断する。その後、さらに、以下の方法により真空ラミネーター装置を用いて貼り付けることにより層間樹脂絶縁層５０を形成する（図５（Ａ））。すなわち、層間樹脂絶縁層用樹脂フィルムを基板上に、真空度６７Ｐａ、圧力０．４７ＭＰａ、温度８５℃、圧着時間６０秒の条件で本圧着する。その後、１７０℃で４０分間熱硬化させる。
（１２）次に、波長１０．４μｍのＣＯ2 ガスレーザにて、ビーム径４．０ｍｍ、トップハットモード、パルス幅３〜３０μ秒、マスクの貫通孔の径１．０〜５．０ｍｍ、１〜３ショットの条件で層間樹脂絶縁層５０にバイアホール用開口５１を形成する（図５（Ｂ））。
（１３）バイアホール用開口５１を形成した基板を、６０ｇ／ｌの過マンガン酸を含む８０℃の溶液に１０分間浸漬し、層間樹脂絶縁層５０の表面に存在する粒子を除去することにより、バイアホール用開口５１の内壁を含む層間樹脂絶縁層５０の表面に粗化面を形成する（図示せず）。
（１４）次に、上記処理を終えた基板を、中和溶液（シプレイ社製）に浸漬してから水洗いする。
さらに、粗面化処理（粗化深さ３μｍ）した該基板の表面に、パラジウム触媒を付与することにより、層間樹脂絶縁層の表面およびバイアホール用開口の内壁面に触媒核を付着させる。すなわち、上記基板を塩化パラジウム（ＰｂＣｌ2 ）と塩化第一スズ（ＳｎＣｌ2 ）とを含む触媒液中に浸漬し、パラジウム金属を析出させることにより触媒を付与する。
（１５）次に、上村工業社製の無電解銅めっき水溶液（スルカップＰＥＡ）中に、触媒を付与した基板を浸漬して、粗面全体に厚さ０．３〜３．０μｍの無電解銅めっき膜を形成し、バイアホール用開口５１の内壁を含む層間樹脂絶縁層５０の表面に無電解銅めっき膜５２が形成された基板を得られる（図５（Ｃ））。
〔無電解めっき条件〕
３４℃の液温度で４５分
（１６）無電解銅めっき膜５２が形成された基板に市販の感光性ドライフィルムを張り付け、マスクを載置して、１１０ｍＪ／ｃｍ2 で露光し、０．８％炭酸ナトリウム水溶液で現像処理することにより、厚さ２５μｍのめっきレジスト５４を設ける（図６（Ａ））。
（１７）ついで、基板を５０℃の水で洗浄して脱脂し、２５℃の水で水洗後、さらに硫酸で洗浄してから、以下の条件で電解めっきを施し、めっきレジスト５４非形成部に、厚さ１５μｍの電解銅めっき膜５６を形成する（図６（Ｂ））。
〔電解めっき液〕
硫酸 ２．２４ ｍｏｌ／ｌ
硫酸銅 ０．２５ ｍｏｌ／ｌ
添加剤 １９．５ ｍｌ／ｌ
（アトテックジャパン社製、カパラシドＧＬ）
〔電解めっき条件〕
電流密度 １．１ Ａ／ｄｍ2
時間 ７０ 分
温度 ２２±２ ℃
（１８）さらに、めっきレジスト５４を５％ＫＯＨで剥離除去した後、そのめっきレジスト下の無電解めっき膜を硫酸と過酸化水素との混合液でエッチング処理して溶解除去し、独立の導体回路５８及びバイアホール６０とする（図６（Ｃ））。ついで、上記（１１）と同様の処理を行い、導体回路５８及びバイアホール６０の表面に粗化面を形成する（図示せず）。
（１９）上記（１１）〜（１８）の工程を繰り返すことにより、さらに上層の導体回路１５８、バイアホール１６０を有する層間絶縁層１５０を形成し、多層配線板を得られる（図７（Ａ））。
（２０）次に、多層配線基板の両面に、市販のソルダーレジスト組成物７０を２０μｍの厚さで塗布する、その後、７０℃で２０分間、７０℃で３０分間の条件で乾燥処理を行ない、ソルダーレジスト開口部のパターンが描画された厚さ５ｍｍのフォトマスクをソルダーレジスト層７０に密着させて１０００ｍＪ／ｃｍ2 の紫外線で露光し、ＤＭＴＧ溶液で現像処理し、上面側に大径１０５μｍの開口７１と、下面側に直径２００μｍの開口７１を形成する（図７（Ｂ））。
そして、さらに、８０℃で１時間、１００℃で１時間、１２０℃で１時間、１５０℃で３時間の条件でそれぞれ加熱処理を行ってソルダーレジスト層を硬化させ、開口を有し、その厚さが約１５〜２５μｍのソルダーレジストパターン層を形成する。
（２１）次に、ソルダーレジスト層７０を形成した基板を、塩化ニッケル（２．３×１０-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（２．８×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．６×１０-1ｍｏｌ／ｌ）を含むｐＨ＝４．５の無電解ニッケルめっき液に２０分間浸漬して、開口部７１、７１Ｓ、７１Ｐに厚さ５μｍのニッケルめっき層７２を形成した。さらに、その基板をシアン化金カリウム（７．６×１０-3ｍｏｌ／ｌ）、塩化アンモニウム（１．９×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．２×１０-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（１．７×１０-1ｍｏｌ／ｌ）を含む無電解金めっき液に８０℃の条件で７．５分間浸漬して、ニッケルめっき層７２上に、厚さ０．０３μｍの金めっき層７４を形成する（図７（Ｃ））。ニッケル−金層以外にも、スズ、貴金属層（金、銀、パラジウム、白金など）の単層を形成してもよい。
（２２）この後、開口７１内に半田ボールを搭載し、２３０℃でリフローすることにより半田ボールを溶融し、上面の開口７１に半田バンプ７８Ｕを、下面の開口７１に半田バンプ７８Ｄを形成する（図１）。
多層プリント配線板１０にＩＣチップ１００を載置し、リフローを行うことで、半田バンプ７８Ｕを介してＩＣチップ１００の電極１０２が接続される。この後、外部接続端子（ＢＧＡ、ＰＧＡ、ＬＧＡ、半田バンプなど）を介してドータボード１２０へ取り付ける（図２）。
図１では、半田バンプ７８Ｄを介してドータボードへ多層プリント配線板１０を取り付けたが、図１１に示すように、導電性接続ピン８２を設け、該導電性接続ピン８２を介してドータボード側に設けたソケットへ接続することもできる。
（実施例２）
図８は、実施例２の多層プリント配線板の断面図を示している。
図１を参照して上述した実施例１では、多層コア基板のバイアホール２０Ｂ、２０Ａ、２０Ｃが１直線上に配置されるものと、絶縁層の厚み方向にほぼ直行する方向へシフトされたものとが混在している。これに対して、実施例２では、全てのバイアホール２０Ｂ、２０Ａ、２０Ｃが１直線上に配置されている。
（実施例３）
図９は、実施例３の多層プリント配線板の断面図を示している。
図１を参照して上述した第１実施例では、多層コア基板が、両面回路基板１２Ａの両面に対して、それぞれ１層の絶縁層１４Ｂ、１４Ｃおよび導体回路１６Ｂ、１６Ｃが形成されてなる。これに対して、実施例３では、両面回路基板１２Ａの両面に対して、それぞれ２層の絶縁層１４Ｂ、１４Ｃ、１４Ｅ、１４Ｄおよび導体回路１６Ｂ、１６Ｃ、１６Ｅ、１６Ｄが形成されてなる。
すなわち、絶縁層数が５、導体回路数が６であるような多層コア基板が形成され、両面回路基板１２Ａおよびその上方に積層された２層の絶縁層１４Ｂ、１４Ｄに形成されたバイアホール２０Ｂ、２０Ｄは、絶縁層表面に対して６５度のテーパをなすような円錐台形の第１のビア群を構成し、両面回路基板１２Ａの下方に積層された２層の絶縁層１４Ｃ、１４Ｅに形成されたバイアホール２０Ｃ、２０Ｅも、絶縁層表面に対して６５度のテーパをなすような円錐台形の第２のビア群を構成し、それらのビア群は互いに対向配置されるように積層させる。
（実施例４）
実施例４では、図１０（Ａ）に示すように多層プリント配線板の多層コア基板の表面側に積層された絶縁層１４Ｂに形成された第１のバイアホール２０Ｂおよび裏面側に積層された絶縁層１４Ｃの第２のバイアホール２０Ｃを、中央の絶縁層１４Ａのバイアホール２０Ａから互いにバイアホール径の約１/２の距離だけシフトした位置に形成する以外は、実施例１とほぼ同様にして多層コア基板を形成し、多層プリント配線板を得られる。
（実施例５）
実施例５では、図１０（Ｂ）に示すように多層プリント配線板の多層コア基板の表面側に積層された絶縁層１４Ｂに形成された第１のバイアホール２０Ｂおよび裏面側に積層された絶縁層１４Ｃの第２のバイアホール２０Ｃを、中央の絶縁層１４Ａのバイアホール２０Ａから互いにバイアホール径だけシフトした位置に形成する以外は、実施例１とほぼ同様にして多層コア基板を形成し、多層プリント配線板を得られる。
（実施例６）
上記両面回路基板の上方に２層の絶縁層を積層し、両面回路基板の下方に１層の絶縁層を積層して、絶縁層数が４、導体回路数が５であるような多層プリント配線板を形成する以外は、実施例１とほぼ同様にして多層コア基板を形成し、多層プリント配線板を得られる。
（実施例７）
上記両面回路基板の上方に２層の絶縁層を積層し、両面回路基板の下方に１層の絶縁層を積層して、絶縁層数が４、導体回路数が５であるような多層プリント配線板を形成する以外は、実施例４とほぼ同様にして多層コア基板を形成し、多層プリント配線板を得られる。
（実施例８）
上記両面回路基板の上方に２層の絶縁層を積層して、両面回路基板の下方に１層の絶縁層を積層して、絶縁層数が４、導体回路数が５であるような多層プリント配線板を形成する以外は、実施例５とほぼ同様にして多層コア基板を形成し、多層プリント配線板を得られる。
（実施例９）
図１を参照して上述した多層プリント配線板では、多層コア基板に両面に層間絶縁層及び導体回路を設ける。実施例９では、図１２に示すように、多層コア基板３０の片面にのみ、層間絶縁層５０、１５０、導体回路５８、１５８を設ける。
（実施例１０）
実施例１０では、図１３（Ａ）に示すように、多層コア基板３０内にチップコンデンサＣと、抵抗Ｒとを内蔵する。
（実施例１１）
実施例１１では、図１３（Ｂ）に示すように、多層コア基板３０の上面側表層に信号層２４Ｓ１を設け、内層の絶縁層１４Ａの下面側の内層に信号層２４Ｓ２を設ける。また、多層コア基板３０の下面側表層にグランド層２４Ｇ１を設け、内層の絶縁層１４Ａの上面側の内層にグランド層２４Ｇ２を設ける。実施例１１では、多層コア基板３０にグランド層を設けることで、多層プリント配線板の電気特性を改善することができる。
図１は、本発明の実施例１に係る多層プリント配線板の断面図である。 図２は、図１に示す多層プリント配線板にＩＣチップを搭載した状態を示す断面図である。 図３（Ａ）〜図３（Ｅ）は、実施例１に係る多層プリント配線板を製造する工程を示す図である。 図４（Ａ）〜図４（Ｅ）は、実施例１に係る多層プリント配線板を製造する工程を示す図である。 図５（Ａ）〜図５（Ｃ）は、実施例１に係る多層プリント配線板を製造する工程を示す図である。 図６（Ａ）〜図６（Ｃ）は、実施例１に係る多層プリント配線板を製造する工程を示す図である。 図７（Ａ）〜図７（Ｃ）は、実施例１に係る多層プリント配線板を製造する工程を示す図である。 図８は、実施例２に係る多層プリント配線板の断面図である。 図９は、実施例３に係る多層プリント配線板の断面図である。 図１０（Ａ）は、実施例４に係る多層プリント配線板の多層コア基板の断面図であり、図１０（Ｂ）は、実施例５に係る多層プリント配線板の多層コア基板の断面図である。 図１１は、実施例１の改変例に係る多層プリント配線板の断面図である。 図１２は、実施例９に係る多層プリント配線板の断面図である。 図１３（Ａ）は、実施例１０に係る多層プリント配線板の多層コア基板の断面図であり、図１３（Ｂ）は、実施例１１に係る多層プリント配線板の多層コア基板の断面図である。

Claims (23)

  1. 多層コア基板で、少なくとも３層からなる絶縁層からなり、層間接続は、バイアホールにより接続され、
    多層コア基板の表層の導体回路は層間絶縁層のバイアホールと接続されている多層プリント配線板。
  2. 多層コア基板で、少なくとも３層からなる絶縁層からなり、層間接続は、バイアホールにより接続され、
    層間絶縁層は、多層コア基板の両面に形成され、
    多層コア基板の表層の導体回路は層間絶縁層のバイアホールと接続されている多層プリント配線板。
  3. 多層コア基板で、少なくとも３層からなる絶縁層は心材が含浸されている絶縁材料であり、層間接続は、バイアホールにより接続され、
    層間絶縁層は、多層コア基板上に形成され、心材が含浸されていない絶縁材料からなり、
    多層コア基板の表層の導体回路は層間絶縁層のバイアホールと接続されている多層プリント配線板。
  4. 多層コア基板で、少なくとも３層からなる絶縁層からなり、層間接続は、バイアホールにより接続され、
    多層コア基板の表層の導体回路は、層間絶縁層のバイアホールにより接続されて、
    多層コア基板もしくは層間絶縁の導体回路は、外側に延出されている多層プリント配線板。
  5. 多層コア基板で、絶縁層は少なくとも３層以上であり、バイアホールに介して接続され、
    多層コア基板の表層の導体回路は、層間絶縁層のバイアホールと接続されて、
    多層コア基板のバイアホールおよび層間絶縁層のバイアホールは、バイアホールは導電性材料により充填されている多層プリント配線板。
  6. 多層コア基板で、複数の絶縁層であり、各絶縁層の厚みは２５０μｍ以下からなり、かつ、バイアホールを介して層間接続がされ
    多層コア基板の表層の導体回路は層間絶縁層のバイアホールと接続されている多層プリント配線板。
  7. 多層コア基板で、絶縁層は、２Ｎ＋１（Ｎ＝自然数）層からなり、かつ、バイアホールを介して層間接続がされ
    多層コア基板の表層の導体回路は層間絶縁層のバイアホールと接続されている多層プリント配線板。
  8. 多層コア基板で、複数の絶縁層で有り、かつ、バイアホールを介して層間接続され、
    多層コア基板のバイアホールは導電性材料により充填され、
    多層コア基板の表層の導体回路は、層間絶縁層のバイアホールと接続されている多層プリント配線板。
  9. 多層コア基板では、少なくとも３層からなるスタックバイアホールを有し、
    多層コア基板の表層の導体回路は、層間絶縁層のバイアホールと接続されている多層プリント配線板である。
  10. 多層コア基板では、複数層である絶縁層を有し、バイアホールを介して接続され、
    コア基板の最下層のバイアホールの中心軸は、コア基板の最上層のバイアホールの中心軸に対して、コア基板の外周方向に偏位して形成され、
    多層コア基板の表層の導体回路は、層間絶縁層のバイアホールと接続されている多層プリント配線板。
  11. 多層コア基板では、複数層である絶縁層を有し、バイアホールを介して接続され、
    多層コア基板のバイアホールを一方の絶縁層は、内側に向かって配設された他の絶縁層に形成された第１のビア群と、他方の絶縁層から内側に向かって配設された他の絶縁層に形成された第２のビア群とに分け、これらの対向する位置関係に積層された各ビア群に属するバイアホールを、
    多層コア基板の表層の導体回路は、層間絶縁層のバイアホールと接続されている多層プリント配線板。
  12. 絶縁層と導体層とが交互に積層され、導体層同士が絶縁層に設けたバイアホールを介して電気的に接続されてなる多層コア基板に、層間絶縁層と導体層とが形成されて、層間絶縁層に設けたバイアホールを介して電気的な接続の行われる多層プリント配線板において
    前記多層コア基板のバイアホールは、最も外側に位置する２つの絶縁層のうちの一方の絶縁層から内側に積層された少なくとも１層の絶縁層に設けたバイアホールからなる第１のビア群と、最も外側に位置する２つの絶縁層のうちの他方の絶縁層から内側に積層された少なくとも１層の絶縁層に設けたバイアホールからなる第２のビア群とから構成され、
    前記第１のビア群および第２のビア群を構成するバイアホールは、絶縁層の厚み方向に向かうにつれて縮径するようなテーパ形状を有し、かつ、前記絶縁層の厚みは、約１００μｍ以下であることを特徴とする多層プリント配線板。
  13. 導体回路を有する一の絶縁基板の両面に、導体回路を有する他の絶縁基板がそれぞれ少なくとも１層積層され、前記一の絶縁基板に設けた導体回路と他の絶縁基板に設けた導体回路とが、各絶縁基板に設けたバイアホールを介して電気的に接続されてなる多層コア基板に、層間絶縁層と導体層とが形成されて、層間絶縁層に設けたバイアホールを介して電気的な接続の行われる多層プリント配線板において
    前記多層コア基板の前記一の絶縁基板の一方の表面に積層された絶縁基板に設けたバイアホールは、前記絶縁基板の表面あるいはその表面上に設けた導体回路の表面に対してテーパをなすような形状に形成される第１のビア群を構成すると共に、
    前記一の絶縁基板の他方の表面に積層された絶縁基板に設けたバイアホールは、前記絶縁基板の表面あるいはその表面上に設けた導体回路の表面に対してテーパをなすような形状に形成される第２のビア群を構成し、かつ前記絶縁基板の厚みは、約１００μｍ以下であることを特徴とする多層プリント配線板。
  14. 導体回路を有する内層の絶縁基板の両面に、導体回路を有する外層の絶縁基板が少なくとも１層積層され、前記内層の絶縁基板に設けた導体回路と外層の絶縁基板に設けた導体回路とが、各絶縁基板に設けたバイアホールを介して電気的に接続されてなる多層コア基板に、層間絶縁層と導体層とが形成されて、層間絶縁層に設けたバイアホールを介して電気的な接続の行われる多層プリント配線板において
    前記多層コア基板の前記内層の絶縁基板の一方の表面に積層された前記外層の絶縁基板に設けたバイアホールは、前記外層の絶縁基板の表面あるいはその表面上に設けた導体回路の表面に対してテーパをなすような形状に形成される第１のビア群を構成すると共に、前記内層の絶縁基板の他方の表面に積層された前記外層の絶縁基板に設けたバイアホールは、前記外層の絶縁基板の表面あるいはその表面上に設けた導体回路の表面に対してテーパをなすような形状に形成される第２のビア群を構成し、かつ、前記内層の絶縁基板または外層の絶縁基板の厚みは、約１００μｍ以下であることを特徴とする多層プリント配線板。
  15. 前記第１のビア群は、前記第２のビア群に対向するような位置関係で積層されていることを特徴とする請求項１２〜１４のいずれか１項に記載の多層プリント配線板。
  16. 前記第１のビア群は、前記第２のビア群に対して絶縁層の厚み方向にほぼ直交する方向にシフトされた位置関係で積層されていることを特徴とする請求項１２〜１４のいずれか１項に記載の多層プリント配線板。
  17. 前記第１のビア群または前記第２のビア群を形成する各バイアホールは、互いにほぼ同一直線上に位置するように積層されていることを特徴とする請求項１２〜１５のいずれか１項に記載の多層プリント配線板。
  18. 前記第１のビア群または前記第２のビア群を形成する各バイアホールは、互いに絶縁層の厚み方向にほぼ直交する方向にシフトされた位置関係で積層されていることを特徴とする請求項１２〜１５のいずれか１項に記載の多層プリント配線板。
  19. 前記各バイアホールは、そのバイアホールが形成されている絶縁基板の表面あるいはその絶縁基板に設けた導体回路の表面に対して、内角で６０〜９０度のテーパをなしていることを特徴とする請求項１２〜１８のいずれか１項に記載の多層プリント配線板。
  20. 前記各バイアホールは、絶縁層あるいは絶縁基板に形成した開口内にめっきを充填したものであることを特徴とする請求項１２〜１９のいずれか１項に記載の多層プリント配線板。
  21. 前記第１ビア群および第２ビア群を構成するバイアホールは、多段スタックビア構造を形成していることを特徴とする請求項１２〜１９のいずれか１項に記載の多層プリント配線板。
  22. 絶縁層と導体層とが交互に積層され、導体層同士が絶縁層に設けたバイアホールを介して電気的に接続されてなる多層コア基板に、層間絶縁層と導体層とが形成されて、層間絶縁層に設けたバイアホールを介して電気的な接続の行われる多層プリント配線板において
    前記多層コア基板の前記絶縁層は、少なくとも３層であり、かつ、前記絶縁層の厚みは、約２５０μｍ以下であり、
    前記バイアホールは、第１のビア群と第２のビア群からなり、
    前記第１のビア群は、絶縁層の厚み方向に対して、かつ、多層プリント配線板の内側に向かって、２段以上のスタックビアからなるバイアホールであり、
    前記第２のビア群は、絶縁層の厚み方向に対して、第１のビア群と逆方向に、縮径するようなテーパ形状を有からなるバイアホールである多層プリント配線板。
  23. 絶縁基板の厚みが約１００μｍ以下である請求項１２〜２２のいずれか１に記載の多層プリント配線板。
JP2008542097A 2006-11-03 2007-10-29 多層プリント配線板 Pending JPWO2008053833A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US86428206P 2006-11-03 2006-11-03
US60/864,282 2006-11-03
PCT/JP2007/071020 WO2008053833A1 (fr) 2006-11-03 2007-10-29 Tableau de câblage imprimé multicouche

Publications (1)

Publication Number Publication Date
JPWO2008053833A1 true JPWO2008053833A1 (ja) 2010-02-25

Family

ID=39344174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008542097A Pending JPWO2008053833A1 (ja) 2006-11-03 2007-10-29 多層プリント配線板

Country Status (3)

Country Link
US (2) US8242379B2 (ja)
JP (1) JPWO2008053833A1 (ja)
WO (1) WO2008053833A1 (ja)

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4377342B2 (ja) * 2005-01-18 2009-12-02 Ｎｅｃエレクトロニクス株式会社 半導体集積回路、レイアウト方法、レイアウト装置及びレイアウトプログラム
TW200746964A (en) * 2006-01-27 2007-12-16 Ibiden Co Ltd Method of manufacturing printed wiring board
JP5021216B2 (ja) 2006-02-22 2012-09-05 イビデン株式会社 プリント配線板およびその製造方法
US7821796B2 (en) * 2008-01-17 2010-10-26 International Business Machines Corporation Reference plane voids with strip segment for improving transmission line integrity over vias
US8618674B2 (en) * 2008-09-25 2013-12-31 Infineon Technologies Ag Semiconductor device including a sintered insulation material
US9930775B2 (en) * 2009-06-02 2018-03-27 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
WO2010150310A1 (ja) * 2009-06-24 2010-12-29 富士通株式会社 配線基板の製造方法
US8400781B2 (en) * 2009-09-02 2013-03-19 Mosaid Technologies Incorporated Using interrupted through-silicon-vias in integrated circuits adapted for stacking
KR20110037332A (ko) * 2009-10-06 2011-04-13 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US9420707B2 (en) * 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8207453B2 (en) * 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
JP5623308B2 (ja) * 2010-02-26 2014-11-12 日本特殊陶業株式会社 多層配線基板及びその製造方法
US8530755B2 (en) * 2010-03-31 2013-09-10 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
CN102404935B (zh) * 2010-09-13 2014-07-02 巨擘科技股份有限公司 多层导通孔叠层结构
JP5602584B2 (ja) * 2010-10-28 2014-10-08 新光電気工業株式会社 配線基板及びその製造方法
US9674938B2 (en) 2010-11-03 2017-06-06 3M Innovative Properties Company Flexible LED device for thermal management
CN103190204B (zh) 2010-11-03 2016-11-16 3M创新有限公司 具有无引线接合管芯的柔性led器件
US9698563B2 (en) 2010-11-03 2017-07-04 3M Innovative Properties Company Flexible LED device and method of making
JP5693977B2 (ja) * 2011-01-11 2015-04-01 新光電気工業株式会社 配線基板及びその製造方法
US9716061B2 (en) * 2011-02-18 2017-07-25 3M Innovative Properties Company Flexible light emitting semiconductor device
WO2013025402A2 (en) 2011-08-17 2013-02-21 3M Innovative Properties Company Two part flexible light emitting semiconductor device
KR20140070609A (ko) * 2011-09-19 2014-06-10 시마 나노 테크 이스라엘 리미티드 투명 도전성 코팅의 제조 방법
JP2013070035A (ja) * 2011-09-22 2013-04-18 Ibiden Co Ltd 多層プリント配線板
US8969732B2 (en) * 2011-09-28 2015-03-03 Ibiden Co., Ltd. Printed wiring board
US9040837B2 (en) * 2011-12-14 2015-05-26 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
KR20130089475A (ko) * 2012-02-02 2013-08-12 삼성전자주식회사 회로 기판 및 이의 제조 방법과 이를 이용한 반도체 패키지
US20130215586A1 (en) * 2012-02-16 2013-08-22 Ibiden Co., Ltd. Wiring substrate
WO2013133827A1 (en) 2012-03-07 2013-09-12 Intel Corporation Glass clad microelectronic substrate
US9215805B2 (en) * 2012-04-27 2015-12-15 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
US10096544B2 (en) * 2012-05-04 2018-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor interconnect structure
CN103517583B (zh) * 2012-06-27 2016-09-28 富葵精密组件(深圳)有限公司 多层电路板及其制作方法
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
JP2015038911A (ja) * 2012-09-27 2015-02-26 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2014093332A (ja) * 2012-10-31 2014-05-19 Ibiden Co Ltd プリント配線板及びその製造方法
US20140262440A1 (en) * 2013-03-14 2014-09-18 Xilinx, Inc. Multi-layer core organic package substrate
TWI528517B (zh) 2013-03-26 2016-04-01 威盛電子股份有限公司 線路基板、半導體封裝結構及線路基板製程
KR20140134479A (ko) * 2013-05-14 2014-11-24 삼성전기주식회사 인쇄회로기판
KR101516078B1 (ko) * 2013-09-16 2015-04-29 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
US9426900B2 (en) * 2013-11-13 2016-08-23 GlobalFoundries, Inc. Solder void reduction for component attachment to printed circuit boards
US9153550B2 (en) * 2013-11-14 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design with balanced metal and solder resist density
JP6316609B2 (ja) * 2014-02-05 2018-04-25 新光電気工業株式会社 配線基板及び半導体装置と配線基板の製造方法及び半導体装置の製造方法
KR102155740B1 (ko) * 2014-02-21 2020-09-14 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
WO2015151809A1 (ja) * 2014-03-31 2015-10-08 株式会社村田製作所 積層配線基板およびこれを備えるプローブカード
JP6508589B2 (ja) * 2014-10-24 2019-05-08 住友電工プリントサーキット株式会社 フレキシブルプリント配線板及びその製造方法
KR101753225B1 (ko) * 2015-06-02 2017-07-19 에더트로닉스코리아 (주) Ｌｄｓ 공법을 이용한 적층 회로 제작 방법
KR20180022628A (ko) * 2015-07-03 2018-03-06 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
TWI559465B (zh) * 2015-08-14 2016-11-21 恆勁科技股份有限公司 封裝基板及其製作方法
KR20170025021A (ko) * 2015-08-27 2017-03-08 삼성전기주식회사 인쇄회로기판 제조용 수지 부착 동박 및 이를 이용한 인쇄회로기판의 제조방법
KR101933408B1 (ko) * 2015-11-10 2018-12-28 삼성전기 주식회사 전자부품 패키지 및 이를 포함하는 전자기기
JP2017123459A (ja) 2016-01-08 2017-07-13 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板
CN205793596U (zh) * 2016-01-29 2016-12-07 奥特斯(中国)有限公司 元件载体和电子装置
KR101952864B1 (ko) * 2016-09-30 2019-02-27 삼성전기주식회사 팬-아웃 반도체 패키지
US10204889B2 (en) 2016-11-28 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof
IT201700051157A1 (it) * 2017-05-11 2018-11-11 Technoprobe Spa Metodo di fabbricazione di un multistrato di una scheda di misura per un’apparecchiatura di test di dispositivi elettronici
TWI638442B (zh) * 2017-05-26 2018-10-11 瑞昱半導體股份有限公司 電子裝置及其電路基板
KR20190012485A (ko) * 2017-07-27 2019-02-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
WO2019066943A1 (en) * 2017-09-29 2019-04-04 Intel Corporation SEMICONDUCTOR HOUSINGS WITH INTEGRATED INTERCONNECTIONS
CN109673112B (zh) * 2017-10-13 2021-08-20 鹏鼎控股(深圳)股份有限公司 柔性电路板以及柔性电路板的制作方法
TWI713842B (zh) * 2018-05-10 2020-12-21 恆勁科技股份有限公司 覆晶封裝基板之製法及其結構
US10869385B2 (en) * 2018-10-30 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, circuit board structure and method of fabricating the same
US20200211949A1 (en) * 2018-12-26 2020-07-02 Intel Corporation Microelectronic assemblies with via-trace-via structures
CN111508924B (zh) * 2019-01-31 2023-12-15 奥特斯奥地利科技与系统技术有限公司 部件承载件的通孔中的悬伸部补偿式环形镀层
JP2020161732A (ja) 2019-03-27 2020-10-01 イビデン株式会社 配線基板
JP2021027167A (ja) 2019-08-05 2021-02-22 イビデン株式会社 配線基板
US12176378B2 (en) * 2019-08-07 2024-12-24 Seoul Viosys Co., Ltd. LED display panel and led display apparatus having the same
KR20210024749A (ko) * 2019-08-26 2021-03-08 엘지이노텍 주식회사 회로기판
TWI738069B (zh) * 2019-09-27 2021-09-01 恆勁科技股份有限公司 覆晶封裝基板及其製法
DE102019132314B4 (de) * 2019-11-28 2022-03-03 Infineon Technologies Ag Package mit Einkapselung unter Kompressionsbelastung
JP7128857B2 (ja) * 2020-06-02 2022-08-31 Ｆｉｃｔ株式会社 回路基板、回路基板の製造方法及び電子機器
KR102732538B1 (ko) * 2020-06-08 2024-11-19 삼성전자주식회사 반도체 패키지
JP7596623B2 (ja) * 2020-08-11 2024-12-10 新光電気工業株式会社 配線基板及びその製造方法
WO2022045663A1 (ko) * 2020-08-25 2022-03-03 엘지이노텍 주식회사 반도체 패키지용 수지 조성물 및 이를 포함하는 동박 부착 수지
US11540396B2 (en) * 2020-08-28 2022-12-27 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
US11808787B2 (en) * 2020-08-28 2023-11-07 Unimicron Technology Corp. Probe card testing device
US20220069489A1 (en) * 2020-08-28 2022-03-03 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
CN112867243A (zh) * 2021-01-06 2021-05-28 英韧科技(上海)有限公司 多层电路板
US11359062B1 (en) 2021-01-20 2022-06-14 Thintronics, Inc. Polymer compositions and their uses
US11596066B1 (en) 2022-03-22 2023-02-28 Thintronics. Inc. Materials for printed circuit boards

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200501A (ja) * 2002-12-19 2004-07-15 Kyocera Corp 配線基板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3471631A (en) * 1968-04-03 1969-10-07 Us Air Force Fabrication of microminiature multilayer circuit boards
JP2834912B2 (ja) 1991-07-23 1998-12-14 イビデン株式会社 配線板用接着剤とこの接着剤を用いたプリント配線板の製造方法およびプリント配線板
JP3142425B2 (ja) 1993-02-24 2001-03-07 イビデン株式会社 擬似均一相溶構造を有する樹脂複合体
US6376049B1 (en) * 1997-10-14 2002-04-23 Ibiden Co., Ltd. Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
CN1161838C (zh) * 1997-10-17 2004-08-11 伊比登株式会社 封装基板
CN100475005C (zh) * 1998-02-26 2009-04-01 揖斐电株式会社 具有充填导电孔构造的多层印刷布线板
WO2000076281A1 (fr) * 1999-06-02 2000-12-14 Ibiden Co., Ltd. Carte a circuit imprime multicouche et procede de fabrication d'une telle carte
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
KR100346400B1 (ko) * 1999-12-16 2002-08-01 엘지전자주식회사 다층 인쇄회로기판 및 그 제조방법
DE60232383D1 (de) * 2001-03-14 2009-06-25 Ibiden Co Ltd Mehrschichtige Leiterplatte
US6900395B2 (en) * 2002-11-26 2005-05-31 International Business Machines Corporation Enhanced high-frequency via interconnection for improved reliability
JP4551730B2 (ja) 2004-10-15 2010-09-29 イビデン株式会社 多層コア基板及びその製造方法
US7626829B2 (en) * 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
US7834273B2 (en) * 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board
US7759582B2 (en) * 2005-07-07 2010-07-20 Ibiden Co., Ltd. Multilayer printed wiring board
JP4764731B2 (ja) * 2006-01-30 2011-09-07 富士通株式会社 多層構造のプリント配線基板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200501A (ja) * 2002-12-19 2004-07-15 Kyocera Corp 配線基板

Also Published As

Publication number Publication date
US8966750B2 (en) 2015-03-03
US8242379B2 (en) 2012-08-14
WO2008053833A1 (fr) 2008-05-08
US20080107863A1 (en) 2008-05-08
US20110247208A1 (en) 2011-10-13

Similar Documents

Publication Publication Date Title
JPWO2008053833A1 (ja) 多層プリント配線板
JP5415580B2 (ja) 多層プリント配線板
JP4913053B2 (ja) 多層プリント配線板
JP5188816B2 (ja) 多層プリント配線板およびその製造方法
JP5188809B2 (ja) 多層プリント配線板およびその製造方法
JP4592891B2 (ja) 多層回路基板および半導体装置
JP4673207B2 (ja) 多層プリント配線板およびその製造方法
JP4592889B2 (ja) 多層回路基板
JP2001217356A (ja) 多層回路基板および半導体装置
JP2003218522A (ja) 多層化回路基板およびその製造方法
JP2003218527A (ja) 多層化回路基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130305