JPS6375833A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS6375833A JPS6375833A JP21801186A JP21801186A JPS6375833A JP S6375833 A JPS6375833 A JP S6375833A JP 21801186 A JP21801186 A JP 21801186A JP 21801186 A JP21801186 A JP 21801186A JP S6375833 A JPS6375833 A JP S6375833A
- Authority
- JP
- Japan
- Prior art keywords
- address
- microinstruction
- machine language
- address information
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 241001385733 Aesculus indica Species 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
- G06F9/264—Microinstruction selection based on results of processing
- G06F9/265—Microinstruction selection based on results of processing by address selection on input of storage
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
- G06F9/268—Microinstruction selection not based on processing results, e.g. interrupt, patch, first cycle store, diagnostic programs
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明はマイクロプログラム制御方式の情報処理装置に
関するものである。
関するものである。
（従来の技術）
マイクロプログラム制御の情報処理装置に於いて、外部
から入力された機械語命令は制御メモリに格納されたマ
イクロプログラムシーケンス（１つのマクロ命令を表現
するシーケンシャルなマイクロ命令群）によゆ制御され
、実行されていた。従来の構成を第４図に示す。
から入力された機械語命令は制御メモリに格納されたマ
イクロプログラムシーケンス（１つのマクロ命令を表現
するシーケンシャルなマイクロ命令群）によゆ制御され
、実行されていた。従来の構成を第４図に示す。
先ず、外部から入力された機械語命令はこの機械語命令
を解読するデコーダ１ （４８）によりマイクロプログ
ラムシーケンスの先頭アドレス情報に変換され、λ３１
（アドレス・レジスタ） （４１）にセットされる。
を解読するデコーダ１ （４８）によりマイクロプログ
ラムシーケンスの先頭アドレス情報に変換され、λ３１
（アドレス・レジスタ） （４１）にセットされる。
更に人ａｔ（４ｇの先頭アドレス情報はセレクタ（４６
）に入力される。このセレクタ（４６）では、前記先頭
アドレス情報又は、アドレスカウンタ（４７）によりア
ドレスカウントされたアドレス情報をセレク゛トし、セ
レクトされたアドレス情報は人Ｒ２（４２）にセットさ
れる。このセレクタ（４６）は、１つのマイクロプログ
ラムシーケンスの実行中はアドレスカウンタ（４７）の
出力をセレクトし、１つのマイクロプログラムシーケン
スの実行の終了を示す特殊なマイクロ命令（例えばＥＮ
Ｄ命令）が実行された時、次のマイクロプログラムシー
ケンスの先頭アドレスを示すアドレス情報（信号線４９
）をセレクトするようになっている。
）に入力される。このセレクタ（４６）では、前記先頭
アドレス情報又は、アドレスカウンタ（４７）によりア
ドレスカウントされたアドレス情報をセレク゛トし、セ
レクトされたアドレス情報は人Ｒ２（４２）にセットさ
れる。このセレクタ（４６）は、１つのマイクロプログ
ラムシーケンスの実行中はアドレスカウンタ（４７）の
出力をセレクトし、１つのマイクロプログラムシーケン
スの実行の終了を示す特殊なマイクロ命令（例えばＥＮ
Ｄ命令）が実行された時、次のマイクロプログラムシー
ケンスの先頭アドレスを示すアドレス情報（信号線４９
）をセレクトするようになっている。
前記ＡＲ２（４２）にセットされたアドレス情報は、マ
イクｏ Ｒｒ ＯＭ （Ｒｅａｄ ０ｎｌｙ Ｍｅｍｏ
ｒｙ） （４５）に入力され、このマイクロＲＯＭ（４
５）よりマイクロ命令が読み出さる。更に、読み出され
たマイクロ命令はＭＩＲ（マイクロ命令レジスタ） （
４３）にセットされる。ＭＩＲ（４３）にセットされた
マイクロ命令は、マイクロ命令を解読する為のデコーダ
２ （４４）に入力され、このデコーダｚ （４４）よ
り情報処理装置の各部分（例えば前記のセレクタ（４６
） ）を制御する制御信号が出力される。
イクｏ Ｒｒ ＯＭ （Ｒｅａｄ ０ｎｌｙ Ｍｅｍｏ
ｒｙ） （４５）に入力され、このマイクロＲＯＭ（４
５）よりマイクロ命令が読み出さる。更に、読み出され
たマイクロ命令はＭＩＲ（マイクロ命令レジスタ） （
４３）にセットされる。ＭＩＲ（４３）にセットされた
マイクロ命令は、マイクロ命令を解読する為のデコーダ
２ （４４）に入力され、このデコーダｚ （４４）よ
り情報処理装置の各部分（例えば前記のセレクタ（４６
） ）を制御する制御信号が出力される。
上記アドレス情報が人Ｒ１１人Ｒ２，ＭＩＲの各レジス
タにセットされるタイミングを第５図のタイミングチャ
ートにより説明する。
タにセットされるタイミングを第５図のタイミングチャ
ートにより説明する。
機械語命令前を実行するマイクロ命令を（α）。
（α＋１）とし、これらマイクロ命令が格納されている
マイクロＲ，ＯＭ（４５）のアドレスをα、α＋１とす
る０又、同様にＡの次の機械語命令・Ｂを実行するマイ
クロ命令を（ｈ）Ｐ （ｂ＋ｘ ）とし、これらマイク
ロ命令が格納されているマイクロＲ，ＯＭ（４５）のア
ドレスをＡ、 ｂ＋１とする。
マイクロＲ，ＯＭ（４５）のアドレスをα、α＋１とす
る０又、同様にＡの次の機械語命令・Ｂを実行するマイ
クロ命令を（ｈ）Ｐ （ｂ＋ｘ ）とし、これらマイク
ロ命令が格納されているマイクロＲ，ＯＭ（４５）のア
ドレスをＡ、 ｂ＋１とする。
（１）クロック１の時、
人Ｒ＋２＝ 機械語命令Ａを実行するためのマイクロプ
ログラムシーケンスの先頭ア ドレス情報αにアドレスカウンタ（，１７）を介して＋
１されたアドレス情報α ＋１がセットされている。
ログラムシーケンスの先頭ア ドレス情報αにアドレスカウンタ（，１７）を介して＋
１されたアドレス情報α ＋１がセットされている。
ＡＲｌ： 機械語命令前の次機械語命令Ｂを実行するた
めのマイクロプログラムシ ーケンスの先頭アドレス情報がセッ トされている。
めのマイクロプログラムシ ーケンスの先頭アドレス情報がセッ トされている。
ＭＩＲ：１クロツク前のＡｒｔ、２によりアドレス指定
されたマイクロ命令（α）がセ ットされている。
されたマイクロ命令（α）がセ ットされている。
（２）クロック２の時、
ＡＲ２： アドレスカウンタ（４７）により＋１され
九アドレス情報α＋２がセットさ れている。
九アドレス情報α＋２がセットさ れている。
ＡＲｘ： クロック１の時のＡＲ，ｌと同様機械語命
令前の次機械語命令Ｂを実行するた めのマイクロプログラムシーケンス の先頭アドレス情報すがセットされ ている。
令前の次機械語命令Ｂを実行するた めのマイクロプログラムシーケンス の先頭アドレス情報すがセットされ ている。
ＭＩＲ： ＡＲＩによりアドレス指定されたマイクロ
命令（α＋１１がセットされて いる。
命令（α＋１１がセットされて いる。
（３）クロック３の時、
ＡＲ２： クロック２の時、機械語命令前の実行終了
を示すマイクロ命令（α＋１）が実行された為、この人
几２にはＡＩ’（ｌから転送された機械語命令Ｂの先頭 人Ｒ１：機械語命令Ｂの次機械語命令Ｃのマイクロプロ
グラムシーケンスの先頭 アドレスＣがセットされている。
を示すマイクロ命令（α＋１）が実行された為、この人
几２にはＡＩ’（ｌから転送された機械語命令Ｂの先頭 人Ｒ１：機械語命令Ｂの次機械語命令Ｃのマイクロプロ
グラムシーケンスの先頭 アドレスＣがセットされている。
ＭＩＲ： ＡＲｚによりアドレス指定されたマイクロ
命令（α＋２）がセットされている○ 以下クロック４．クロック５も同深に処理される。
命令（α＋２）がセットされている○ 以下クロック４．クロック５も同深に処理される。
（発明が解決しようとする問題点）
従来技術を用いた場合、以下のよう麦間頭点が生ずる。
即ち、クロック２でマイクロ命令（α＋１）が実行され
、機械語命令前の実行が終了すると、次のクロックでは
マイクロ命令（Ａ）が実行されるべきであるが、実際に
（ｄマイクロ命令（ｈ）が実行されるのはクロック４時
でちり、クロック３はウェイト状態となりている。シス
テムの高速化ｊこ於いてこのウェイト状態は、多数の機
械語命令を処理する上で無視の出来ない間雇点となる。
、機械語命令前の実行が終了すると、次のクロックでは
マイクロ命令（Ａ）が実行されるべきであるが、実際に
（ｄマイクロ命令（ｈ）が実行されるのはクロック４時
でちり、クロック３はウェイト状態となりている。シス
テムの高速化ｊこ於いてこのウェイト状態は、多数の機
械語命令を処理する上で無視の出来ない間雇点となる。
従って、本７頭の目的は、上記問題点を鑑みて発明され
たものであり、即ち、１つの機械語命令か態が発生する
ことなく、マイクロ命令を効率良く読み出すことの可能
な情報処理装置を提供する事にある。
たものであり、即ち、１つの機械語命令か態が発生する
ことなく、マイクロ命令を効率良く読み出すことの可能
な情報処理装置を提供する事にある。
（問題点を解決するための手段）
マイクロプログラムを処理する情報処理装置に於いて、
制御メモリに格納されたマイクロプログラムシーケンス
の第２番目のマイクロ命令のアドレスを複数個格納する
アドレスメモリと、制御メモリに格納されたマイクロプ
ログラムシーケンスのＫ１番目のマイクロ命令が格納さ
れたアドレスを示すアドレス情報、或いは、プログラム
シーケンスの２番目以降のマイクロ命令の格納場所を示
すアドレス情報を選択するセレクタとを設けることによ
り、１つのマイクロプログラムシーケンスから別のプロ
グラムシーケンスに実行を移す際に生ずるウェイトサイ
クルを防止する事が可能となる。
制御メモリに格納されたマイクロプログラムシーケンス
の第２番目のマイクロ命令のアドレスを複数個格納する
アドレスメモリと、制御メモリに格納されたマイクロプ
ログラムシーケンスのＫ１番目のマイクロ命令が格納さ
れたアドレスを示すアドレス情報、或いは、プログラム
シーケンスの２番目以降のマイクロ命令の格納場所を示
すアドレス情報を選択するセレクタとを設けることによ
り、１つのマイクロプログラムシーケンスから別のプロ
グラムシーケンスに実行を移す際に生ずるウェイトサイ
クルを防止する事が可能となる。
（作用）
前項のような装置を設ける事により、１つの機械語命令
から次の機械語命令の実行に移る際に、機械語命令をデ
コードした結果得られたマイクロプログラムシーケンス
の先頭アドレス情報で直接制御メモリから第１番目のマ
イクロ命令を読み出す事が出来、同時にその先頭アドレ
ス情報によにマイクロプログラムシーケンスの２番目の
マイクロ命令が格納されているアドレス情報をアドレス
メモリから読み出しアドレスレジスタにセットする事が
出来る。
から次の機械語命令の実行に移る際に、機械語命令をデ
コードした結果得られたマイクロプログラムシーケンス
の先頭アドレス情報で直接制御メモリから第１番目のマ
イクロ命令を読み出す事が出来、同時にその先頭アドレ
ス情報によにマイクロプログラムシーケンスの２番目の
マイクロ命令が格納されているアドレス情報をアドレス
メモリから読み出しアドレスレジスタにセットする事が
出来る。
従ってセレクタにより第１番目のマイクロ命令を示す先
頭アドレス情報と、２番目以降のマイクロ命令を示すア
ドレス情報とを選択し、この選択されたアドレス情報を
制御メモリに転送する事によりシステムのウェイトサイ
クルを防止する事が可能となる。
頭アドレス情報と、２番目以降のマイクロ命令を示すア
ドレス情報とを選択し、この選択されたアドレス情報を
制御メモリに転送する事によりシステムのウェイトサイ
クルを防止する事が可能となる。
（実施例）
以下、本発明の一実施例を第１図乃至第３図の図面を参
照して説明する。
照して説明する。
第１図は、本発明の一実施例に係る情報処理装置のブロ
ック図である。この装置はマイクロ命令により構成され
るマイクロプログラムシーケンスを記憶する制御メモリ
（５）を備えている０この制御メモリ（５）の入力には
セレクタ（６α）により選択された八ＲＬ （１） （
アドレスレジスタ１）又は人ＦＬ２（２）（アドレスレ
ジスタ２）からのアドレス情報が入力される。人力され
たアドレス情報により制御メモリ（５）から読み出され
たマイクロ命令はＭ Ｉ Ｒ（３）（マイクロ命令レジ
スタ（３））にセットされる０このＭ Ｉ Ｒ（３）に
セットされたマイクロ命令はマイクロ命令のデコーダ（
８）でデコードされた後、一部の制御信号（１０は演算
回路（９）に供給され、この制御信号（１１に従って演
算を実行する。又、一部の制御信号（Ｌｌ）はＡ Ｒ２
（２）の入力を選択するだめのセレクタ２ （６Ａ）及
び制御メモ１月５）の入力を選択するセレクタ１（６α
）に供給される。
ック図である。この装置はマイクロ命令により構成され
るマイクロプログラムシーケンスを記憶する制御メモリ
（５）を備えている０この制御メモリ（５）の入力には
セレクタ（６α）により選択された八ＲＬ （１） （
アドレスレジスタ１）又は人ＦＬ２（２）（アドレスレ
ジスタ２）からのアドレス情報が入力される。人力され
たアドレス情報により制御メモリ（５）から読み出され
たマイクロ命令はＭ Ｉ Ｒ（３）（マイクロ命令レジ
スタ（３））にセットされる０このＭ Ｉ Ｒ（３）に
セットされたマイクロ命令はマイクロ命令のデコーダ（
８）でデコードされた後、一部の制御信号（１０は演算
回路（９）に供給され、この制御信号（１１に従って演
算を実行する。又、一部の制御信号（Ｌｌ）はＡ Ｒ２
（２）の入力を選択するだめのセレクタ２ （６Ａ）及
び制御メモ１月５）の入力を選択するセレクタ１（６α
）に供給される。
Ａ Ｒ２＜２）はｌりのマイクロプログラムシーケンス
に於いて次に制御メモリ（５）から読み出すマイクロ命
令のアドレスを保持するためのアドレスレジスタであり
、セレクタ２ （６ｂ）によりアドレスカウンタ７の出
力１２又はアドレスメモリ４の出力１３が選択され、ク
ロック毎に更新される。このアドレスカウンタ７はＡ
Ｒ２（２）に保持されている値に＋１した値を常に出力
する回路である。
に於いて次に制御メモリ（５）から読み出すマイクロ命
令のアドレスを保持するためのアドレスレジスタであり
、セレクタ２ （６ｂ）によりアドレスカウンタ７の出
力１２又はアドレスメモリ４の出力１３が選択され、ク
ロック毎に更新される。このアドレスカウンタ７はＡ
Ｒ２（２）に保持されている値に＋１した値を常に出力
する回路である。
アドレスメモリ（４）は、人Ｒ１（１）の値を入力して
、マイクロプログラムシーケンスの第２番目のマイクロ
命令のアドレスを出力するアドレスメモリであり、機械
語命令を実行するマイクロプログラムシーケンスの第２
番目のマイクロ命令がマイクロプログラムシーケンスの
数だけ格納されている。
、マイクロプログラムシーケンスの第２番目のマイクロ
命令のアドレスを出力するアドレスメモリであり、機械
語命令を実行するマイクロプログラムシーケンスの第２
番目のマイクロ命令がマイクロプログラムシーケンスの
数だけ格納されている。
ある１つの機械語命令に対するマイクロプログラムシー
ケンスの実行中は、ＡＲ２（２＞にはセレクタ２（６ｂ
）によりアドレスカウンタ（力の出力が選択され、Ａ几
２（２）にはクロック毎に＋１更新されたアドレス情報
が゛セットされる。又、制御メモリ（５）は、セレクタ
１（６α）によりＡ Ｒ２（２）が選択され、人Ｒ２（
２）の値でマイクロ命令が読み出される。そしてＭ Ｉ
Ｒ−（３）にマイクロプログラムシーケンスの最後の
マイクロ命令（例えばＥＮＤ命令等）が格納されるとデ
コーダ２（８）により最後のマイクロ命令であることが
デコードされ、制御信号αυによりセレクト２ （６ｈ
）はアドレスメモリ（４）の出力を選択し、ＡＲ１（１
）の値でアドレスメモリ（４）から読み出された次に実
行される機械語命令のマイクロプログラムシーケンスの
第２番目のマイクロ命令のアドレスがＡＲ２（２）にセ
ットされる。又、同時にセレクタ１（６α）は人Ｒ，１
（１）が選択され、ＡＲｘ（１）の値で制御メモリ（５
）からマイクロプログラムシーケンスの第１番目のマイ
クロ命令が読み出され、ｋｖｉ Ｉ几（３）にセットさ
れる。このよう１こしである１つの機械語命令に対する
マイクロプログラムシーケンスの実行が終了し、次の機
械語命令に対するマイクロプログラムシーケンスの実行
に移るときにウェイトサイクル無しに連続してマイクロ
命令を実行することが可能となる０ 次に第２図及び第３図を用いて動作をより詳細に説明す
る。
ケンスの実行中は、ＡＲ２（２＞にはセレクタ２（６ｂ
）によりアドレスカウンタ（力の出力が選択され、Ａ几
２（２）にはクロック毎に＋１更新されたアドレス情報
が゛セットされる。又、制御メモリ（５）は、セレクタ
１（６α）によりＡ Ｒ２（２）が選択され、人Ｒ２（
２）の値でマイクロ命令が読み出される。そしてＭ Ｉ
Ｒ−（３）にマイクロプログラムシーケンスの最後の
マイクロ命令（例えばＥＮＤ命令等）が格納されるとデ
コーダ２（８）により最後のマイクロ命令であることが
デコードされ、制御信号αυによりセレクト２ （６ｈ
）はアドレスメモリ（４）の出力を選択し、ＡＲ１（１
）の値でアドレスメモリ（４）から読み出された次に実
行される機械語命令のマイクロプログラムシーケンスの
第２番目のマイクロ命令のアドレスがＡＲ２（２）にセ
ットされる。又、同時にセレクタ１（６α）は人Ｒ，１
（１）が選択され、ＡＲｘ（１）の値で制御メモリ（５
）からマイクロプログラムシーケンスの第１番目のマイ
クロ命令が読み出され、ｋｖｉ Ｉ几（３）にセットさ
れる。このよう１こしである１つの機械語命令に対する
マイクロプログラムシーケンスの実行が終了し、次の機
械語命令に対するマイクロプログラムシーケンスの実行
に移るときにウェイトサイクル無しに連続してマイクロ
命令を実行することが可能となる０ 次に第２図及び第３図を用いて動作をより詳細に説明す
る。
第２図（α）は各機械語命令に対するマイクロ命令及び
そのマイクロ命令の格納されているアドレスを示したも
のである０例えば機械語命令Ａを実行するマイクロプロ
グラムシーケンスのマイクロ命令を（α−１１，（Ａ−
２）とし、これらマイクロ命令が格納されているアドレ
スをα−１，！−２とする。機械語命令人の次の機械語
命令Ｂを実行するマイクロブ０／ラムシーケンスのマイ
クロ命令ｔ （αＬ（Ａ）。
そのマイクロ命令の格納されているアドレスを示したも
のである０例えば機械語命令Ａを実行するマイクロプロ
グラムシーケンスのマイクロ命令を（α−１１，（Ａ−
２）とし、これらマイクロ命令が格納されているアドレ
スをα−１，！−２とする。機械語命令人の次の機械語
命令Ｂを実行するマイクロブ０／ラムシーケンスのマイ
クロ命令ｔ （αＬ（Ａ）。
（Ａ＋ｌ）とし、これらのマイクロ命令が格納されてい
る制御メモリのアドレスをα、 Ｊ、 ｂ←１とする０
機械語命令Ｂの次の機械語命令Ｃを実行するマイクロプ
ログラムシーケンスのマイクロ命令ヲｔα＋１）。
る制御メモリのアドレスをα、 Ｊ、 ｂ←１とする０
機械語命令Ｂの次の機械語命令Ｃを実行するマイクロプ
ログラムシーケンスのマイクロ命令ヲｔα＋１）。
［Ａ＋１）、 （Ａ＋ｚ）、 ｉｈ＋３）とし、これら
マイクロ命令の格納されているアドレスをα＋１． ｂ
＋１． Ａ＋２． Ａ＋３とする。
マイクロ命令の格納されているアドレスをα＋１． ｂ
＋１． Ａ＋２． Ａ＋３とする。
又、第２図＜ｈ＞はシーケンシャルなアドレスに対し、
前記マイクロ命令がどのアドレスに格納されているかを
示す。更に第２図（Ｃ）は、アドレスメモリに格納され
ている情報を示し、即ち、前記マイクロプログラムシー
ケンスの各第２番目のマイクロ命令が格納されているア
ドレス情報を、第１番目のマイクロ命令が格納されてい
るアドレス情報と対応させて格納している０例えば、機
械語命令人を実行するマイクロプログラムシーケンスの
第１番目のマイクロ命令が格納されている制御メモリ（
５）のアドレス情報α−１がアドレスメモリ（４）に入
力された時、このマイクロプログラムシーケンスの第２
番目のマイクロ命令が格納されている制御メモリ（５）
のアドレス情報Ａ−２が出力されるようになっている。
前記マイクロ命令がどのアドレスに格納されているかを
示す。更に第２図（Ｃ）は、アドレスメモリに格納され
ている情報を示し、即ち、前記マイクロプログラムシー
ケンスの各第２番目のマイクロ命令が格納されているア
ドレス情報を、第１番目のマイクロ命令が格納されてい
るアドレス情報と対応させて格納している０例えば、機
械語命令人を実行するマイクロプログラムシーケンスの
第１番目のマイクロ命令が格納されている制御メモリ（
５）のアドレス情報α−１がアドレスメモリ（４）に入
力された時、このマイクロプログラムシーケンスの第２
番目のマイクロ命令が格納されている制御メモリ（５）
のアドレス情報Ａ−２が出力されるようになっている。
第３図は、システムクロックにより、制御メモリ（５）
の入出力、ＭＩＲ（３）、人几（１）、 ＡＲ（２）に
セットされる情報及びデコーダ２（８）の出力の制御信
号αυのタイミングを示したものである０ クロツク１では、ある１つの機械語命令人に対するマイ
クロ命令（α−１１がＭＩＲ（３）にセットされており
、マイクロ命令（ｃＬｌｌにより演算回路（９）が制御
される。Ａ Ｒ２（２）には次に実行されるマイクロ命
令のアドレス値ｂ−２がセットされている。又、制御信
号（１１）は、マイクロ命令（α−１）に機械語命令人
のマイクロプログラムシーケンスの最後のマイクロ命令
であることを示す指定（例えばＥＮＤ命令）がないので
“Ｌｏｗ″レベルである。従ってクロック１の後縁の立
上りでは、セレクタ２ （６Ａ）はアドレスカウンタ（
７）の出力を選択し、人Ｒ２（２）の値邊−２を＋１し
た値すがＡ Ｒ２（２）に格納される０又、セレクタ１
（６α）は、Ａ Ｒ２（２）の値を選択し、ＭＩＲ（３
）にはへ几２（２）の値ｂ−２で制御メモ１月５）から
読み出されたマイクロ命令（Ａ−２）がセットされる。
の入出力、ＭＩＲ（３）、人几（１）、 ＡＲ（２）に
セットされる情報及びデコーダ２（８）の出力の制御信
号αυのタイミングを示したものである０ クロツク１では、ある１つの機械語命令人に対するマイ
クロ命令（α−１１がＭＩＲ（３）にセットされており
、マイクロ命令（ｃＬｌｌにより演算回路（９）が制御
される。Ａ Ｒ２（２）には次に実行されるマイクロ命
令のアドレス値ｂ−２がセットされている。又、制御信
号（１１）は、マイクロ命令（α−１）に機械語命令人
のマイクロプログラムシーケンスの最後のマイクロ命令
であることを示す指定（例えばＥＮＤ命令）がないので
“Ｌｏｗ″レベルである。従ってクロック１の後縁の立
上りでは、セレクタ２ （６Ａ）はアドレスカウンタ（
７）の出力を選択し、人Ｒ２（２）の値邊−２を＋１し
た値すがＡ Ｒ２（２）に格納される０又、セレクタ１
（６α）は、Ａ Ｒ２（２）の値を選択し、ＭＩＲ（３
）にはへ几２（２）の値ｂ−２で制御メモ１月５）から
読み出されたマイクロ命令（Ａ−２）がセットされる。
ＡＲｌ（１）の値は変化しない。クロック２ではＭＩＲ
（３）のマイクロ命令（Ａ−２）にＥＮＤ指定が有るの
で制御信号ｔ１１）は゛）ｈＬｆｌｈ″レベルとなる。
（３）のマイクロ命令（Ａ−２）にＥＮＤ指定が有るの
で制御信号ｔ１１）は゛）ｈＬｆｌｈ″レベルとなる。
従ってクロック２の後縁の立上りでセレクタ１（６α）
はアドレスメモリ（４）の出力を選択し、ＡＲＩ（１）
の値αでアドレスメモリ（４）から読み出された機械語
命令Ｂのマイクロプログラムシーケンスの第２番目のア
ドレス値すがＡ Ｒ２（２）にセットされる。又、セレ
クタ１（６α）は人Ｒ１（１）の値を選択し、Ｍ Ｉ
Ｒ（３）にはＡＲｔ（ｔ）の値αで制御メモリ（５）か
ら読み出されたマイクロ命令（α）がセットされる。そ
してＡＲ１（１）の値は更に次に実行する機械語命令Ｃ
の第１番目のマイクロ命令のアドレス直α＋１に更新さ
れる。
はアドレスメモリ（４）の出力を選択し、ＡＲＩ（１）
の値αでアドレスメモリ（４）から読み出された機械語
命令Ｂのマイクロプログラムシーケンスの第２番目のア
ドレス値すがＡ Ｒ２（２）にセットされる。又、セレ
クタ１（６α）は人Ｒ１（１）の値を選択し、Ｍ Ｉ
Ｒ（３）にはＡＲｔ（ｔ）の値αで制御メモリ（５）か
ら読み出されたマイクロ命令（α）がセットされる。そ
してＡＲ１（１）の値は更に次に実行する機械語命令Ｃ
の第１番目のマイクロ命令のアドレス直α＋１に更新さ
れる。
クロック３では機械語命令Ｂの第１番目のマイクロ命令
（α）が実行され、同様にしてクロック４では機械語命
令Ｂの第２番目のマイクロ命令ｒｂ＞が実行される。以
下同様にクロック５，６．が実行される。
（α）が実行され、同様にしてクロック４では機械語命
令Ｂの第２番目のマイクロ命令ｒｂ＞が実行される。以
下同様にクロック５，６．が実行される。
従って本発明によね、１つの機械語命令から他の機械語
命令の実行に移る際にウェイトサイクルを発生させる事
無く、マイクロ命令を効率良く読み出す裏が出来る。又
、従来では機械語命令毎にシーケンシャルなマイクロプ
ログラムを制御メモリに格納しなければならなく、重複
したシーケンシャルマイクロ命令が制御メモリ内に左右
していた。しかし、アドレスメモリを設けた事により、
第２ステツプ以後のマイクロプログラムが同一の機械語
命令に対しては、制御メモリに格納されているマイクロ
プログラムを共有させる事が可能となる。更に、アドレ
スメモリを設けた事により、マイクロプログラムの修正
が生じた場合でも機械語命令をデコードして第１マイク
ロ命令が格納されているアドレス情報を発生するデコー
ド回路を修正する必要がなくなる０例えば、第２図（α
）の機械語命令毎を実行するマイクロプログラムにマイ
クロ命令を２ステツプ追加した場合、機械語命令Ｂ、Ｃ
を実行するマイクロ命令の格納場所が２ステップ分ずれ
る。この結果、機械語命令Ｂを実行するマイクロプログ
ラムのマイクロ命令が格納されるアドレスはα、ｈ＋１
、ｂ＋ｚとなるがしかし、アドレスメモリのアドレスα
に格納されているアドレス情Ｉａｂをアドレス情報ｈ＋
ｘと書き変えるだけで良く（同様に他のアドレス情報も
書き変える）、第１マイクロ命令が格納されているアド
レス情報を発生するデコード回路１（１りを修正する必
要が無くなる。
命令の実行に移る際にウェイトサイクルを発生させる事
無く、マイクロ命令を効率良く読み出す裏が出来る。又
、従来では機械語命令毎にシーケンシャルなマイクロプ
ログラムを制御メモリに格納しなければならなく、重複
したシーケンシャルマイクロ命令が制御メモリ内に左右
していた。しかし、アドレスメモリを設けた事により、
第２ステツプ以後のマイクロプログラムが同一の機械語
命令に対しては、制御メモリに格納されているマイクロ
プログラムを共有させる事が可能となる。更に、アドレ
スメモリを設けた事により、マイクロプログラムの修正
が生じた場合でも機械語命令をデコードして第１マイク
ロ命令が格納されているアドレス情報を発生するデコー
ド回路を修正する必要がなくなる０例えば、第２図（α
）の機械語命令毎を実行するマイクロプログラムにマイ
クロ命令を２ステツプ追加した場合、機械語命令Ｂ、Ｃ
を実行するマイクロ命令の格納場所が２ステップ分ずれ
る。この結果、機械語命令Ｂを実行するマイクロプログ
ラムのマイクロ命令が格納されるアドレスはα、ｈ＋１
、ｂ＋ｚとなるがしかし、アドレスメモリのアドレスα
に格納されているアドレス情Ｉａｂをアドレス情報ｈ＋
ｘと書き変えるだけで良く（同様に他のアドレス情報も
書き変える）、第１マイクロ命令が格納されているアド
レス情報を発生するデコード回路１（１りを修正する必
要が無くなる。
従ってマイクロプログラムの設計と機械語命令デコード
回路の設計を独立にしかも並行して行なうことが出来、
非常に設計効率を向上させることが出来る。
回路の設計を独立にしかも並行して行なうことが出来、
非常に設計効率を向上させることが出来る。
本発明によ沙、１つの機械語命令から他の機械語命令の
実行に移る際にウェイトサイクルを発生させる事無くマ
イクロ命令を効率良く読み出す事が可能な情報処理装置
を提供する事が可能となる０
実行に移る際にウェイトサイクルを発生させる事無くマ
イクロ命令を効率良く読み出す事が可能な情報処理装置
を提供する事が可能となる０
第１図乃至第３図は本発明を示す実施例である。
第１図は本発明のブロック図を示す。第２図（α）は機
械語命令を実行するマイクロ命令と、そのマイクロ命令
が格納されるアドレスを示す。第２図（ｂ）は、同図（
α）のマイクロ命令がどのように制御メモリ内に格納さ
れているかを示す。第２図（Ｃ）は、アドレスメモリ内
に格納されているアドレス情報を示す。第３図は、本発
明のタイミングを示す図である。 第４図及び＠５図は従来例を示す図である。 １・・・Ａｌｌ１１（７）”レスレジスタ１）２・・・
人Ｒ２（アドレスレジスタ２）３・・・ＭＩＲ（マイク
ロ命令レジスタ）４・・・アドレスメモリ ５・・・制
御メモリ６α・・・セレクタ１ ６ｈ・・・セレクタ
２７・・・アドレスカウンタ ８・・・デコーダ２９・
・・演鼻回路 １０．１１・・・制御信号１２・・
・デコーダ１ 第 １ 図
械語命令を実行するマイクロ命令と、そのマイクロ命令
が格納されるアドレスを示す。第２図（ｂ）は、同図（
α）のマイクロ命令がどのように制御メモリ内に格納さ
れているかを示す。第２図（Ｃ）は、アドレスメモリ内
に格納されているアドレス情報を示す。第３図は、本発
明のタイミングを示す図である。 第４図及び＠５図は従来例を示す図である。 １・・・Ａｌｌ１１（７）”レスレジスタ１）２・・・
人Ｒ２（アドレスレジスタ２）３・・・ＭＩＲ（マイク
ロ命令レジスタ）４・・・アドレスメモリ ５・・・制
御メモリ６α・・・セレクタ１ ６ｈ・・・セレクタ
２７・・・アドレスカウンタ ８・・・デコーダ２９・
・・演鼻回路 １０．１１・・・制御信号１２・・
・デコーダ１ 第 １ 図
Claims (1)
- １つ以上のマイクロ命令から成るマイクロプログラムシ
ーケンスを複数個格納する制御メモリと、前記制御メモ
リに格納された前記マイクロプログラムシーケンスの第
２番目のマイクロ命令のアドレスを複数個格納するアド
レスメモリと、前記制御メモリに格納された前記マイク
ロプログラムシーケンスの第１番目のマイクロ命令の格
納場所を示すアドレス情報、或いは、プログラムシーケ
ンスの２番目以降のマイクロ命令の格納場所を示すアド
レス情報を選択し、選択されたアドレス情報を前記制御
メモリに転送するセレクタと、を備え、１つのマイクロ
プログラムシーケンスから他のマイクロプログラムシー
ケンスに実行を移す際に、連続したマイクロ命令の実行
を効率良く行なわせる事を特徴とする情報処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21801186A JPS6375833A (ja) | 1986-09-18 | 1986-09-18 | 情報処理装置 |
| EP19870113402 EP0260639A3 (en) | 1986-09-18 | 1987-09-14 | Microprogram sequencer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21801186A JPS6375833A (ja) | 1986-09-18 | 1986-09-18 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6375833A true JPS6375833A (ja) | 1988-04-06 |
Family
ID=16713227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21801186A Pending JPS6375833A (ja) | 1986-09-18 | 1986-09-18 | 情報処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0260639A3 (ja) |
| JP (1) | JPS6375833A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102934074A (zh) * | 2010-06-27 | 2013-02-13 | 英特尔公司 | 经压缩代码的加速执行 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11293401B2 (en) | 2017-12-14 | 2022-04-05 | Vestas Wind Systems A/S | Tower damping in wind turbine power production |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5515543A (en) * | 1978-07-18 | 1980-02-02 | Nec Corp | Microprogram control circuit |
| JPS5599653A (en) * | 1979-01-24 | 1980-07-29 | Toshiba Corp | Microprogram control system |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4168523A (en) * | 1975-11-07 | 1979-09-18 | Ncr Corporation | Data processor utilizing a two level microaddressing controller |
| JPS55110347A (en) * | 1979-02-16 | 1980-08-25 | Toshiba Corp | Microprogram control system |
-
1986
- 1986-09-18 JP JP21801186A patent/JPS6375833A/ja active Pending
-
1987
- 1987-09-14 EP EP19870113402 patent/EP0260639A3/en not_active Withdrawn
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5515543A (en) * | 1978-07-18 | 1980-02-02 | Nec Corp | Microprogram control circuit |
| JPS5599653A (en) * | 1979-01-24 | 1980-07-29 | Toshiba Corp | Microprogram control system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102934074A (zh) * | 2010-06-27 | 2013-02-13 | 英特尔公司 | 经压缩代码的加速执行 |
| JP2013528877A (ja) * | 2010-06-27 | 2013-07-11 | インテル・コーポレーション | 圧縮コードの高速実行 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0260639A3 (en) | 1991-01-09 |
| EP0260639A2 (en) | 1988-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2554050B2 (ja) | デ−タ処理方法 | |
| JPH02140831A (ja) | データ処理装置 | |
| JPS6298434A (ja) | デ−タ処理システム | |
| JPS6232503B2 (ja) | ||
| JP3237858B2 (ja) | 演算装置 | |
| JP3510729B2 (ja) | 命令実行方法および命令実行装置 | |
| JPS6375833A (ja) | 情報処理装置 | |
| EP0181462B1 (en) | Microcode control of a parallel architecture microprocessor | |
| JPH0560629B2 (ja) | ||
| JPH056281A (ja) | 情報処理装置 | |
| JPH07219766A (ja) | 演算処理装置 | |
| JPH0218729B2 (ja) | ||
| JPS6134188B2 (ja) | ||
| JPS58200349A (ja) | マイクロプログラム制御装置 | |
| JP2758624B2 (ja) | マイクロプログラムの調速方式 | |
| JPH0218732B2 (ja) | ||
| JP2979108B2 (ja) | データ処理装置における非同期処理の同期化方式 | |
| JPS5829051A (ja) | 演算処理装置 | |
| JPS63141131A (ja) | パイプライン制御方式 | |
| JPH0557614B2 (ja) | ||
| JPS6330938A (ja) | マイクロプログラム制御装置 | |
| JPS60215247A (ja) | 演算処理装置 | |
| JPS63298634A (ja) | 情報処理装置 | |
| JPH0424731B2 (ja) | ||
| JPS6120135A (ja) | デ−タ処理装置 |