JPS634967B2 - - Google Patents
Info
- Publication number
- JPS634967B2 JPS634967B2 JP12170782A JP12170782A JPS634967B2 JP S634967 B2 JPS634967 B2 JP S634967B2 JP 12170782 A JP12170782 A JP 12170782A JP 12170782 A JP12170782 A JP 12170782A JP S634967 B2 JPS634967 B2 JP S634967B2
- Authority
- JP
- Japan
- Prior art keywords
- digital
- output
- analog
- analog converter
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 229920005994 diacetyl cellulose Polymers 0.000 description 32
- 238000005259 measurement Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
本発明はアナログ・デイジタル変換器の自動補
正方法に関し、詳しくは、単紙にして自動化が容
易な補正量の測定方法に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an automatic correction method for an analog-to-digital converter, and more particularly to a correction amount measurement method that can be easily automated using a single sheet of paper.
アナログ・デイジタル変換器において、デイジ
タル出力値の期待値からのずれの大きさを誤差と
いう。この誤差には量子化誤差、直線性誤差、オ
フセツト誤差などがあるが、いずれにしてもアナ
ログ・デイジタル変換器の精度は誤差の大きさで
決まるため、該誤差を補正する必要がある。 In an analog-to-digital converter, the amount of deviation of the digital output value from the expected value is called error. These errors include quantization errors, linearity errors, offset errors, etc. In any case, the accuracy of the analog-to-digital converter is determined by the magnitude of the error, so it is necessary to correct the error.
従来、アナログ・デイジタル変換器(以後A/
D変換器と呼ぶ)の補正量を求めるためには、通
常ではコンパレータのみにしか接続されない局部
デイジタル・アナログ変換器(以後ローカル
DACと呼ぶ)の出力をなんらかの方法で外部に
出力し、このローカルDACの入力コードに対す
る出力電圧を高精度電圧計により測定することで
求めていた。しかし、これには次のような欠点が
ある。 Conventionally, analog-to-digital converters (hereinafter referred to as A/
In order to obtain the correction amount for the local digital-to-analog converter (hereinafter referred to as the local D converter), which is normally connected only to the comparator,
This was determined by outputting the output of a local DAC (called a DAC) to an external device and measuring the output voltage for this local DAC's input code with a high-precision voltmeter. However, this has the following drawbacks.
(1) 高精度な電圧計が必要であり、現在この種の
機器は高価であり、かつ測定時間が長いため1
チツプの補正量を求めるのに非常な時間を必要
とし、生産性が低下する。(1) A high-precision voltmeter is required, and currently this type of equipment is expensive and takes a long time to measure.
It takes a lot of time to find the chip correction amount, which reduces productivity.
(2) コンパレータによる誤差を補正出来ない。(2) Errors caused by the comparator cannot be corrected.
(3) ローカルDAC出力を外部に出力する必要が
ある。(3) It is necessary to output the local DAC output externally.
(3)の場合、ローカルDACの出力抵抗が低けれ
ば、ローカルDAC出力を直接外部に出力出来る
が、外部出力のために配線が長くなり、かつ、パ
ツド、ピン等がつくため、これらへの誘導される
雑音により測定精度が劣化する。ローカルDAC
の出力抵抗が高い場合や、前記の雑音を減少させ
るため、ローカルDAC出力にバツフアアンプを
接続し、バツフアアンプ出力を外部に出力する方
法も考えられるが、この場合、バツフアアンプの
誤差が測定値に含まれてしまい測定精度を劣化さ
せる。 In case (3), if the output resistance of the local DAC is low, the local DAC output can be output directly to the outside, but the wiring for external output is long and there are pads, pins, etc. Measurement accuracy deteriorates due to the noise generated. local DAC
If the output resistance of the DAC is high, or to reduce the noise mentioned above, it is possible to connect a buffer amplifier to the local DAC output and output the buffer amplifier output externally, but in this case, the error of the buffer amplifier will be included in the measured value. This will degrade measurement accuracy.
本発明はこれらの欠点を除去するため、電圧計
等の測定機器の代りに、A/D変換器が有してい
るコンパレータ、サンプルホールド回路を使用し
て補正量の測定を可能にし、補正量の測定の簡易
化、生産性の向上を図るようにしたもので、以
下、図面について詳細に説明する。 In order to eliminate these drawbacks, the present invention makes it possible to measure the correction amount by using a comparator and a sample hold circuit included in the A/D converter instead of a measuring device such as a voltmeter. The drawings are designed to simplify measurement and improve productivity.The drawings will be explained in detail below.
第1図は本発明の原理説明図である。こゝで、
上位桁の出力を発生するデイジタル・アナログ変
換器を上位DAC、下位桁の出力を発生するデイ
ジタル・アナログ変換器を下位DACと呼ぶこと
にする。この上位DACと下位DACを合せたもの
がローカルDACである。第1図中、Aはローカ
ルDAC全体の特性であり、Lは下位DAC、Mは
上位DACの特性である、は下位DACのフルス
ケールであり、pは下位DACの1LSBである。上
位DACのデイジタル入力コードを適当に設定し、
下位DACをフルスケールに設定したときの(設
定デイジタルコードをDaとする)上位、下位
DAC出力を合成した全体の出力電圧がVsである。 FIG. 1 is a diagram explaining the principle of the present invention. Here,
The digital-to-analog converter that generates the output of the upper digit will be called the upper DAC, and the digital-to-analog converter that generates the output of the lower digit will be called the lower DAC. The combination of this upper DAC and lower DAC is the local DAC. In FIG. 1, A is the characteristic of the entire local DAC, L is the characteristic of the lower DAC, M is the characteristic of the upper DAC, is the full scale of the lower DAC, and p is 1 LSB of the lower DAC. Set the digital input code of the upper DAC appropriately,
Upper and lower values when the lower DAC is set to full scale (setting digital code is D a )
The total output voltage of the combined DAC outputs is Vs.
(1) 電圧Vsをサンプルホールド回路でサンプル
ホールドし、Aの特性を有有するローカル
DACでアナログ・デイジタル変換すると、Vs
に対応した他方のコードDbを求めることが出
来る。そこで、
Db−Da=Dc ……(1)
なるDcを上位DACの全てのコードに対して求
めておく。これをDc0〜DcKとする。次に任意の
アナログ入力電圧Vdに対して、該ローカル
DACの特性でアナログ・デイジタル変換する。
このときの変換結果がDfである。このときの
上位DAC・のコードがmf(Dfの上位Mビツト)
であるとすると、
Dc=nf
〓p=0
Dcp ……(2)
なる式からDcを求め、Dfから該Dcを減算する
ことにより、理想特性Iでデイジタル・アナロ
グ変換した場合と同様のDgなるデイジタルコ
ードを得ることが出来る。(1) The voltage V s is sampled and held in a sample-and-hold circuit, and a local
When converting from analog to digital with DAC, V s
The other code D b corresponding to can be found. Therefore, D c as follows: D b −D a =D c (1) is obtained for all codes of the upper DAC. This is designated as D c0 to D cK . Next, for any analog input voltage V d , the local
Analog-to-digital conversion is performed using the characteristics of the DAC.
The conversion result at this time is D f . At this time, the code of the upper DAC is m f (upper M bits of D f )
If D c = nf 〓 p=0 D cp ...(2) Find D c from the formula and subtract D c from D f to perform digital-to-analog conversion with ideal characteristic I. You can obtain a digital code D g similar to .
(2) Vsをサンプルホールドするかわりに、Vsよ
り1LSBだけ大きいVs+1をサンプルホールド
し、これに対応するデイジタルコードDeを求
めて、
De―(Da+1)=Dc ……(3)
なる式から補正量を求めても、同様の補正量を
求めることが出来る。(2) Instead of sampling and holding V s , sample and hold V s +1, which is 1 LSB larger than V s , and find the corresponding digital code D e , D e - (D a +1) = D c ... A similar correction amount can be obtained by calculating the correction amount from the equation (3).
この方法による補正量の測定は電圧計等の測
定装置を必要とせず、デイジタル回路で組み立
てられた簡単な制御、加算回路があれば、補正
量を自動測定することが出来る特長を有する。 Measuring the amount of correction by this method does not require a measuring device such as a voltmeter, and has the advantage that the amount of correction can be automatically measured with a simple control and addition circuit assembled with a digital circuit.
第2図1,2は本発明のローカルDACの実施
例であり、1はVsをサンプルホールドするもの、
(2)はVs+1をサンプルホールドするものである。
1の回路は一般的なコンデンサアレイDACを上
位、下位DACとして使用している例である。(2)
の回路は常に接地されているべき1Cの容量をVref
とグランドとの間でコントロール端子Cbで切り
変えることが出来ることを特徴としている。 Figures 1 and 2 show examples of the local DAC of the present invention; 1 is for sampling and holding Vs ;
(2) is for sampling and holding V s +1.
Circuit 1 is an example in which general capacitor array DACs are used as upper and lower DACs. (2)
The circuit should always be grounded with a capacitance of 1C V ref
The feature is that it can be switched between the control terminal Cb and the ground.
(1)、(2)の回路ともスイツチSaをグランド側、Sp
〜Se-1をVfef側に接続すると、下位DACのフルス
ケールが出力され、(2)の回路はさらにスイツチSb
をVref側に接続すると、下位DACのフルスケー
ルより1LSBだけ大きい出力が得られる。このと
き、B( )〜B( +n-1)までのデイジタル入力を適
当に設定してスイツチSsを閉じると、第1図で示
したVsまたはVs+1の電圧がサンプルされ、スイ
ツチSsを開くとホールドされる。このようにし
て、出力OUTがグランドレベルになる様、コン
パレータを使用して逐次比較等の手法でアナロ
グ・デイジタル変換し、デイジタルコードDbを
求める。 In both circuits (1) and (2), switch S a is connected to ground, and S p
~ Connecting S e-1 to the V fef side outputs the full scale of the lower DAC, and the circuit (2) further connects the switch S b
Connecting to the V ref side provides an output that is 1 LSB larger than the full scale of the lower DAC. At this time, when the digital inputs from B ( ) to B ( +n-1) are appropriately set and the switch S s is closed, the voltage of V s or V s +1 shown in Figure 1 is sampled, It is held when the switch S s is opened. In this way, analog to digital conversion is performed using a method such as successive approximation using a comparator so that the output OUT becomes the ground level, and the digital code D b is obtained.
以上説明した様に、本発明の補正方法によれ
ば、従来のローカルDACをそのまま使用するこ
とも可能で、高精度電圧計のような測定器等を使
用せずに簡易なデイジル回路で補正量の測定が自
動的に行うことができるため、回路規模の増加が
なくなり、生産性の向上、コストの低下が図れる
利点がある。 As explained above, according to the correction method of the present invention, it is possible to use a conventional local DAC as is, and the correction amount can be calculated using a simple digital circuit without using a measuring device such as a high-precision voltmeter. Since the measurement can be performed automatically, there is no need to increase the circuit scale, which has the advantage of improving productivity and reducing costs.
第1図は本発明の原理説明図、第2図は本発明
によるローカル・デイジタル・アナログ変換器の
一実施例を示す図である。
Sp〜S+n-1……グランド、Vref切換スイツチ、
Sa……グランド、A入力切換スイツチ、Ss……出
力のデイスチヤージスイツチ、1C〜2m-1C……
容量、Bp〜B+n-1……デイジタル入力、Sb……
グランド、Vref切換スイツチ、Ca、Cb、Ds……ス
イツチ制御信号端子。
FIG. 1 is a diagram explaining the principle of the present invention, and FIG. 2 is a diagram showing an embodiment of a local digital-to-analog converter according to the present invention. S p ~ S +n-1 ...Ground, V ref selector switch,
S a ...Ground, A input selector switch, S s ...Output discharge switch, 1C~2 m-1 C...
Capacity, B p ~ B +n-1 ...Digital input, S b ...
Ground, V ref changeover switch, C a , C b , D s ... switch control signal terminals.
Claims (1)
アナログ変換器と、下位桁の出力として前記第1
のデイジタル・アナログ変換器の最下位桁のデイ
ジタル入力の1ビツト分の出力値(1LSBの値)
より常に大きいフルスケール出力を発生する第2
のデイジタル・アナログ変換器とを具備し、前記
第1のデイジタル・アナログ変換器の出力と前記
第2のデイジタル・アナログ変換器の出力とを加
算してアナログ出力を得るようにした局部デイジ
タル・アナログ変換器を有するアナログ・デイジ
タル変換器の自動補正方法において、前記第1の
デイジタル・アナログ変換器にデイジタル入力コ
ードをセツトし、前記第2のデイジタル・アナロ
グ変換器の出力をフルスケール出力もしくはフル
スケールより1LSBだけ大きくし、このときの出
力電圧をサンプルホールドし、アナログ・デイジ
タル変換によりこの電圧と等しい電圧を出力する
デイジタル入力コードを求め、このコードと前設
定コードとの差を求め、以下同様にして第1のデ
イジタル・アナログ変換器の全デイジタル入力コ
ードについてこの差を求め、任意の第1のデイジ
タル・アナログ変換器の入力コードに対する補正
量をその入力コードより小さい入力コードに対す
る補正量の総和とすることを特徴とするアナロ
グ・デイジタル変換器の自動補正方法。1 The first digital signal that generates the upper digit output
an analog converter, and the first output as the output of the lower digit.
Output value of 1 bit of the least significant digit digital input of the digital-to-analog converter (1LSB value)
the second, which produces a full-scale output that is always greater than
a digital-to-analog converter, the local digital-to-analog converter is configured to add the output of the first digital-to-analog converter and the output of the second digital-to-analog converter to obtain an analog output. In the automatic correction method for an analog-to-digital converter having a converter, a digital input code is set in the first digital-to-analog converter, and the output of the second digital-to-analog converter is set to a full-scale output or a full-scale output. Increase the output voltage by 1 LSB, sample and hold the output voltage at this time, find the digital input code that outputs a voltage equal to this voltage through analog-to-digital conversion, find the difference between this code and the preset code, and do the same. Find this difference for all digital input codes of the first digital-to-analog converter, and calculate the correction amount for any input code of the first digital-to-analog converter as the sum of the correction amounts for input codes smaller than that input code. An automatic correction method for an analog-to-digital converter, characterized in that:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12170782A JPS5912619A (en) | 1982-07-13 | 1982-07-13 | Automatic correcting method of analog-digital converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12170782A JPS5912619A (en) | 1982-07-13 | 1982-07-13 | Automatic correcting method of analog-digital converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5912619A JPS5912619A (en) | 1984-01-23 |
JPS634967B2 true JPS634967B2 (en) | 1988-02-01 |
Family
ID=14817886
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12170782A Granted JPS5912619A (en) | 1982-07-13 | 1982-07-13 | Automatic correcting method of analog-digital converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5912619A (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62245723A (en) * | 1986-04-17 | 1987-10-27 | Nec Corp | Digital-analog converter |
JP2651444B2 (en) * | 1987-09-03 | 1997-09-10 | 住友金属工業株式会社 | Immersion nozzle for continuous casting of steel |
JP2926966B2 (en) * | 1989-11-28 | 1999-07-28 | 旭硝子株式会社 | High zirconia hot-melt cast refractories |
US5344801A (en) * | 1992-06-26 | 1994-09-06 | Asahi Glass Company Ltd. | High zirconia fused cast refractory |
JP6030953B2 (en) | 2012-12-28 | 2016-11-24 | Agcセラミックス株式会社 | High zirconia electroformed refractory |
JP7099898B2 (en) | 2017-09-08 | 2022-07-12 | Agcセラミックス株式会社 | High zirconia electroformed refractory and its manufacturing method |
EP3453689B1 (en) | 2017-09-08 | 2020-08-26 | AGC Ceramics Co., Ltd. | High-zirconia electrocast refractory and method for manufacturing the same |
CN116472257B (en) | 2020-11-24 | 2024-06-04 | 圣戈班Tm股份有限公司 | High zirconia electrofusion cast refractory |
-
1982
- 1982-07-13 JP JP12170782A patent/JPS5912619A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5912619A (en) | 1984-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7821433B2 (en) | Pipeline-type analog-to-digital converter | |
US6369744B1 (en) | Digitally self-calibrating circuit and method for pipeline ADC | |
EP0740862B1 (en) | Pipelined analog-to-digital converter with curvefit digital correction | |
CN112202448B (en) | Successive approximation type analog-to-digital converter, calibration method thereof and electronic equipment | |
US6486807B2 (en) | A/D converter calibration | |
US6452519B1 (en) | Analog to digital converter utilizing a highly stable resistor string | |
US7755521B1 (en) | A-D convert apparatus, D-A convert apparatus and adjustment method | |
US4896155A (en) | Method and apparatus for self-calibration of subranging A/D converter | |
JPH0348700B2 (en) | ||
US5184130A (en) | Multi-stage A/D converter | |
US5210537A (en) | Multi-stage A/D converter | |
US7486218B2 (en) | Cyclic analog-to-digital converter | |
US11349492B2 (en) | Analog-to-digital converter | |
JPH0345581B2 (en) | ||
US4857931A (en) | Dual flash analog-to-digital converter | |
RU2335844C2 (en) | Analog-to-digital converter and method of calibration thereof | |
JPS634967B2 (en) | ||
JP3657218B2 (en) | Differential input A / D converter | |
US5173698A (en) | Flash analog-to-digital converter with integrating input stage | |
US7042373B2 (en) | Error measuring method for digitally self-calibrating pipeline ADC and apparatus thereof | |
CN115940949B (en) | Split capacitor structure successive approximation analog-to-digital converter calibration circuit and method | |
CN113810052B (en) | Successive approximation analog-to-digital converter based on capacitance mismatch calibration circuit | |
US5041832A (en) | Dual flash analog-to-digital converter | |
Goes et al. | High-linearity calibration of low-resolution digital-to-analog converters | |
US5099241A (en) | Dual flash analog-to-digital converter |