JPS6348192B2 - - Google Patents
Info
- Publication number
- JPS6348192B2 JPS6348192B2 JP55110019A JP11001980A JPS6348192B2 JP S6348192 B2 JPS6348192 B2 JP S6348192B2 JP 55110019 A JP55110019 A JP 55110019A JP 11001980 A JP11001980 A JP 11001980A JP S6348192 B2 JPS6348192 B2 JP S6348192B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- collector
- impurity
- base
- base region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000012535 impurity Substances 0.000 claims description 43
- 230000015556 catabolic process Effects 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 238000011109 contamination Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
Landscapes
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、接合型トランジスタからなる半導体
装置に係り、特に保護用ツエナーダイオードを内
装した半導体装置に関する。
装置に係り、特に保護用ツエナーダイオードを内
装した半導体装置に関する。
従来、電力用トランジスタは、如何なる場合に
おいても電力用トランジスタが安全動作領域
（ASO：Area of Safe Operation）内で作動さ
せるために二次降状破壊制限領域（Ｓ／Ｂ制限領
域）に追い込まれないように保護回路を設けてい
る。
おいても電力用トランジスタが安全動作領域
（ASO：Area of Safe Operation）内で作動さ
せるために二次降状破壊制限領域（Ｓ／Ｂ制限領
域）に追い込まれないように保護回路を設けてい
る。
保護回路としては一般に電力用トランジスタの
コレクタとベース間に保護用のツエナーダイオー
ドを挿入したものが用いられている。ツエナーダ
イオードの耐圧は電力用トランジスタの保障耐圧
よりも低く、しかも出力用トランジスタの動作点
電圧よりも高い点に設定されている。
コレクタとベース間に保護用のツエナーダイオー
ドを挿入したものが用いられている。ツエナーダ
イオードの耐圧は電力用トランジスタの保障耐圧
よりも低く、しかも出力用トランジスタの動作点
電圧よりも高い点に設定されている。
而して、もし負荷シヨート等の不測の事態を生
じたとき、VCC（出力電圧）はいきなり出力用ト
ランジスタのコレクタに印加されることになる
が、コレクタ、ベース間に挿入された保護用のツ
エナーダイオードが先にブレークダウンを起す。
このときのブレークダウン電流は電力用トランジ
スタのベース電流として加わり、トランジスタの
基本原理からしてコレクタ電流として電流増幅器
（hFE）倍になつて現われる。この電流によつてエ
ミツタまたはコレクタのいずれかに直結されたフ
ユーズ（エミツタの回路に挿入されたフユーズ）
を断つことによつて電力用トランジスタをＳ／Ｂ
領域に到らしめることなく保護できるようになつ
ている。
じたとき、VCC（出力電圧）はいきなり出力用ト
ランジスタのコレクタに印加されることになる
が、コレクタ、ベース間に挿入された保護用のツ
エナーダイオードが先にブレークダウンを起す。
このときのブレークダウン電流は電力用トランジ
スタのベース電流として加わり、トランジスタの
基本原理からしてコレクタ電流として電流増幅器
（hFE）倍になつて現われる。この電流によつてエ
ミツタまたはコレクタのいずれかに直結されたフ
ユーズ（エミツタの回路に挿入されたフユーズ）
を断つことによつて電力用トランジスタをＳ／Ｂ
領域に到らしめることなく保護できるようになつ
ている。
しかしながらこのように電力用トランジスタの
コレクタとベース間にツエナーダイオードを設け
た半導体装置は、次のような欠点を有している。
コレクタとベース間にツエナーダイオードを設け
た半導体装置は、次のような欠点を有している。
(1) 回路構成のための必要部品数が多く、回路が
高価になる。
高価になる。
(2) 電力用トランジスタと保護用ダイオードと組
み合わせを誤ることがある。
み合わせを誤ることがある。
(3) 電気回路の接続の労力とスペースが大きく、
機器を小型化することができない。
機器を小型化することができない。
(4) 回路装置、機器の信頼性が低い。
(5) 電気回路の耐湿、汚染に対し弱い。
本発明は、かかる点に鑑みてなされたものであ
り、所望の接合型トランジスタが形成された半導
体基板内に、保護用のツエナーダイオードを形成
して集積度、信頼性を向上させるとともに価格の
低減を図つた半導体装置を提供するものである。
り、所望の接合型トランジスタが形成された半導
体基板内に、保護用のツエナーダイオードを形成
して集積度、信頼性を向上させるとともに価格の
低減を図つた半導体装置を提供するものである。
以下、本発明の実施例を図面を参照して説明す
る。
る。
第１図は、本発明の一実施例の断面図である。
図中１は、N+導電型の半導体基板であり、半導
体基板１上にはN-導電型のコレクタ領域２が設
けられている。コレクタ領域２の所定部位にはＰ
導電型のベース領域３が形成されている。
図中１は、N+導電型の半導体基板であり、半導
体基板１上にはN-導電型のコレクタ領域２が設
けられている。コレクタ領域２の所定部位にはＰ
導電型のベース領域３が形成されている。
ベース領域３内にはベースコンタクトのオーミ
ツク性を良好にするためにP+導電型の低抵抗領
域3aが形成されている。この低抵抗領域３ａで
囲まれたベース領域３内には、N+導電型のエミ
ツタ領域４が形成されている。
ツク性を良好にするためにP+導電型の低抵抗領
域3aが形成されている。この低抵抗領域３ａで
囲まれたベース領域３内には、N+導電型のエミ
ツタ領域４が形成されている。
また、コレクタ領域２にはベース領域３からの
空乏層が延在する範囲内にＰ導電型の不純物領域
５が選択的に形成されている。不純物領域５とベ
ース領域３間のコレクタ領域２の表面部分には、
ベース領域３と所定間隔を設けてコレクタ領域２
よりも高い不純物濃度を有するN+導電型の高不
純物領域６が形成されている。
空乏層が延在する範囲内にＰ導電型の不純物領域
５が選択的に形成されている。不純物領域５とベ
ース領域３間のコレクタ領域２の表面部分には、
ベース領域３と所定間隔を設けてコレクタ領域２
よりも高い不純物濃度を有するN+導電型の高不
純物領域６が形成されている。
また、不純物領域５、高不純物領域６、コレク
タ領域２、ベース領域３、低抵抗領域3a、及び
エミツタ領域４の表面には、酸化膜７が形成され
ており、酸化膜７に穿設されたコンタクトホール
を介してエミツタ領域４、及び低抵抗領域３ａ
（ベース領域３）に接合する電極８が夫々形成さ
れている。不純物領域５及びコレクタ領域２の露
出表面には、これらの領域を同電位するための電
極９が設けられている。
タ領域２、ベース領域３、低抵抗領域3a、及び
エミツタ領域４の表面には、酸化膜７が形成され
ており、酸化膜７に穿設されたコンタクトホール
を介してエミツタ領域４、及び低抵抗領域３ａ
（ベース領域３）に接合する電極８が夫々形成さ
れている。不純物領域５及びコレクタ領域２の露
出表面には、これらの領域を同電位するための電
極９が設けられている。
ここで、ベース領域３と不純物領域５間の間隔
（WX）は、第２図に示す如く、ベース領域３と高
不純物領域６間の間隔（WY）より大きく設定さ
れている。
（WX）は、第２図に示す如く、ベース領域３と高
不純物領域６間の間隔（WY）より大きく設定さ
れている。
また、コレクタ領域２の不純物濃度（CN -）に
対する高不純領域６の不純物濃度（CN）の比
（CN／CN -）は、ベース領域３と不純物領域５との間 隔（WX）及び前記ベース領域３と高不純物領域
６との間隔（WY）に応じてベース領域３と不純
物領域５間の耐圧が、ベース領域３と高不純物領
域６間の耐圧及びベース領域３とコレクタ領域２
間の耐圧よりも小さくなるように設定されてい
る。
対する高不純領域６の不純物濃度（CN）の比
（CN／CN -）は、ベース領域３と不純物領域５との間 隔（WX）及び前記ベース領域３と高不純物領域
６との間隔（WY）に応じてベース領域３と不純
物領域５間の耐圧が、ベース領域３と高不純物領
域６間の耐圧及びベース領域３とコレクタ領域２
間の耐圧よりも小さくなるように設定されてい
る。
このように構成された半導体装置１０によれ
ば、ベース領域３と不純物領域５間の耐圧が、ベ
ース領域３と高不純物領域６間の耐圧及び、ベー
ス領域３とコレクタ領域２間の耐圧より小さく設
定されているので、電力用トランジスタを用いる
電気回路において電力用トランジスタに並列に接
続して保護するための保護ダイオードを特に外部
回路に設けることを要せず、電力用トランジスタ
素子内に内装（すなわち、同一半導体基板に設け
ること）しているので次のような利点を有する。
ば、ベース領域３と不純物領域５間の耐圧が、ベ
ース領域３と高不純物領域６間の耐圧及び、ベー
ス領域３とコレクタ領域２間の耐圧より小さく設
定されているので、電力用トランジスタを用いる
電気回路において電力用トランジスタに並列に接
続して保護するための保護ダイオードを特に外部
回路に設けることを要せず、電力用トランジスタ
素子内に内装（すなわち、同一半導体基板に設け
ること）しているので次のような利点を有する。
(A) 回路構成のための必要部品が低減できるので
廉価は回路を提供できる。
廉価は回路を提供できる。
(B) 電力用トランジスタとして一体になるため、
電力用トランジスタと保護用ダイオードとの組
み合わせを誤ることがない。
電力用トランジスタと保護用ダイオードとの組
み合わせを誤ることがない。
(C) 電気回路の接続の労力とスペースが節減で
き、集積度の向上とともに機器を小型化でき
る。
き、集積度の向上とともに機器を小型化でき
る。
(D) 回路装置、機器の信頼性が向上する。
(E) 電気回路の耐湿、汚染防止に有効である。
因に、コレクタ領域２の不純物濃度（CN -）を
２×1014（１／cm3）、ベース領域３と不純物領域５
の間隔（WX）を25μ、ベース領域３と高不純物領
域６の間隔（WY）を15μとすると、領ベース領域
３とコレクタ領域２間の耐圧（BV1）は、下記式
（）に示す如く算出され、ベース領域３と高不
純物領域６間の耐圧（BV2）は、下記式（）に
示す如く算出され、ベース領域３と不純物領域５
間の耐圧（BV3）は、下記式（）に示す如く算
出される。
２×1014（１／cm3）、ベース領域３と不純物領域５
の間隔（WX）を25μ、ベース領域３と高不純物領
域６の間隔（WY）を15μとすると、領ベース領域
３とコレクタ領域２間の耐圧（BV1）は、下記式
（）に示す如く算出され、ベース領域３と高不
純物領域６間の耐圧（BV2）は、下記式（）に
示す如く算出され、ベース領域３と不純物領域５
間の耐圧（BV3）は、下記式（）に示す如く算
出される。
（）BV1＝Ks・εo・εcrit 2／2q・CN -＝11.7×8.86
×10-14×（2.3×105）2／２×1.6×10-19×２×1014＝
857（Ｖ） （）BV2＝εcrit・WY−ｑ・CN−・WY2／2KS・εO ＝2.3×105×15×10-4−1.5×10-19×２×1014×（15
×10-4）2／２×11.7×8.86×10-14＝210（Ｖ） （）BV3＝ｑ・CN−WX 2／2KS・εO＝1.6×10-19×２
×1014×（25×10-14）2／２×11.7×8.86×10-14＝97
（Ｖ） また、ベース領域３と不純物領域５がない場合
のエミツタ領域４とコレクタ領域２間の耐圧
（VCEO）を電流増幅率（hFE）を100と仮定して下
記（）式から求めると となる。
×10-14×（2.3×105）2／２×1.6×10-19×２×1014＝
857（Ｖ） （）BV2＝εcrit・WY−ｑ・CN−・WY2／2KS・εO ＝2.3×105×15×10-4−1.5×10-19×２×1014×（15
×10-4）2／２×11.7×8.86×10-14＝210（Ｖ） （）BV3＝ｑ・CN−WX 2／2KS・εO＝1.6×10-19×２
×1014×（25×10-14）2／２×11.7×8.86×10-14＝97
（Ｖ） また、ベース領域３と不純物領域５がない場合
のエミツタ領域４とコレクタ領域２間の耐圧
（VCEO）を電流増幅率（hFE）を100と仮定して下
記（）式から求めると となる。
つまり、この半導体装置では、コレクタ・エミ
ツタ間逆耐圧（VCEO）が271Vのトランジスタに
コレクタ・ベース逆耐圧（VZ）が97Vのツエナ
ーダイオードを装着したことになる。
ツタ間逆耐圧（VCEO）が271Vのトランジスタに
コレクタ・ベース逆耐圧（VZ）が97Vのツエナ
ーダイオードを装着したことになる。
尚、上記式（〜）中の各記号の意味は次の
通りである。
通りである。
KS：半導体基板の静電定数
εO：真空中の誘電率
εcrit：臨界電解
ｑ：移動電荷
CN -：コレクタ領域の不純物濃度
CN：高不純物領域の不純物濃度
WX：ベース領域と不純物領域間の距離
VCEO：コレクタ・エミツタ間逆耐圧
VZ：コレクタ・ベース逆耐圧
また、実施例ではNPNトランジスタに本発明
を適用したものについて説明したが、この他にも
PNPトランジスタにも適用できることは勿論で
ある。
を適用したものについて説明したが、この他にも
PNPトランジスタにも適用できることは勿論で
ある。
以上説明した如く、本発明に係る半導体装置に
よれば、接合型トランジスタが形成された半導体
基板内に保護用のダイオードを設けたので、集積
度及び信頼性を向上させることができるととも
に、価格を低減させることができる等顕著な効果
を有するものである。
よれば、接合型トランジスタが形成された半導体
基板内に保護用のダイオードを設けたので、集積
度及び信頼性を向上させることができるととも
に、価格を低減させることができる等顕著な効果
を有するものである。
第１図は、本発明の一実施例の断面図、第２図
は、同実施例の構造を示す拡大図である。 ２……コレクタ領域、３……ベース領域、４…
…エミツタ領域、５……不純物領域、６……高不
純物領域、１０……半導体装置。
は、同実施例の構造を示す拡大図である。 ２……コレクタ領域、３……ベース領域、４…
…エミツタ領域、５……不純物領域、６……高不
純物領域、１０……半導体装置。
Claims (1)
- １ 接合型トランジスタを構成するエミツタ領
域、ベース領域、及びコレクタ領域と、前記ベー
ス領域からの空乏層が延在する範囲内の前記コレ
クタ領域の所定部位に選択的に形成された前記コ
レクタ領域と逆導電型の不純物領域と、該不純物
領域と前記コレクタ領域を同電位にならしめる電
気的接続手段と、該不純物領域と前記ベース領域
間の前記コレクタ領域の表面部分に前記ベース領
域と所定間隔で離間して形成された前記コレクタ
領域と同導電型で且つ前記コレクタ領域よりも高
い不純物濃度の高不純物領域とを具備し、前記ベ
ース領域と前記逆導電型の不純物領域間の耐圧
が、前記ベース領域と前記コレクタ領域間の耐圧
及び前記ベース領域と前記高不純物領域間の耐圧
よりも小さくなるように、前記コレクタ領域の不
純物濃度、前記高不純物領域の不純物濃度、前記
ベース領域と前記高不純物濃度領域間の間隔及び
前記ベース領域と前記不純物濃度領域間の間隔を
設定したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11001980A JPS5734363A (en) | 1980-08-11 | 1980-08-11 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11001980A JPS5734363A (en) | 1980-08-11 | 1980-08-11 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5734363A JPS5734363A (en) | 1982-02-24 |
| JPS6348192B2 true JPS6348192B2 (ja) | 1988-09-28 |
Family
ID=14525055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11001980A Granted JPS5734363A (en) | 1980-08-11 | 1980-08-11 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5734363A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60226176A (ja) * | 1984-04-25 | 1985-11-11 | Matsushita Electronics Corp | 半導体装置 |
| JPS62106663A (ja) * | 1985-11-02 | 1987-05-18 | Matsushita Electronics Corp | 半導体装置 |
| JPH07109041B2 (ja) * | 1986-09-04 | 1995-11-22 | 東レ株式会社 | 優れた捲縮特性と均染性を有するアクリル系複合繊維集合体およびその製造法 |
| JPH01104828A (ja) * | 1987-10-13 | 1989-04-21 | Toray Ind Inc | アクリル系異形断面繊維 |
| JPH01104826A (ja) * | 1987-10-13 | 1989-04-21 | Toray Ind Inc | 新規な捲縮特性を有するアクリル系複合繊維 |
| JPH01104825A (ja) * | 1987-10-13 | 1989-04-21 | Toray Ind Inc | 捲縮特性の優れたアクリル系複合繊維の製造法 |
| JPH0672326B2 (ja) * | 1988-03-04 | 1994-09-14 | 東レ株式会社 | 優れた捲縮発現性を有するアクリル系複合繊維の製造法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54159883A (en) * | 1978-06-08 | 1979-12-18 | Toshiba Corp | Semiconductor device |
-
1980
- 1980-08-11 JP JP11001980A patent/JPS5734363A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54159883A (en) * | 1978-06-08 | 1979-12-18 | Toshiba Corp | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5734363A (en) | 1982-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5682047A (en) | Input-output (I/O) structure with capacitively triggered thyristor for electrostatic discharge (ESD) protection | |
| US6919603B2 (en) | Efficient protection structure for reverse pin-to-pin electrostatic discharge | |
| JP3074736B2 (ja) | 半導体装置 | |
| JPH0324791B2 (ja) | ||
| US4189739A (en) | Semiconductor overload protection structure | |
| EP0385450B1 (en) | Semiconductor device with MIS capacitor | |
| JPS6348192B2 (ja) | ||
| US5138413A (en) | Piso electrostatic discharge protection device | |
| JPS6365665A (ja) | 相補型ｍｉｓ集積回路の静電気保護装置 | |
| GB2092377A (en) | Protection circuit for integrated circuit devices | |
| US5637887A (en) | Silicon controller rectifier (SCR) with capacitive trigger | |
| US4260910A (en) | Integrated circuits with built-in power supply protection | |
| JPS6348190B2 (ja) | ||
| JP2579989B2 (ja) | 静電破壊保護装置 | |
| EP0202646A1 (en) | Input protection device | |
| US5466959A (en) | Semiconductor device for influencing the breakdown voltage of transistors | |
| JPS63148671A (ja) | 半導体集積回路装置の静電破壊防止装置 | |
| JPS6348191B2 (ja) | ||
| JP2854900B2 (ja) | 半導体装置 | |
| JPS58186959A (ja) | 半導体装置 | |
| JPS5879749A (ja) | 半導体集積回路 | |
| JPS60103658A (ja) | 半導体集積回路 | |
| JPH069208B2 (ja) | 半導体装置 | |
| EP0607474B1 (en) | Semiconductor integrated circuit with layer for isolating elements in substrate | |
| JPS59189665A (ja) | 半導体装置 |