JPS63313277A - 配線パタ−ンチェック方法 - Google Patents
配線パタ−ンチェック方法Info
- Publication number
- JPS63313277A JPS63313277A JP62148962A JP14896287A JPS63313277A JP S63313277 A JPS63313277 A JP S63313277A JP 62148962 A JP62148962 A JP 62148962A JP 14896287 A JP14896287 A JP 14896287A JP S63313277 A JPS63313277 A JP S63313277A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- pattern
- points
- wiring pattern
- overlap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 6
- 239000004020 conductor Substances 0.000 claims abstract description 10
- 230000007547 defect Effects 0.000 claims abstract description 5
- 230000005764 inhibitory process Effects 0.000 abstract 3
- 235000013405 beer Nutrition 0.000 abstract 2
- 238000004364 calculation method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 2
- 201000010099 disease Diseases 0.000 description 1
- 208000037265 diseases, disorders, signs and symptoms Diseases 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプリント基板の実装設計に係り、特に面付部品
搭載パターンのように一般の配縁パターンとは寸法の異
なるパターンが混在するプリント基板の配線パターンチ
ェック方法忙関する。
搭載パターンのように一般の配縁パターンとは寸法の異
なるパターンが混在するプリント基板の配線パターンチ
ェック方法忙関する。
従来、プリント基板のパター／形状及びパターン間隙等
のチェックは情報処理学会第３０回合国大会講演論文集
「プリント基板設計システム（ＣＡＤＡＳ）の設計規則
検証Ｊ（Ｐ１８９９−Ｐ１９ｏｏ）＜おいて論じられて
いるように、座標値の計算は実寸法法値（１０〜１０
くリメートル程度）により行ない、その図形演算手法を
工夫する事で処理の高速化を図りてきた。
のチェックは情報処理学会第３０回合国大会講演論文集
「プリント基板設計システム（ＣＡＤＡＳ）の設計規則
検証Ｊ（Ｐ１８９９−Ｐ１９ｏｏ）＜おいて論じられて
いるように、座標値の計算は実寸法法値（１０〜１０
くリメートル程度）により行ない、その図形演算手法を
工夫する事で処理の高速化を図りてきた。
上記従来技術は配線パターンチェック時にその座標値計
算を実寸法で行なうため正確なチェックが可能であるが
、より高密度、大規模な基板をチェ、りする場合には処
理時間の増大が問題であったＯ 本発明の目的は配線パターンの座標値計算を簡略化しチ
ェックの高速化を図ることにある。
算を実寸法で行なうため正確なチェックが可能であるが
、より高密度、大規模な基板をチェ、りする場合には処
理時間の増大が問題であったＯ 本発明の目的は配線パターンの座標値計算を簡略化しチ
ェックの高速化を図ることにある。
上記目的達成のためには、計算回数を減らす事が大切で
ある。一般に配線パターンの寸法は１／１００ｍｍある
いは１／１０００瓢卑位で表現されているがその位置は
実装設計あるいは製造上の制約から１００ミル格子点間
に１〜５本程度設定した配線チャネルに整合する事が多
い。
ある。一般に配線パターンの寸法は１／１００ｍｍある
いは１／１０００瓢卑位で表現されているがその位置は
実装設計あるいは製造上の制約から１００ミル格子点間
に１〜５本程度設定した配線チャネルに整合する事が多
い。
そこで実寸法で表現されている配線パターン寸法と最小
導体間隔をこの配線チャネルに整合するようにモデル化
して設定するようＫした。
導体間隔をこの配線チャネルに整合するようにモデル化
して設定するようＫした。
これにより座標値計算回数の低減が達成される。
実寸法で表現されている寸法を配線チャネルに整合させ
る事により座標計算単位を数十〜千数百倍に拡大（１／
１００ ｗｍ ：格子間５本チャネルで４２倍、１
／ １０００ ｖｒｌｒ ：格子間１本チャネルで１２
７０倍）することができ座標計算回数を減少させる事が
できる。さらに配線パターン寸法と最小導体間隔を禁止
点として設定する事により配線パターン同志の近接を図
形演算する必要がな（なり禁止点の重なり部分のみを摘
出すれば配線パターンチェックが可能となりより高速化
できる。
る事により座標計算単位を数十〜千数百倍に拡大（１／
１００ ｗｍ ：格子間５本チャネルで４２倍、１
／ １０００ ｖｒｌｒ ：格子間１本チャネルで１２
７０倍）することができ座標計算回数を減少させる事が
できる。さらに配線パターン寸法と最小導体間隔を禁止
点として設定する事により配線パターン同志の近接を図
形演算する必要がな（なり禁止点の重なり部分のみを摘
出すれば配線パターンチェックが可能となりより高速化
できる。
以下、本発明の一実施例を図面忙より詳細に説明する。
第１図は本発明を適用するプリント基板の一部を示す、
このプリント基板は小形計算機か端末機に使用されるも
ので高密度・低価格化を狙いとして、面付部品取付パタ
ーン１、信号配線用パターン２、小径ピアホール３．Ｉ
Ｅｔ源配線用パターン４電源配線用の大径ピアホール５
等、寸法の異なるパターンを混在させて高密度実装を図
っている。
このプリント基板は小形計算機か端末機に使用されるも
ので高密度・低価格化を狙いとして、面付部品取付パタ
ーン１、信号配線用パターン２、小径ピアホール３．Ｉ
Ｅｔ源配線用パターン４電源配線用の大径ピアホール５
等、寸法の異なるパターンを混在させて高密度実装を図
っている。
これらパターンの寸法や与体間隔は１／１０００ｍ程度
の実寸法で表現されている。
の実寸法で表現されている。
本発明ではこのようなパターン１〜５が混在したプリン
ト基板上に一定の間隔で配線チャネル６を設定し禁止点
７を認識する。そしてこの禁止点７より禁示点の重なり
８を認識し配線パターン７近接不良を摘出する。
ト基板上に一定の間隔で配線チャネル６を設定し禁止点
７を認識する。そしてこの禁止点７より禁示点の重なり
８を認識し配線パターン７近接不良を摘出する。
以下第３図及び第４図により近接不良摘出過程を示す。
（１） プリント基板毎に一定寸法で定められた許容導
体間隔よりその２分の１に当たる拡張導体幅９を決定す
る・ （２）各種のパターン１〜５の形状な拡張導体幅９の寸
法だけ拡張し、仮想パターン形状１０を決定する。
体間隔よりその２分の１に当たる拡張導体幅９を決定す
る・ （２）各種のパターン１〜５の形状な拡張導体幅９の寸
法だけ拡張し、仮想パターン形状１０を決定する。
（３）仮想パターン形状１０に含まれる配線チャネル６
の交点を禁止点７とする。ここで禁示点７はどのパター
ンによる禁示点かを認識しておく。
の交点を禁止点７とする。ここで禁示点７はどのパター
ンによる禁示点かを認識しておく。
（４）設定された禁止点７０重なりをチェ、りし禁止点
の重なり８を摘出する。そしてその重なりがどのパター
ンによるものかをチェックしそのパターンを近接不良と
して指摘する。
の重なり８を摘出する。そしてその重なりがどのパター
ンによるものかをチェックしそのパターンを近接不良と
して指摘する。
これら処理のフローを第５図に示す。
本発明によれば同一基板の配線パターン近接条件チェッ
ク時間を短縮することができる。
ク時間を短縮することができる。
第１図は本発明の一実施例を適用する基板を示す説明図
、第２図は適用結果の説明図、第３図及び第４図は適用
する過程を示す説明図、第５図はその処理フロー図であ
る◎ １・・・面付部品取付パターン、２・・・信号配線用パ
ターン、３・・・小径ピアホール、４・・・を源配線用
パターン、５・・・大径ピアホール、６・・・配線チャ
ネル。 ７・・・禁止点、８・・・禁示点の重なり、９・・・拡
張導体幅、１０・・・径想パターン形状・ 代理人弁理士 小 川 勝 男ヲ 筋 １ 口 Ｘ 病２国 第 ３ 固 ｎ
、第２図は適用結果の説明図、第３図及び第４図は適用
する過程を示す説明図、第５図はその処理フロー図であ
る◎ １・・・面付部品取付パターン、２・・・信号配線用パ
ターン、３・・・小径ピアホール、４・・・を源配線用
パターン、５・・・大径ピアホール、６・・・配線チャ
ネル。 ７・・・禁止点、８・・・禁示点の重なり、９・・・拡
張導体幅、１０・・・径想パターン形状・ 代理人弁理士 小 川 勝 男ヲ 筋 １ 口 Ｘ 病２国 第 ３ 固 ｎ
Claims (1)
- １、ライン幅、パッド径等寸法の異なる配線パターンが
混在するプリント基板において、実寸法で表現されてい
る配線パターン寸法とその許容導体間隔を予め定めたグ
リッド上に禁示点としてモデル化することにより、禁止
点の重複をチェックする事のみで配線パターンのショー
ト、近接不良を摘出可能とすることを特徴とする配線パ
ターンチェック方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62148962A JPS63313277A (ja) | 1987-06-17 | 1987-06-17 | 配線パタ−ンチェック方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62148962A JPS63313277A (ja) | 1987-06-17 | 1987-06-17 | 配線パタ−ンチェック方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63313277A true JPS63313277A (ja) | 1988-12-21 |
Family
ID=15464552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62148962A Pending JPS63313277A (ja) | 1987-06-17 | 1987-06-17 | 配線パタ−ンチェック方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63313277A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0896004A (ja) * | 1994-09-26 | 1996-04-12 | Nec Corp | デザインルール検証システム |
-
1987
- 1987-06-17 JP JP62148962A patent/JPS63313277A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0896004A (ja) * | 1994-09-26 | 1996-04-12 | Nec Corp | デザインルール検証システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63313277A (ja) | 配線パタ−ンチェック方法 | |
| JPH0253824B2 (ja) | ||
| JPS63206667A (ja) | プリント基板試験方法 | |
| JPS63181348A (ja) | Ｌｓｉのレイアウト設計装置 | |
| JPH04111447A (ja) | 半導体集積回路のマスクパターンデータ処理装置 | |
| JPH0245881A (ja) | プリント基板の配線方法 | |
| JPS6126243A (ja) | Ｌｓｉア−トワ−クデ−タの回路接続照合出力装置 | |
| JPH04282773A (ja) | プリント基板配線パターン生成順序決定方法 | |
| JPH04251382A (ja) | プリント基板配線処理方法 | |
| JPH0129266B2 (ja) | ||
| JPH0518149B2 (ja) | ||
| JPH04236670A (ja) | プリント板検査用データ発生システム | |
| JPS6386597A (ja) | プリント配線板におけるパタ−ンの自動配線処理方法 | |
| JPH033349A (ja) | 半導体集積回路の自動配線方法 | |
| JPS6316378A (ja) | ル−ト自動配線処理方法 | |
| JP2713969B2 (ja) | 自動配線パターン設定方式 | |
| JPH0431148B2 (ja) | ||
| JPH043268A (ja) | 印刷配線板パターン形成用フィルム作画データの検証方法 | |
| JPH05258015A (ja) | プリント基板ｃａｍデータ算出装置 | |
| JPH06110979A (ja) | プリント基板配線処理方式およびその装置 | |
| JPH04137179A (ja) | 計算機援用設計装置 | |
| JPH0154747B2 (ja) | ||
| JPH0777554A (ja) | プリント配線板の検査方法 | |
| JPH0612559B2 (ja) | 高密度印刷配線方法 | |
| JPH0513556B2 (ja) |