[go: up one dir, main page]

JPS6324070A - アルミニユ−ム被膜の作製方法 - Google Patents

アルミニユ−ム被膜の作製方法

Info

Publication number
JPS6324070A
JPS6324070A JP10153487A JP10153487A JPS6324070A JP S6324070 A JPS6324070 A JP S6324070A JP 10153487 A JP10153487 A JP 10153487A JP 10153487 A JP10153487 A JP 10153487A JP S6324070 A JPS6324070 A JP S6324070A
Authority
JP
Japan
Prior art keywords
film
substrate
aluminum
gas
projections
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10153487A
Other languages
English (en)
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP10153487A priority Critical patent/JPS6324070A/ja
Publication of JPS6324070A publication Critical patent/JPS6324070A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、アルミニュームを主成分とする被膜を減圧気
相法により凹凸表面を有する被形成面の側部にも凹部ま
たは凸部と同様の厚さに形成せしめることに関するもの
である。
本発明は、ICまたは超LSIにおいて微細加工技術を
可能とするため、0.5〜2μmの高低を有する基板表
面にその側部をも上部と同様の膜厚に形成させんとする
ものである。
〔従来の技術〕
従来、IC,LSIまたはVLSI蒸着においては電子
ビーム蒸着法による真空薄着法かアルミニュームの被膜
作製に用いられていた。
〔発明が解決しようとする問題点〕
しかしかかる真空蒸着法においては、半導体基板表面の
0.5〜2μm高低の凹凸部において、第1図の如き形
成される被膜の不均一性があられれる。即ち、基板(1
)の凸部(2)、凹部(3)の側面(6)に(5)(4
)の薄いまたは被膜のない領域力や形成される。
このため、VLSIにおける配線の導電性の低下が大き
な問題になっていた。このため斜蒸着をも合わせて用い
る電子ビーム蒸着法が知られているかまだ不十分であり
、その結果2μm以下の縁巾のパターンを切ることは不
可能であった。
本発明はかかる欠点を除去するために示されたものであ
って、5Qtorr以下の圧力に保持された反応炉に1
50〜400℃の温度に被形成面を有する基板を加熱す
ることにより、炭化水素アルミニューム(以下HCAI
という)例えば(CH3) 2 Alを熱分解し、凹凸
面を有する側面に対しても十分な膜厚で作製せんとする
ものである。
本発明は減圧化学蒸着法により、このアルミニューム中
に珪素、ニッケル等その他の添加物の添加をこれらの独
立制御を精密に行うことを可能にせしめて、アルミニュ
ームを主成分とする化合物を作ることを目的としている
さらに本発明は、このHCA 1にシラン(SiH4)
を少量加えて、コロ−ジョンの除去をすることを可能な
らしめたものである。
〔問題を解決しようとする為の手段〕
本発明は上記の目的を達成するために、加熱減圧化学蒸
着装置において、反応炉内に配置された基板の被形成面
上にアルミニュームを主成分とする金属膜を形成する方
法において炭化水素アルミニュームに■価または7価の
元素を含む反応性気体を基板の被形成面の導電型と同一
となるように添加して、0.1〜5Qtorrの圧力に
保持された前記反応装置に導入して、200〜550°
Cの温度に加熱することにより、0.5〜2μmの凹凸
表面を有する被形成面上に■価または7価の不純物が添
加されたアルミニュームを主成分とする被膜を作製する
ものである。
以下に図面に従ってその詳細を記す。
〔実験例1〕 第2図は本発明の加熱減圧化学蒸着装置(単にLPGV
D装置という)の概略を示す。
図面において反応炉αυ内には回転ホルダー03)に被
形成面を有する基板(1)が保持され、ヒーター112
1により150〜600℃の加熱がなされる。
ICAlはノズル04+より反応炉内に導入される。
排気系05)はバルブをへてロータリーポンプαωに至
る。ドーピング系はHCAIの充填されたバブラー01
11、電子恒温槽α9により一定温度に保持される。
シラン、フォスヒン等のドーピングガスは(21)より
供給される。水素、ガリュームまたはアルゴンの不活性
ガスは(22)より導入される。
基板は半導体素子回路(IC,LSI等)がその−部に
設けられたちの例えばシリコン基板を用いた。
この基板をヒーター叫により200〜550°C好まし
くは300〜450 ℃の温度に加熱をした。さらにド
ーピング系のHCAIとしてTMA (CH:l)I 
Al  トリメチルアルミニューム(BP=127.1
 ”c MP =15.3”c)を用いた。この’I’
lAを10cc/Mの気体として導入し、さらにキャリ
アガスとして水素を100cc 7M導入した。圧力は
760torrよりQ、 l torrまで変化させた
。すると760〜60torrにおいては、アルミニュ
ームを300〜60人/分の速度にて作ることができる
が、凹凸部の側面においては膜厚は?旦面の1ノ5〜1
/2でしかなかった。さらにこの圧力を60torr〜
Q、1torrとすると、被膜の成長速度が下がってし
まうため、キャリアガスの導入を0〜10cc/分とし
、TMAを十分多くさせた。すると被膜成長速度を30
0人/分(60torr) 〜60人/分(0,1to
rr)と大きくすることができた。加えて側部での膜厚
は平坦面の1/2 (60torr)〜概略1 (10
torr以下)(即ち0.9〜l)にすることができた
。本実験例では高低差を2μmとし、巾10μmとした
。すると第3図にみられるたて断面図における如く側部
116)には平坦面と同様の膜厚のアルミニュームを作
ることができた。
基板の温度が150°C以下では被膜を作ることができ
なかった。
〔実験例2〕 この実験例1において出発物質としてTMAではなく 
(C2H5)3A1.TEA (1−リエチルアルミニ
ュームBP=186.6℃MP =45.5°Cを用い
た。
その場合被膜の成長速度が約30%少なかったが段差部
のステップ力バレイジに関しては同様に60j Or 
r以下では十分な特性を有していた。
〔実験例3〕 この実験例では実施例1において出発材料としてAlC
l3を用いた。ドーピング系における反応管に液状に付
着しやすいため、ドーピング系の温度を100〜200
°Cに加熱して気化を促進させた。
作られた特性は導電性において電子ビーム蒸着のアルミ
ニュームの172の導電性を有する、すぐれたものであ
った。
以上の実験例においては、形成された被膜内にHCまた
はハロゲン元素が一部残留してしまっていた。このため
かかる形成された被膜にさらに加熱処理をおこなった。
するとこの時シリコン基板との金属化が異常に進行して
しまうため、さらに不純物としてシランまたはシラン膜
が半導体のコンタクト部の導電型と同一の導電型を決め
る不純物であるP型ではジボラン、N型ではフォスヒン
またはアルシンを同時に混入させ、コンタクトでの異常
アロイを防いだ。
以下に本発明の実施例を示す。
〔実施例1〕 この実施例は実験例1に加えて第2図の(21)よりシ
ランをSiH</TMA = 1〜10%添加した。基
板ン晶度は400“Cとした。TMAを10cc/Mと
し、キャリアガスは使用しなかった。 すると形成され
た被膜中には上記比率に従ってシリコンを添加すること
ができた。このシリコン;よコンタクト部での異常アロ
イを防くことができた。
〔実施例2〕 この実験例1または実施例1において、さらに第2図(
21)の分枝からフォスヒンをPH3/TMA −0,
1〜3%またはPl+3 / SiH< = 1〜10
%(但しSiH4/TMA 5%を添加した。するとこ
の場合導電性がTMAのみの時に比べて約30%向上し
た。加えてコンタクト部がN型においては、異常にアロ
イを特に650℃以上10分間空気中加熱しておこさせ
ても接合部でのリークがなく 、1O−9A以下でしか
なくきわめてすぐれたものであった。
〔実施例3〕 実施例をさらに400〜500 ℃にて15〜30分加
熱した。すると実施例2にて示したが、P型基板に設け
られたNの領域にコンタクトをしやす(、さらにこの接
合が0.1 μmであるとコンタクトが0゜2〜0.5
μmにでき、通常ならば接合が破壊してしまうのである
が、リンを添加しているため、接合を保証することがで
きた。
この場合、P)13のかわりにAS)13をいれても同
様であった。
〔発明の効果〕
以上より明らかな如(、本発明はアルミニュームを主成
分とする被膜をLPCVD法で作ったこと、さらにLP
CVD法であるためこの中にシランまたは■価または7
価の不純物を同時に容易に混入させることができるとい
うことを特徴としている。
特に5Qtorr以下の圧力においては、VLSIで問
題とするステソプカパレイジに対しても十分なものであ
った。また浅い接合部にコンタクトがある場合、この接
合を作る不純物の導電型と同じ導電型の不純物例えばリ
ン、ヒ素を0.2〜2%添加することにより、AIが接
合面をつきぬけて合金化させてしまった時でも十分のオ
ーム接触コンタクトを構成し、かつ接合リークを1O−
9A以下におさえることによるという特(改を有する。
本発明はLPCVD法を用いたが、この不純物の添加に
関してはプラズマを用いた。PCVD法に対しても有効
であると判断する。
【図面の簡単な説明】
第1図は従来の方法によったアルミニューム膜のたて断
面図を示す。 第2図は本発明に用いる加熱減圧化学蒸着装置の概要を
示す。 第3図は本発明方法により得られたアルミニューム膜の
たて断面図を示す。

Claims (1)

    【特許請求の範囲】
  1. 1、加熱減圧化学蒸着装置において、反応炉内に配置さ
    れた基板の被形成面上にアルミニュームを主成分とする
    金属膜を形成する方法において炭化水素アルミニューム
    にIII価またはV価の元素を含む反応性気体を基板の被
    形成面の導電型と同一となるように添加して、0.1〜
    60torrの圧力に保持された前記反応装置に導入し
    て、200〜550℃の温度に加熱することにより、0
    .5〜2μmの凹凸表面を有する被形成面上にIII価ま
    たはV価の不純物が添加されたアルミニュームを主成分
    とする被膜を作製することを特徴とするアルミニューム
    被膜の作製方法。
JP10153487A 1987-04-24 1987-04-24 アルミニユ−ム被膜の作製方法 Pending JPS6324070A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10153487A JPS6324070A (ja) 1987-04-24 1987-04-24 アルミニユ−ム被膜の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10153487A JPS6324070A (ja) 1987-04-24 1987-04-24 アルミニユ−ム被膜の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP19562182A Division JPS5985857A (ja) 1982-11-08 1982-11-08 アルミニユ−ム被膜の作製方法

Publications (1)

Publication Number Publication Date
JPS6324070A true JPS6324070A (ja) 1988-02-01

Family

ID=14303111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10153487A Pending JPS6324070A (ja) 1987-04-24 1987-04-24 アルミニユ−ム被膜の作製方法

Country Status (1)

Country Link
JP (1) JPS6324070A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01243547A (ja) * 1988-03-25 1989-09-28 Anelva Corp 電子デバイス

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5567135A (en) * 1978-11-09 1980-05-21 Itt Method of forming metallic film of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5567135A (en) * 1978-11-09 1980-05-21 Itt Method of forming metallic film of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01243547A (ja) * 1988-03-25 1989-09-28 Anelva Corp 電子デバイス

Similar Documents

Publication Publication Date Title
JP2534525B2 (ja) β−炭化シリコン層の製造方法
CA1238822A (en) Method for the manufacture of metal silicide layers by means of reduced pressure gas phase deposition
US5354387A (en) Boron phosphorus silicate glass composite layer on semiconductor wafer
US6573182B2 (en) Chemical vapor deposition using organometallic precursors
JPH01264993A (ja) 原子層のエピタキシー成長方法及びこの方法を実施する装置
US4501769A (en) Method for selective deposition of layer structures consisting of silicides of HMP metals on silicon substrates and products so-formed
JPH02302027A (ja) アモルフアス或いは多結晶シリコンの選択成長法
US4904616A (en) Method of depositing arsine, antimony and phosphine substitutes
JPH05195228A (ja) 低温化学蒸着法
JP3110857B2 (ja) TiN▲x▼層を含む製品の作製方法
EP0421203B1 (en) An integrated circuit structure with a boron phosphorus silicate glass composite layer on semiconductor wafer and improved method for forming same
JPH0834189B2 (ja) 広がりを調整可能な低酸素領域を有するエピタキシアル半導体ウェーハ及びその製造方法
JPH0260210B2 (ja)
JPS6324070A (ja) アルミニユ−ム被膜の作製方法
JPH0212916A (ja) 半導体超集積回路用硼素含有及び/又は燐含有珪酸ガラス層の製法
JPH01252776A (ja) 気相成長アルミニウム膜形成方法
JPH036222B2 (ja)
JPH03114266A (ja) アルミニューム被膜
JPS6376875A (ja) 気相成長法
EP0412644A2 (en) Low temperature low pressure thermal CVD process for forming conformal group III and/or group V-doped silicate glass coating of uniform thickness on integrated structure
JP2663508B2 (ja) 気相成長方法
JPH01206618A (ja) 有機金属気相成長方法
JP2677230B2 (ja) TiN膜の形成方法
JP3251990B2 (ja) Al若しくはAl合金の成膜方法
JPS6365075A (ja) 気相成長方法