[go: up one dir, main page]

JPS63229740A - 可撓性フィルム回路体熔着方法 - Google Patents

可撓性フィルム回路体熔着方法

Info

Publication number
JPS63229740A
JPS63229740A JP62312420A JP31242087A JPS63229740A JP S63229740 A JPS63229740 A JP S63229740A JP 62312420 A JP62312420 A JP 62312420A JP 31242087 A JP31242087 A JP 31242087A JP S63229740 A JPS63229740 A JP S63229740A
Authority
JP
Japan
Prior art keywords
flexible film
semiconductor chip
circuit board
spacer
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62312420A
Other languages
English (en)
Other versions
JPH0311105B2 (ja
Inventor
カイシヨー・ヴイザルダス・デザーイ
ハロルド・コーン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS63229740A publication Critical patent/JPS63229740A/ja
Publication of JPH0311105B2 publication Critical patent/JPH0311105B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985Flexible insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385Assembly of a plurality of insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/361Assembling flexible printed circuits with other printed circuits
    • H05K3/363Assembling flexible printed circuits with other printed circuits by soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/207Diameter ranges
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/141One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04Assemblies of printed circuits
    • H05K2201/049PCB for one component, e.g. for mounting onto mother PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10378Interposers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10424Frame holders
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10439Position of a single component
    • H05K2201/10477Inverted
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10681Tape Carrier Package [TCP]; Flexible sheet connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10704Pin grid array [PGA]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/0415Small preforms other than balls, e.g. discs, cylinders or pillars
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0769Dissolving insulating materials, e.g. coatings, not used for developing resist after exposure
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A、産業上の利用分野 本発明は電子パッケージ、より詳細辷言えば、プリント
基板のような回路基板上に、可撓性フィルム半導体チッ
プ・キャリヤを装着する方法に関する。
B、従来の技術 通常、1個又はそれ以上の半導体チップ、あるいは他の
電子素子は、第1の回路基板(通常、半導体チップ・キ
ャリヤと呼ばれているが、一般論としては第ルベルの電
子パッケージと言われる)上に装着され、その第1の回
路基板は印刷回路基板のような第2の回路基板(一般論
としては第2レベルの電子パッケージと言われる)上に
装着される。第ルベルの電子パッケージ上に装着されて
いる電子デバイスは、第ルベルのパッケージの回路を介
して第2レベルの電子パッケージの回路に電気的に接続
されている。結果として得られた構造体はコンピュータ
、または類似の装置の−部として使われる。
特に用途の広い第ルベルの電子パッケージは、例えば1
986年5月21日に出願された米国特許出願(出願番
号第865316号、発明の名称「柔軟性フィルムの半
導体チップ・キャリヤ」)に記載されたような柔軟性フ
ィルムの半導体チップ・キャリヤである。これについて
はまた、1987年2月2日に出願された米国特許出願
(出願番号第009981、発明の名称「全パネル電子
パッケージ構造及びその製造方法」)を参照されたい(
これら2つの特許出願に記載された技術は本願の実施例
に引用されている)。この型の第ルベルの電子パッケー
ジは、例えば約5.1乃至7.6ミクロンの厚さのポリ
イミドの薄いシートの如き柔軟性の基板であって、ポリ
イミド・シートの少なくとも一面に回路が設けられてい
るものである。半導体チップ、または他の電子素子は、
ポリイミド・シート上に形成された回路の一部であるC
−4接続体、即ちはんだの熔融を制御したチップ接続(
Controlled Co11apse ChipC
onnect 1on)パッドのようなパッド上に装着
され、結果の構造体は印刷回路基板、または他の類似の
第2レベルの電子パッケージに装着される。
C0発明が解決しようとする問題点 第2レベルのパッケージに半導体チップが熔着されてい
る第2レベルの電子パッケージ上に、可撓性フィルム半
導体チップ・キャリヤを装着するために、ソルダー・リ
フロー、超音波融着、加熱加圧式熔着などの通常の技術
を使うことが出来る。
然しながら、可撓性フィルム半導体チップ・キャリヤが
第2レベルの電子パッケージに装着されるとき、これら
の技術は、半導体チップを担持している可撓性回路フィ
ルムが平坦でない形状(テント8)になった製品を生じ
る。可撓性回路フィルムのそのようなテント試の形斌は
、第2レベルの電子パッケージ上にフィルムを装着する
工程中か、または結果物である電子パッケージを使用し
ているときに、半導体チップとC−41続休用パツドと
の間のC−4接続体のような接続部が、または可撓性フ
ィルム上の回路とかに歪みが生ずるという、装置の信頼
性上の問題を生じている。加えて、可撓性回路フィルム
のそのようなテント試の形状は、可撓性フィルム上の外
側熔着パッドと、第2レベルのパッケージ上の熔着パッ
ドとを整合するのが困難であるという問題や、可撓性フ
ィルムを所定の位置に保持し且つはね上りを阻止するた
めに、可撓性フィルムと第2レベルのパッケージとの間
の充分強力な熔着を行うことに困難があるという問題や
、半導体チップを覆う可撓性フィルム上の回路と半導体
チップのエツジとの闇の電気的短絡が生じる問題や、可
撓性フィルムが第2レベルのパッケージに装着された後
には、可撓性フィルムの下側は充分に清掃することが出
来ないといった問題がある。
平坦な可撓性回路フィルムは上述の問題を解決するかま
たは軽減するので、極めて望ましいものであり、その1
つの解決法は、可撓性回路フィルム上に装着される半導
体チップを収容する第2レベルのパッケージの中に空洞
を設けることによって、可撓性フィルムを所望の平坦な
形状に維持させることである。然しながら、この解決法
は第2レベルのパッケージの配線度を減少するので、特
に好ましいものではない。また、半導体チップを空洞内
に収容することは、フラックスを除去し清浄にすること
について問題がある。
然しながら、上述の方法及び装置以外で、平坦な可撓性
回路フィルムを第2レベルの電子パッケージ上に可撓性
フィルム半導体チップ・キャリヤを装着することが望ま
れている。例えば、コスト的な理由、または他の理由に
よる大量生産の環境において、上述の方法、あるいは装
置以外の代替が望まれている。
従って、本発明の目的は、第2レベルのパッケージに空
洞を設けることなく、第2レベルの電子パッケージに装
着されたときに、実質的に平坦な可撓性フィルムの半導
体キャリヤを有する電子パッケージ構造体を提供するこ
とにある。
D6問題点を解決するための手段 本発明の上述の目的または他の目的は、可撓性フィルム
半導体チップ・キャリヤ上の各外側リード熔着バッドと
、キャリヤが装着される第2レベルの電子パッケージ上
の対応する(整合する)熔着バッドとの間に、電気導体
スペーサを設置することによって達成される。各スペー
サは、可撓性フィルム上に装着される半導体チップの高
さ、または同様の電子素子の高さとほぼ等しい高さを持
っている。従って、可撓性フィルム半導体チップ・キャ
リヤが、第2レベルの電子パッケージの表面上に熔着さ
れる半導体チップを、第2レベルの電子パッケージ上に
装着したときに、スペーサは、第2レベルの電子パッケ
ージ表面上に、可撓性フィルムを所定のように物理的に
ほぼ平坦に保持する。また、これらのスペーサは、可撓
性フィルム上の回路の外側リード熔着バッドと、第2レ
ベルの電子パッケージの対応する熔着バッドとを電気的
に接続する。
各スペーサは銅の基体にはんだメッキを施したものが好
ましい。可撓性フィルム半導体チップ・キャリヤの可撓
性フィルム上の回路の外側リード熔着パッドにスペーサ
を接続するために、独特な除去可能ホルダがスペーサを
保持するのに使われる。スペーサが可撓性フィルム半導
体チップ・キャリヤの可撓性フィルム上の回路の外側リ
ード熔着バッドに熔着された後に、ホルダに装着されて
いるスペーサを有するキャリヤは、第2レベルの電子パ
ッケージ上の対応する熔着パッドと接触するように、各
スペーサを第2レベルのパッケージ上に置く。次に、ス
ペーサは第2レベルのパッケージ上の対応する熔着パッ
ドに熔着され、そして、ホルダは除去される。第2レベ
ルの電子パッケージ上に装着された可撓性フィルム半導
体チップ・キャリヤの可撓性フィルムはスペーサによっ
て保持されているので、可撓性フィルムは第2レベルの
パッケージ上で、所定のように平坦な構造を保っている
。ホルダは塩化メチレンのような溶媒を使い真空デグリ
ーザ(脱脂器)中で溶解されるポリサルフオン発泡体の
ような溶解性の材料から作られるのが好ましい。
E、実施例 第1図及び第2図を参照すると、本発明の原理に従って
電子パッケージ構造体を形成するために、除去可能なホ
ルダ18に埋め込まれたスペーサ10を用いる印刷回路
基板4上に装着される可撓性フィルム半導体チップ・キ
ャリヤの断面図が示されている。第1図及び第2図に示
されているように、可撓性フィルム半導体チップ・キャ
リヤ2は、可撓性フィルム6の少なくとも一方の面上に
回路(図示せず)を有するフィルム6を保持する枠体3
を含んでいる。半導体チップ8の一面はキャリヤ2上に
装着され、そしてその他面は印刷回路基板4に接着され
る。第1図に示されているように、C−4接続部9は、
可撓性フィルム半導体チップ・キャリヤ2の可撓性フィ
ルム2の上の回路(図示せず)の内側リード熔着パッド
(bonding pad) 16上に半導体チップ8
を装着するのに使われる。半導体チップ8の他面は、金
属材料で作られた介在物、即ちインターポーザ7を使っ
て回路基板4に熔着され、インターポーザ7は半導体チ
ップ8と回路基板4との間の熱伝導を容易にし、そして
、熱膨張係数の差によって生ずる半導体チップ8と回路
基板4との間の不整合を軽減する。可撓性フィルム6の
上の回路の外側リード熔着パッド11と、回路基板4上
の回路の熔着パッド12との間の電気導体スペーサ10
は、回路基板4の表面上に、可撓性フィルム6をほぼ平
坦面内に物理的に保持し、そして、可撓性フィルム6上
の回路の外側リード熔着パッド11と、回路基板4上の
回路の熔着パッド12を電気的に相互接続する。
印刷回路基板4は種々の製造方法のうちの任意の方法で
作ることが出来るし、種々の材料の任意の組み合わせを
用いることが出来る。例えば、印刷回路基板4は、エポ
キシ樹脂又は他の誘電体材料を含浸させたガラス繊維の
層で作られており、基板4の表面、または基板4を形成
している誘電体材料層の間に回路(図示せず)が形成さ
れている。印刷回路基板上に装着されている可撓性半導
体チップ・キャリヤ2の可撓性回路フィルム6上の導体
(回路ライン)のための接地用回路導体を与えるために
、印刷回路基板4の少なくとも1つの層に接地面を設け
るのが望ましい。
基本的には、印刷回路基板4は、印刷回路基板4上に可
撓性フィルム半導体チップ・キャリヤ2を装着するに適
当な少なくとも1つの回路基板4上の領域を有する限り
、印刷回路基板4は事実上、任意の寸法及び形状を取る
ことが出来る。印刷回路基板4上に可撓性フィルム半導
体チップ・キャリヤ2を装着するための印刷回路基板4
上の領域は、はぼ平坦であるのが好ましい0本発明は印
刷回路基板4上に可撓性フィルム半導体チップ・キャリ
ヤ2を装着することについて説明を行っているけれども
、本発明は、事実上、任意の第2の回路基板(第2レベ
ルの電子パッケージ)上に可撓性フィルム半導体チップ
・キャリヤ2(第ルベルの電子パッケージ)を装着する
という広い概念に向けられているのは注意を向ける必要
がある。
更に、本発明は、半導体チップ8を担持する可撓性フィ
ルム半導体チップ・キャリヤ2に関して説明しているけ
れども、キャリヤ2は、半導体チップ8の代りに、ある
いは半導体チップ8と共に、1個又は複数個のコンデン
サ、抵抗などの他の電子素子を担持してもよいことは注
意を要する。更に、第1図に示されたように、半導体チ
ップ8は、C−41続部9を使って可撓性フィルム半導
体チップ・キャリヤ2上に装着するのが好ましいことも
注意を向ける必要がある。然しながら、必要に応じて、
半導体チップ8、または他の電子素子は加熱加圧式熔着
技術(thermal compressionbon
ding technique)または他の技術で可撓
性フィルム半導体チップ・キャリヤ2上に装着すること
が出来る。
印刷回路基板4の回路は、幅が約76.2ミクロン、高
さく厚さ)が約35.6ミクロンの銅の回路ラインを有
するのが好ましい。然しながら、回路ラインの幅及び厚
さは、印刷回路基板4上の回路を形成する方法の能力や
、回路の使用目的や、回路の特徴や、電子パッケージ構
造の全体の性能などのような因子によって変わることは
注意を払う必要がある。
既に述べたように、半導体チップ8及び回路基板4との
間の熱伝導を容易にし、そして、熱Wij服係数の差異
に起因する、チップ8及び回路基板4との間の誤整合を
軽減するために、インターポーザ7が設けられている0
例えば、半導体チップ8が主としてシリコンのような材
料で作られており、そして回路基板4は、主としてエポ
キシ樹脂を含浸させたガラス繊維のような材料で作られ
ている場合、インターポーザ7は、テキサス・インスツ
ルーメント社で販売している銅箔rI NVARJ(商
標名)のような金属で作るのがよい、rlNVARJは
シリコンの熱rfM服係数と、エポキシ樹脂の熱Mj服
係数との間の熱膨張係数を有している。
従って、銅箔rINVAFtJ材料製のインターポーザ
7は、熱膨張係数の差異による半導体チップ8と回路基
板4との間の不整合を軽減するために、半導体チップ8
のシリコンと回路基板4のエポキシ樹脂含浸のガラス繊
維との間の熱m張係数の「橋渡し」として作用する。イ
ンターポーザ7がはんだ付けによって印刷回路基板4の
表面に熔着されている場合、半導体チップ8及びインタ
ーポーザ7は、加熱することにより印刷回路基板の表面
から容易に除去することが出来るので、インターポーザ
7は修理作業を容易にする。
インターポーザ7は、可撓性フィルム半導体チップ・キ
ャリヤ2が回路基板4上に装着される前に、熱伝導性エ
ポキシ樹脂を使うことにより半導体チップ8に接着する
ことが出来る。その後、可撓性フィルム半導体チップ・
キャリヤ2が回路基板4上に装着されるときに、インタ
ーポーザ7ははんだ付けにより印刷回路基板4に付着さ
れる。
然しながら、成る場合には、インターポーザ7を使わな
いで、半導体チップ8の他面を印刷回路基板4の表面に
直接に熔着したい場合があることは注意を要する。例え
ば、印刷回路基板4に熔着される半導体チップ8の熱1
1服係数と極めて近い熱S張係数を有する材料から印刷
回路基板4が作られ、そして修理作業は殆ど必要としな
い場合には、はんだ付け、又は熱伝導性エポキシ樹脂又
は他の適当な技術を使うことによって、半導体チップ8
の他面を印刷回路基板4の表面に直接接着することが望
ましい。
枠体3は可撓性フィルム半導体チップ・キャリヤ2の可
撓性フィルム6の縁部に装着された四角形の環状の形状
をしており、位置付は用開孔(図示せず)を設けるのが
好ましい。位置付は用開孔は、可撓性フィルムを枠体3
に取り付けるときと、印刷回路基板4上に可撓性フィル
ム半導体チップ・キャリヤ2を装着するときとに、可撓
性フィルム6を正しく位置付けるために用いられる。必
要に応じて枠体3に溝または刻み目、あるいは類似の手
段を設けて、この位置付は作業を行ってもよい。
枠体3の寸法は可撓性フィルム6の寸法とほぼ合致して
いる。例えば、若し可撓性フィルム6が約44.1ミリ
メートル四方の寸法を有していたとすれば、枠体3は外
郭が約44.1ミリメートル四方の寸法を有し、厚きが
約1.6ミリメードルのものであってよい。そして、枠
体の幅は、可撓性フィルム半導体チップ・キャリヤ2の
可撓性フィルム6上の回路には重ならないような任意の
寸法に選ぶ。
枠体3の主な゛役目は可撓性フィルム半導体チップ・キ
ャリヤ2の製造工程と、回路基板4上にキャリヤ2を装
着する工程とで、可撓性フィルム半導体チップ・キャリ
ヤ2の処理を容易にすることにある。可撓性フィルム半
導体チップ・キャリヤ2が印刷回路基板4上に装着され
た後、枠体3は、例えば枠体3f:可撓性フィルム6か
ら切断することによって、可撓性フィルム6から除去さ
れるのが望ましい。これは、枠体3が何らかの理由で動
かされたときに、半導体チップ8と回路基板4との間の
内側熔着部に悪影響を与えるのを防止し、そしてまた、
可撓性フィルム半導体チップ・キャリヤ2が回路基板4
上に装着された後に、可撓性フィルム6と回路基板4と
の間の外側リード熔着部(スペーサ10)に悪影響を与
えるのを防止する。枠体3が何らかの理由で動かされた
場合、内側、または外側リード熔着部の完全さに影響を
与えないほど枠体3が小さければ(厚ければ)、勿論、
枠体3を除去する必要はない。可撓性フィルム半導体チ
ップ・キャリヤ2が回路基板4上に装着された後に、枠
体3を他の目的に使う場合は、必要に応じて枠体3はそ
のまま残してもよい。
枠体3は、第1図及び第2図に示したように環状の構造
として示したけれども、他の任意の形状を取り得るし、
他の任意の材料または任意の材料の組み合わせを使うこ
とが出来る。基本的に言えば、枠体3は以下の特性を有
するのが良い。即ち、枠体3の材料は、可撓性フィルム
6上の回路を形成する工程、即ち、露光、現像、蝕刻、
清浄などの工程で使われる化学性物質に化学的に不活性
であること。また、枠体3は、その周囲すべてが平坦面
と実質的に接触するように、実質的な平坦な表面を持っ
ているという観点から剛性か、若しくは半剛性であるこ
と。加えて、枠体3は、可撓性フィルム6上の回路の外
側リード熔着バッド11にスペーサ10を熔着するとき
に与えられる加熱温度、及び印刷回路基板4上の回路の
外側リード熔着バッド12にスペーサ10を熔着すると
きに加わる加熱温度、及び印刷回路基板4上の回路の外
側リード熔着バッド12にスペーサを熔着するときに加
わる加熱温度に耐えつる接着温度を持つていること、最
後に、枠体3は、半導体チップ8、または他の電子素子
を可撓性フィルム6上の回路の内側リード熔着バッド1
6に熔着する際に達する、チップ熔着工程の加熱温度に
耐えつるものであること。
例えば、枠体3は、約50.8ミクロン乃至177.8
ミクロンの間の厚さを持つアルミニウム箔で作られた枠
状の正方形又は矩形の形状を持っている。枠体3を構成
するアルミニウム箔は、臨時的な保持平面としての平坦
なアルミニウム箔の表面上に可撓性回路フィルムを最初
に作り、次に枠体3として残すアルミニウム保持部を除
いて、アルミニウム箔の他のすへての部分を取り除いた
ものであってもよい。例えば、アルミニウム保持面の不
必要な部分は、枠体3として残すべきアルミニウム保持
部の部分を保護するホトレジストマスク、または他のマ
スクで覆って、塩酸中で蝕刻することにより除去される
他の案として、枠体3は、チタンの厚い整合リング上に
装着された、上述したアルミ箔で作られた正方形、又は
矩形の現収構造のものであっても良い。例えば、チタン
は約1.6ミリメードルの厚さを持っている。現収のア
ルミニウム箔構造は接着性ラミネーションによって厚い
チタンの現収構造に装着される。このアルミニウムーチ
タン構造の組み合わせは、チタンの熱膨張係数がエポキ
シW詣を含浸させたガラス繊維、又は回路基板4を構成
する主材料の熱膨張係数と両立しつるので、成る場合に
は好ましい組み合わせである。然しながら、既に述べた
ように、枠体3は、ステンレス鋼、銅、ポリサルフオン
(polysulfone)、またはデュポン社の商標
名「カプトンJ (KAPTON )で市販されている
ポリイミド材料を含む多くの材料の任意のもので作るこ
とが出来る。
可撓性フィルム6は、約5.1乃至7.6ミクロンの厚
さのポリイミド・シートであって、少なくともその一面
には、例えば、1986年5月21日に出願された米国
特許出願(番号第865316号、発明の名称「可撓性
フィルム半導体チップ・キャリヤ」)に記載されたよう
な回路を有するものであることが望ましい、然しながら
、製品の性質、製品の使用目的、その他の諸因子により
、可撓性フィルム6にはポリイミド以外の材料が好まし
い場合があることは注意を要する。
可撓性フィルム6としてポリイミド・シートを使用する
場合、多くの適用例において、ポリイミド・シートは、
製造時にポリイミドに与える加熱工程の際や、本発明の
原理に従った電子パッケージ構造を使う際に、歪みを無
くすために、約12゜7ミクロン以下の厚さにするのが
よい。このポリイミド・シートは、可撓性フィルム半導
体チップ・キャリヤ2を製造するのに用いる工程で処理
しつる任意の長さ及び幅にすることが出来る。黙しなが
ら、ポリイミド・シートが構造的に連続した誘電体とし
て機能しえない程薄くして、ポリイミドの構造的な本質
を喪失する厚さにしてはならない。
成る応用例ではポリイミド・シートの厚さは12゜7乃
至25.4ミクロンの厚さにするのが好ましい。然しな
がら、上述したように、熱的歪みを軽減するために、半
導体チップ8と可撓性フィルム6上の回路の内側リード
熔着パッド16との間でC−4接続部9を使うとき、ポ
リイミドは約25゜4ミクロン以上の厚さにしないのが
望ましい、半導体チップ8と、可撓性フィルム6上の回
路の内側リード熔着バッド16との闇で他の型式の相互
接続を使う場合には、可撓性フィルム6として、ポリイ
ミドのより厚いシートを使うほうが、成る場合には、実
用的で且つ望ましいことがある。例えば、加熱加圧式熔
着技術が半導体チップ8と、可撓性フィルム6上の回路
の内側リード熔着パッド16との闇での相互接続に使わ
れる場合、可撓性フィルム6を形成するポリイミド・シ
ートは約127.0ミクロンまでの厚さを持ってもよい
。 −可撓性フィルムロを形成するポリイミドは、多数
の特定の材質のうちの任意の1つの材質であってよい。
例えば、デュポン社で市販しているモノマ・ピロメリテ
ィック・デアンハイドライド(monomers−py
romel I 1tic dianhydride)
と、オキシジアニリン(oxyd ian i l i
 ne)とで形成されるポリマ(通常rPMDA−OD
AJと呼ばれる)であるr5878Jポリイミドがある
。このr5878Jポリイミドは加熱縮合のポリイミド
重合体であって、基本的には耐熱性の塑性材料である。
換言すれば、r5878Jポリイミドは約400°Cま
での処理温度に耐えることが出来、且つ可撓性がある。
可撓性フィルム6上の回路は、個々のラインが7.6ミ
クロンの高さく厚さ)と約25.4ミクロンの幅を有す
る細い導体の回路であるのが望ましい。然しながら、回
路導体の厚さ及び幅は、可撓性フィルム6上に回路を形
成するのに使われる処理技術の程度、回路の使用目的、
回路に期待される性能特性、電子パッケージの全体的構
造の性能などの因子に依存して変化する。
また、可撓性フィルム6上の回路は、米国特許第423
1154号、同第4480288号及び同第45170
51号に開示されているような写真蝕刻技術を使って個
性化されたクロム/銅/クロム(Cr/Cu/Cr)合
金系を含んでいる。これら3つの特許の技術は本明細書
の実施例で使用している。可撓性フィルム6は一方の面
だけに回路を設けてもよいし、必要ならば、例えば前述
の米国特許第4480288号及び同第4517051
号に開示された相互接続バイアによって両面に回路を設
けてもよい。
第1図及び第2図に示されたように、可撓性フィルム6
上の回路は、可撓性フィルム6上に半導体チップ8、ま
たは他の電子素子を装着するのに使う内側リード熔着バ
ッド16と、本発明の原理に従って、印刷回路基板4上
に可撓性フィルム半導体チップ・キャリヤ2を装着する
のに使う外側リード熔着バッド11とを含んでいる。外
側リード熔着バッド11と、内側リード熔着パッド16
とは、スペーサ10及びC−4接続部9とがパッド11
及び16へ容易に熔着出来るように、金メッキを施した
銅で作られるのが好ましい。然しながら、経済的理由、
または他の理由によって、パッド11及び16は、例え
ば銅だけによって作ることが出来、また、当業者には公
知の他の任意の導電材料で作ることが出来る。
可撓性フィルム6上の内側リード熔着バッド16及び外
側リード熔着パッド11は、円形、長方形、正方形、矩
形などの任意の寸法と任意の形状にすることが出来る。
熔着バッド11及び16の寸法及び構造に関して配慮を
要する点は、可撓性フィルム6上の回路の使用目的、可
撓性フィルム6上に回路を作るのに用いられる製造工程
との互換性、バッド11及び16に熔着するのに意図さ
れたスペーサ10及びC−4接続部との互換性などの因
子がある。外側リード熔着バッド11の闇の間隔に関し
て言えば、スペーサ10がパッド11に熔着されるとき
に、スペーサ10が相互に接触(電気的な短絡)しない
ように、熔着バッド11は離隔されなければならない、
C−4接続部と熔着される内側リード熔着バッド16の
相互間隔に対しても、同様な配慮を払う必要がある。
同様に、印刷回路基板4上の回路の外側リード熔着バッ
ド12の各々は、バッド12とスペーサとの熔着を容易
にするために、金メッキを施した銅で作・られる。然し
ながら、例えば経済的な理由、或いは他の理由によって
、必要ならば銅だけで作ってもよいし、或いは当業者に
は公知の他の任奮の材料で作ってもよい。
可撓性フィルム6上の回路の内側リード熔着バッド16
及び外側リード熔着パッド11に関して述べると、回路
基板4上の回路の外側リード熔着バッド12は、円形、
長方形、正方形、矩形、などの任意の形状で任意の寸法
を持たせることが出来る。熔着バッド12の寸法及び構
造に闇して配慮を要する点には、回路基板4上の回路の
使用目的、回路基板4上に回路を作るのに用いられる製
造工程との互換性、バッド12に熔着するのに意図され
たスペーサ10との互換性などの因子がある。外側リー
ド熔着バッド12の間隔に関して言えば、熔着バッド1
2は可撓性フィルム6上の外側リード熔着バッド11の
間隔と整合する間隔にされなければならず、且つその間
隔は、スペーサ10がパッド12上に熔着されたときに
、スペーサ10の相互接触(電気的短絡)を生じないよ
うな間隔に選択される(これは、可撓性フィルム6上の
外側リード熔着パッド11の間隔について既に述べた)
第1図及び第2図に示したように、スペーサ10は可撓
性フィルム6上の回路の外側リード熔着バッド11と、
印刷回路基板4上の回路の熔着パッド12との間に位置
付けられた筒体である0例えば、熔着バッド11及び1
2の両方が、約254.0ミクロンの幅と、約762.
0ミクロンの奥行を持つ矩形であり、且つ半導体チップ
8とインターポーザ7を組み合わせた高さが約762゜
0ミクロンである場合、各スペーサ10は、約762.
0ミクロンの高さと、約254.0ミクロンの直径を有
する電気導体の円柱である。然しながら、スペーサ10
は球賦であってもよいし、或いは他の任意の形状であっ
てよいことは注意を要する。
スペーサ10の選ばれた特定の形状とは無関係に、各ス
ペーサ10の高さは、印刷回路基板4がら測って半導体
チップ8の他方の面に使われているインターポーザ7の
高さと、半導体チップ8の高さとを合計した高さにほぼ
等しい寸法に選ばれる。このようにして可撓性フィルム
6は、可撓性フィルム半導体チップ・キャリヤ2が回路
基板4上に装着されたときに、スペーサ10によってほ
ぼ平面状に保持される。既に述べたように、可撓性フィ
ルム6のこの平坦な形状は、この形状が可撓性フィルム
6の非平坦性(テント状の)に関連した多くの問題を解
決又は軽減するので、本発明の極めて重要な特徴である
スペーサ10は、はんだ、はんだ被覆を施した銅、ステ
ンレス鋼、ニッケル、または電気的良導体の他の材料の
如き種々の材料、またはそれらの組み合わせで作りうる
ことは注意を要する。例えば、各スペーサ10は、重量
比で約95%の鉛(pb)と5%のI(Sn)で作られ
た全体として球形のはんだボールで作られ、はんだボー
ルは共晶Pb/Snはんだを使って回路基板4上の外側
リード熔着バッド12に熔着される。95%−Pb15
%−5nの球状はんだボールで作られたスペーサ10は
幾つかの利点を持っている。例えば、従順性、耐熱的信
頼性及び接続部の疲労寿命は、例えば共晶Pb/Snは
んだで被覆された銅ボールで作られた接続部に比較して
改善されている。また、95%−Pb15%−3nはん
だボールは、半導体チップ8がC−4ta統鉢体9使っ
て可撓性フィルム6上に装着されるのと同時に、可撓性
フィルム6上の外側リード熔着バッド11に熔着するこ
とが出来る。加えて、95%−Pb15%−Snはんだ
ボールと、キャリヤ2の可撓性フィルム6上に装着され
た半導体チップ8とを有する可撓性フィルム半導体チッ
プ・キャリヤ2は、より低温で熔解するはんだのはんだ
付けによって、印刷回路基板4上に装着することが出来
るので、チップ・キャリヤ2を印刷回路基板4上に装着
する際に、半導体チップ8と可撓性フィルム6上の内側
リード熔着パッド16との間のC−4接続休9を、C−
4接続体9に使う温度まで加熱する必要はない。
更に、95%−Pb15%−Snはんだボールは、修理
作業のために可撓性フィルム半導体チップ・キャリヤ2
を印刷回路基板4から取り除くときに、可撓性フィルム
6の側に付着したままになっているので、スペーサ10
として95%−Pb15%−5nはんだボールを使用す
ることは、可撓性フィルム半導体チップ・キャリヤ2が
印刷回路基板4上に装着した後に、電子パッケージ構造
体を修理するのを簡単にすることが出来る。95%−P
b15%−3nはんだボール以外の材料でスペーサ10
が作られて、電子パッケージ構造体を修理する場合は、
先づ、印刷回路基板4から可撓性フィルム半導体チップ
・キャリヤ2を取り除き、次に印刷回路基板4からスペ
ーサ10を形成する材料を取り除く必要があるけれども
、95%−Pb15%−Snはんだボールの場合は後者
の工程が省略出来る。
また、95%−Pb15%−3nはんだボールは例えば
、はんだで被覆した銅ボールに比べて安価である。
然しながら、成る応用例においては、共晶Pb/Snは
んだ(37%Pb/63%Sn)で被覆された銅線のよ
うな95%−Pb15%−5nはんだ以外の材料で作ら
れたスペーサ10を使用したい場合がある0例えば、そ
のスペーサ10は約254゜0ミクロンの直径と、約7
62.0ミクロンの高さとを有する全体として円筒状の
銅線であって、508ミクロンの厚さの共晶はんだの被
覆を有するものである。このスペーサを95%−Pb1
5%−5nはんだボールと比較すると、このようなはん
だ被覆を有する銅線は、より高い導電率を有し、且つよ
り良い寸法的安定性を有するという利点を持っている。
また、95%−Pb15%−5nはんだボールを均一な
寸法に作ることよりも、はんだ被覆の銅線を均一な寸法
に作るほうがより容易である。
第3図を参照すると、本発明の原理に従って、半導体チ
ップ・キャリヤ2の可撓性フィルム6上の外側リード熔
着パッド11と、対応する印刷回路基板4上の外側リー
ド熔着バッド12とを熔着(接続)するときに、スペー
サ10を所定の位置に保持するための除去可能なホルダ
18の斜視図が示されている。スペーサ10は任意の所
望のパターンでホルダ18中に保持(埋設)することが
出来ることは注意を払う必要がある。第1図乃至第3図
に示されているように、ホルダ18は、円筒形のスペー
サ10がホルダ18の中に埋設されたスラブ試(薄板試
)の材料で構成され、各スペーサ10はその軸方向がホ
ルダ18の平面に対してほぼ垂直になるように埋設され
ている。当業者には容易に理解されるように、ホルダ1
8とスペーサ10との形状、寸法、構造などは適用され
る装置に応じて種々の型式を取ることが出来る。
若し必要であれば、成る場合には、ホルダ18はまた、
可撓性フィルム半導体チップ・キャリヤ2の可撓性フィ
ルム6上の内側リード熔着バッド16に半導体チップ8
を熔着(接続)するとき、半導体チップ8を所定の位置
に保持するのにも使うことが出来る。例えば、ホルダ1
8により半導体チップ8とスペーサ10とを所定の位置
に保持することによって、可撓性フィルム半導体チップ
・キャリヤ2の内側リード熔着バッド16と外側リード
熔着バッド11を、半導体チップ8及びスペーサ10の
C−4接続休9に正確に整列させるために、光学式パタ
ーン認識装置を使うことが出来る。
ホルダ18により半導体チップ8を所定の位置に保持し
ているため、内側リード熔着パッド16に対して半導体
チップ8上のC−4接続休9の自己整列能力は、半導体
チップ8とその熔着バッドとの間のC−4相互接続を行
わせる通常の方法による効果は減少されるので、内側リ
ード熔着バッド16をC−4接続休9に正確に整列させ
ることが必要である。かくして、この組立体は、半導体
チップ8上のC−4接続休9及びスペーサ1oを可撓性
フィルム半導体チップ・キャリヤ2上の夫々の内側及び
外側リード熔着パッド16及び11に熔着することが出
来る。第3図において図面の繁雑化を避けるため、半導
体チップ8を収容するためのホルダ18の開孔20だけ
を示して、半導体チップ8自身は省略しである。また、
第3図を簡略化するため、ホルダ18に保持されている
スペーサ10の一部だけを示しである。然しながら、第
3図に示されたホルダ18に示された開孔(開孔20を
除く)はスペーサ1oを保持するためのものであること
は注意を要する。
ホルダ18は、ポリサルフオン発泡体のような1体化し
た材料で構成され、その材料は、必要ならば、化学的に
溶解可能で、洗い去ることの出来るものであることが望
ましい。然しながら、必要に応じて、ホルダ18は異な
った方法で構成することが出来るし、異なった材料を使
うことも出来る。例えば、ホルダ18は複数個の材料で
構成することが出来、または可溶性のフラックスのシー
ト(フィルム)のような材料で作ることも出来る。
ホルダ18の重要な特性は、化学的、物理的手段若しく
は他の溶解手段によって除去可能であることにあり、こ
の溶解手段は、ホルダ18を使用する特定の電子パッケ
ージ構造体と両立しつるものであり、且つその構造体の
製造プロセスとも両立しうるものである。
第3図に示されたように、ホルダ18は、半導体チップ
8を載置する可撓性フィルム6と、埋設されるスペーサ
10との寸法、形状に整合する寸法及び形状にされる。
例えば、可撓性フィルム6が約50.8ミリメートル四
方のポリイミド・フィルムであり、そして、可撓性フィ
ルム6の外側リード熔着パッド11上に約762.0ミ
クロンの高さを有する円筒試スペーサ10を装着したい
場合には、ホルダ18は、約635.0ミクロンの厚さ
を有するポリサルフオン発泡体の約50゜8ミリメート
ル四方のシートである。ホルダ18中のスペーサ10の
パターンは、スペーサ10を装着するための可撓性フィ
ルム半導体チップ・キャリヤ2の可撓性フィルム6上の
外側リード熔着パッドのパターンと、可撓性フィルム半
導体チップ・キャリヤ2が装着される印刷回路基板4上
の熔着パッドに対応するパターンとに整合するよう設計
される。また、ホルダ18の開孔2oは半導体チップ8
を収容し、そして、第1図に示されたC−4接続体9を
使った可撓性フィルム6の内側リード熔着パッド16上
の半導体チップ8の装着を容易にするために、可撓性フ
ィルム6の内側リード熔着パッド16に関して半導体チ
ップ8を位置付けるよう設計される。他の案として、開
孔2゜は半導体チップ8の単なる受は入れ孔として設け
、本発明の原理に従ったホルダ18を使って可撓性フィ
ルム6の外側リード熔着バッド11にスペーサ11を熔
着する前に、他の方法によって半導体チップ8を可撓性
フィルム6に装着することが出来る。
可撓性フィルム半導体チップ・キャリヤ2の外側リード
熔着バッドを印刷回路基板4に熔着するための本発明に
従った方法は以下の通りである。
先ず、スペーサ10がホルダ18中に置かれる(埋設さ
れる)。例えば、ホルダ18がポリサルフオン発泡体で
作られ、且つ各スペーサ10ははんだメッキを施した銅
の筒体である場合、各筒状のスペーサ10は、ホルダ1
8の所定の位置で、ホルダの面に対して垂直に単純に差
し込まれる。
次に、ロジン緩活性フラックス(rosin m1ld
lyactivated f lux −RM Aフラ
ックス)のようなLよんだフラックスが除去可能ホルダ
18のスペーサ10と、可撓性フィルム半導体チップ・
キャリヤ2の可撓性フィルム6上の回路の外側リード熔
着バッド11とに与えられる。フラックスを与えた後、
スペーサ10を有するホルダ18は、可撓性フィルム半
導体チップ・キャリヤ2の上にホルダ18のスペーサ1
0を光学式認識装置によって整置し、そしてキャリヤ2
の可撓性フィルム2上の回路の外側リード熔着バッド1
1と接触させる。
また、この時点で、半導体チップ8をホルダ18の開孔
20に挿入することが可能であり、若し以下の目的のた
めに半導体チップ8を担持するようホルダ18が設計さ
れている場合、可撓性フィルム6上の回路の内側熔着バ
ッド16に対して半導体チップ8のC−4接続休9を整
置し、接触させることが出来る。他の案として、ソルダ
・リフローのような通常のプロセスを使用して可撓性フ
ィルム6上の回路の内側リード熔着バッド16に半導体
チップ8を前もって装着しておくことも出来る。
可撓性フィルム半導体チップ・キャリヤ2の可撓性フィ
ルム6上の回路の外側リード熔着バッド11上に、スペ
ーサ10を有するホルダ18を整置した後、この組立体
全体は、可撓性フィルム6の外側リード熔着パッド11
上のスペーサ10のはんだをリフローするため、例えば
通常の外側リード熔着パッド11にスペーサ10を熔着
する。この時点で、若し半導体チップ8のc −4接続
体9が可撓性フィルム6上の回路の内側リード熔着パッ
ド16に未だ熔着されていなければ、C−4接続体に対
応する内側リード熔着パッドに対して各C−4接続休9
を熔着するためリフローすることも可能である。上述の
はんだリフロー処理の後、スペーサ10を有する可撓性
フィルム半導体チップ・キャリヤ2と、ホルダ18内の
半導体チップ8とは、リフロー・オーブンからこの組立
体を取り出すことにより冷却して、この構造体の温度を
室温まで低下する。この構造体を冷却した後、若しイン
ターポーザ7が必要ならば、既に説明したように、熱伝
導性エポキシ樹脂を使って半導体チップ8の他面にイン
ターポーザを接着する。この構造体は印刷回路基板4、
または同様な第2のレベルの電子パッケージ上に装着可
能な状態にある。
次に、本発明の原理に従って、スペーサ10と、ホルダ
18中に半導体チップ8とを熔着された可撓性フィルム
半導体チップ・キャリヤ2は以下のようにして印刷回路
基板4上に装着される。先ず、ロジン緩活性フラックス
(I(MAフラックス)のようなはんだフラックスが、
印刷回路基板4上の回路の接着バッド12に与えられる
。接着バッド12は事前にはんだ被覆(はんだメッキ)
を施しておいてもよい。また、この時点で、インターポ
ーザ7が装着される。回路基板4の表面領域ははんだメ
ッキが施されており、フラックスが与えられている。次
に、スペーサ10と、ホルダ18中に保持された半導体
チップ8とを有する可撓性フィルム半導体チップ・キャ
リヤ2の構造体を印刷回路基板4の上に置いて、各スペ
ーサ10は回路基板4上の対応して整合する熔着パッド
12と接触させ、半導体チップ8の表面にあるインター
ポーザ7は印刷回路基板4の表面に接触させる。この位
置決め作業は治具を用いるのが好ましい。然しながら、
他の任意の位置決め技術を使うことが出来る。上述の構
造体が印刷回路基板4の上に所定のように整置された後
、この組立体全体は加熱されて、印刷回路基板4上の回
路の熔着パッド12にスペーサ10を熔着し、且つ印刷
回路基板の表面に半導体チップ8に接着されたインター
ポーザ7を熔着する。この組立体は例えば通常の気相(
vapor phase)はんだリフロー装置などの任
意の技術を使って加熱することが出来る。
スペーサが、可撓性フィルム半導体チップ・キャリヤ2
の可撓性フィルム6上の回路の外側リード熔着バッド1
1と、回路基板4の表面上の回路の対応する熔着バッド
12に熔着され、そしてインターポーザ7が回路基板4
の表面に熔着された後、所定のように回路基板4の表面
上に、スペーサ10によって保持されたキャリヤ2の実
質的に平坦な可撓性フィルム6を有する可撓性フィルム
半導体チップ・キャリヤ2が装着された印刷回路基板4
を得るために、この組立体は冷却される。
次に、慨に説明したように、ホルダ18は溶解し、洗滌
するのが望ましい。例えば、既に述べたように、ホルダ
18にポリサルフォン発泡体が使われている場合、塩化
メチレンのような溶剤を使って、通常の真空デグリーザ
(vapor de8reaser)中で溶解され洗滌
される。真空デグリーザを動作する時間とか、温度とか
のパラメータは、溶解し除去するポリサルフオン発泡体
ホルダ18の容積のような因子に従って、当業者ならば
容易に決めることが出来る。他の案として、必要に応じ
て、ホルダ18は他の化学的、物理的技術あるいは他の
技術を使うことによって除去することが出来る。次に、
前の工程で枠体3が取り除かれていなければ、可撓性フ
ィルム半導体チップ・キャリヤ2の枠体3は、キャリヤ
2が上述したように回路基板4上に装着された後に使う
必要がなければ、切り取られるか、または取り除かれる
本発明の原理に従って、印刷回路基板4上に可撓性フィ
ルム半導体チップ・キャリヤ2を装着する上述の方法及
び装置、そしてその結果物である電子パッケージ構造体
の利点を下記に述べる。先ず、本発明に従った方法及び
装置は、平坦でない形8(テント形状)ではなく、平坦
性をもって、印刷回路基板4上に可撓性フィルム半導体
チップ・キャリヤ2を形成することが出来る。以に述べ
たように、平坦性を持つ可撓性フィルムの形状は、幾つ
かの理由によって、テント形状のものに比べて優れてい
る。即ち、それらの利点は、可撓性フィルムが回路基板
4上に装着された後でも、キャリヤ2の下側を容易に清
掃することが出来ること、可撓性フィルム半導体チップ
・キャリヤ2の可撓性フィルム6上の回路の外側リード
熔着バッド11と、印刷回路基板4上の回路の熔着パッ
ドとの整列を容易に行うことが出来ること、テント形状
に付随して生ずる不必要な歪みがないこと、そして、キ
ャリヤ2と半導体チップ8のエツジとの間で電気的な短
絡を生じないことである。また、本発明に従った方法及
び装置は使用法が容易且つ簡単であり、しかも製造環境
によく適合する。加えて、本発明の原理に従った電子パ
ッケージ構造体の特に独特な特徴は、可撓性フィルム6
の回路面が可撓性フィルム6の回路導体用の接地導体を
含む印刷回路基板4に近接していることにある。これを
換言すると、印刷回路基板4上にある可撓性フィルム6
上の回路導体の高さは、DCA型(回路をチップに直接
に設けるタイプ)を除いて、他の殆どすべての半導体チ
ップ装着体系に比べて極めて小さいことである。この特
徴の効果は、導体(回路ライン)とその接地回路との間
の「ループ」領域が減少されるので、電子パッケージの
インダクタンスが減少されるということにある。この減
少したインダクタンスは回路ラインの高周波性能を向上
させ、そして、例えばデジタル・コンピュータ中に使わ
れる同時スイッチ回路ラインの数を増加することが出来
る。本発明の上述の特徴及び利点は、本発明の理解を容
易にするために単に羅列したものであって、勿論、本発
明の利益のすべてではない。
本発明に従った方法及び装置は、印刷回路基板4上に可
撓性フィルム半導体チップ・キャリヤ2を平坦な形状で
装着することに関して説明されて来たし、また、当業者
には自明のようにこれは本発明の良好な実施例であるけ
れども、必要に応じて、本発明の方法及び装置はまた、
回路基板4上に可撓性フィルム半導体チップ・キャリヤ
2を非平面試に装着することにも用いることが出来、あ
るいは、スペーサ10の寸法を調節することによって同
様な第2レベルの電子パッケージに利用することが出来
る。
F0発明の効果 以上述べたように、本発明は、第ルベルの回路基板であ
る可撓性のフィルムを第2レベルの回路基板に装着する
際に、第2レベルの回路板の配線座に影響を与えること
なく、しかも結果物としての第2レベルの電子パッケー
ジの電気的性能を著しく向上させることが出来る。
【図面の簡単な説明】
第1図は本発明の原理に従った除去可能ホルダに埋設さ
れたスペーサを使用して、印刷回路基板上に装着された
可撓性フィルム半導体チップ・キャリヤを分解して示す
断面図、第2図はスペーサのホルダを除去した後の第1
図に示した電子パッケージ構造を分解していない賦態を
示す断面図、第3図は第1図に示した除去可能ホルダと
スペーサとを示す斜視図である。 2・・・・可撓性フィルム半導体チップ・キャリヤ、4
・・・・印刷回路基板、6・・・・可撓性回路フィルム
、8・・・・半導体チップ、9・・・・C−4接続体、
10・・・・スペーサ、11・・・・外側リード熔着バ
ッド、16・・・・内側リード熔着バッド、18・・・
・除去可能ホルダ。 出 願 人  インターナショナル・ビジネス・マシー
ンズ・コーポレーション

Claims (1)

  1. 【特許請求の範囲】  可撓性フィルム回路体を、その上に設けたリード熔着
    パターンに適合するパターン状に形成された装着パッド
    を有する回路基板上にリード熔着する方法であつて、 除去可能なホルダに埋設された導電性のスペーサの一端
    を、可撓性フィルム回路体のリード熔着パッドに取付け
    (但し、上記スペーサは、可撓性フィルム回路体が回路
    基板上に装着されたとき、回路基板の表面上の実質的に
    平坦な面内に可撓性フィルム回路体を支持する大きさ及
    び形状を与えておくものとする)、 スペーサが取付けられた可撓性フィルム回路体を、その
    各スペーサの他端が回路基板上の夫々対応する熔着パッ
    ドと接触する状態になるように回路基板上に位置づけし
    、 上記スペーサを回路基板の熔着パッドに熔着するステッ
    プを含むリード熔着方法。
JP62312420A 1987-03-11 1987-12-11 可撓性フィルム回路体熔着方法 Granted JPS63229740A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US24491 1987-03-11
US07/024,491 US4788767A (en) 1987-03-11 1987-03-11 Method for mounting a flexible film semiconductor chip carrier on a circuitized substrate

Publications (2)

Publication Number Publication Date
JPS63229740A true JPS63229740A (ja) 1988-09-26
JPH0311105B2 JPH0311105B2 (ja) 1991-02-15

Family

ID=21820858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62312420A Granted JPS63229740A (ja) 1987-03-11 1987-12-11 可撓性フィルム回路体熔着方法

Country Status (4)

Country Link
US (1) US4788767A (ja)
EP (1) EP0281900B1 (ja)
JP (1) JPS63229740A (ja)
DE (1) DE3881543T2 (ja)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2573016B2 (ja) * 1988-02-27 1997-01-16 アンプ インコーポレーテッド マイクロ入出力ピンおよびその製造方法
US5109601A (en) * 1988-05-26 1992-05-05 International Business Machines Corporation Method of marking a thin film package
US4916807A (en) * 1989-01-05 1990-04-17 Wiese Paul H Method and apparatus for assembling circuits having surface mounted components
US4991285A (en) * 1989-11-17 1991-02-12 Rockwell International Corporation Method of fabricating multi-layer board
US5001829A (en) * 1990-01-02 1991-03-26 General Electric Company Method for connecting a leadless chip carrier to a substrate
US5261155A (en) * 1991-08-12 1993-11-16 International Business Machines Corporation Method for bonding flexible circuit to circuitized substrate to provide electrical connection therebetween using different solders
CA2115553C (en) * 1991-09-30 2002-08-20 Deepak Keshav Pai Plated compliant lead
US5241454A (en) * 1992-01-22 1993-08-31 International Business Machines Corporation Mutlilayered flexible circuit package
US5404044A (en) * 1992-09-29 1995-04-04 International Business Machines Corporation Parallel process interposer (PPI)
US5371654A (en) * 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
US5479319A (en) * 1992-12-30 1995-12-26 Interconnect Systems, Inc. Multi-level assemblies for interconnecting integrated circuits
US5324387A (en) * 1993-05-07 1994-06-28 Xerox Corporation Method of fabricating asymmetric closely-spaced multiple diode lasers
US5388327A (en) * 1993-09-15 1995-02-14 Lsi Logic Corporation Fabrication of a dissolvable film carrier containing conductive bump contacts for placement on a semiconductor device package
US5442852A (en) * 1993-10-26 1995-08-22 Pacific Microelectronics Corporation Method of fabricating solder ball array
US5591941A (en) * 1993-10-28 1997-01-07 International Business Machines Corporation Solder ball interconnected assembly
US5688716A (en) * 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
JP3474937B2 (ja) * 1994-10-07 2003-12-08 株式会社東芝 実装用配線板の製造方法、半導体パッケージの製造方法
US5773195A (en) * 1994-12-01 1998-06-30 International Business Machines Corporation Cap providing flat surface for DCA and solder ball attach and for sealing plated through holes, multi-layer electronic structures including the cap, and a process of forming the cap and for forming multi-layer electronic structures including the cap
US5801446A (en) * 1995-03-28 1998-09-01 Tessera, Inc. Microelectronic connections with solid core joining units
US5699609A (en) * 1995-04-12 1997-12-23 Allen-Bradley Company, Inc. Method of making power substrate assembly
US5791552A (en) * 1995-05-24 1998-08-11 Methode Electronics Inc Assembly including fine-pitch solder bumping and method of forming
US5812372A (en) * 1996-06-07 1998-09-22 International Business Machines Corporation Tube in plate heat sink
US5826643A (en) * 1996-06-07 1998-10-27 International Business Machines Corporation Method of cooling electronic devices using a tube in plate heat sink
US5924622A (en) 1996-07-17 1999-07-20 International Business Machines Corp. Method and apparatus for soldering ball grid array modules to substrates
US5874770A (en) * 1996-10-10 1999-02-23 General Electric Company Flexible interconnect film including resistor and capacitor layers
US6158644A (en) * 1998-04-30 2000-12-12 International Business Machines Corporation Method for enhancing fatigue life of ball grid arrays
US6202917B1 (en) * 1998-08-19 2001-03-20 Hughes Electronics Corporation Co-processing of adhesive curing and solder reflow in an electronic assembly operation
US6595408B1 (en) * 1998-10-07 2003-07-22 Micron Technology, Inc. Method of attaching solder balls to BGA package utilizing a tool to pick and dip the solder ball in flux prior to placement
US6268275B1 (en) * 1998-10-08 2001-07-31 Micron Technology, Inc. Method of locating conductive spheres utilizing screen and hopper of solder balls
US6195264B1 (en) * 1998-11-18 2001-02-27 International Business Machines Corporation Laminate substrate having joining layer of photoimageable material
JP3288654B2 (ja) * 1999-07-23 2002-06-04 ヒロセ電機株式会社 電気コネクタの製造方法
KR100322098B1 (ko) * 1999-11-18 2002-02-06 김순택 2차 전지
US6531763B1 (en) 2000-08-15 2003-03-11 Micron Technology, Inc. Interposers having encapsulant fill control features
US6407334B1 (en) * 2000-11-30 2002-06-18 International Business Machines Corporation I/C chip assembly
US6545226B2 (en) * 2001-05-31 2003-04-08 International Business Machines Corporation Printed wiring board interposer sub-assembly
FR2854759B1 (fr) * 2003-05-06 2005-07-08 Wavecom Module de radiocommunication realise sur un substrat de superficie superieure a celle de son boitier d'encapsulation, plateforme et dispositif de radiocommunication correspondants
DE10343257B4 (de) * 2003-09-17 2009-06-10 Qimonda Ag Verfahren zur Herstellung von Zwischenverbindungen bei Chip-Sandwich-Anordnungen
US8068186B2 (en) * 2003-10-15 2011-11-29 3M Innovative Properties Company Patterned conductor touch screen having improved optics
KR100714196B1 (ko) 2005-07-11 2007-05-02 삼성전기주식회사 전기소자를 내장한 인쇄회로기판 및 그 제조방법
US20070035939A1 (en) * 2005-08-15 2007-02-15 Wallace Patrick J Reduced cost conductive interface
US20070194089A1 (en) * 2006-02-22 2007-08-23 Ralph Ebbutt Facility and method for high-performance circuit board connection
DE102006025162B3 (de) * 2006-05-30 2008-01-31 Epcos Ag Flip-Chip-Bauelement und Verfahren zur Herstellung
US7982137B2 (en) * 2007-06-27 2011-07-19 Hamilton Sundstrand Corporation Circuit board with an attached die and intermediate interposer
DE102012204006A1 (de) * 2012-03-14 2013-09-19 Robert Bosch Gmbh Schaltungsträgeranordnung
CN104934726B (zh) * 2014-03-18 2021-08-06 苏州海博智能系统有限公司 载带连接器
US9706662B2 (en) * 2015-06-30 2017-07-11 Raytheon Company Adaptive interposer and electronic apparatus
US9648729B1 (en) * 2015-11-20 2017-05-09 Raytheon Company Stress reduction interposer for ceramic no-lead surface mount electronic device
CN105719978B (zh) * 2016-05-09 2018-12-04 中芯长电半导体(江阴)有限公司 一种近间距铜针封装结构及其制备方法
CN105810592B (zh) * 2016-05-09 2019-05-07 中芯长电半导体(江阴)有限公司 一种用于堆叠式封装的铜针结构及其制备方法
CN107623994A (zh) * 2016-07-14 2018-01-23 塞舌尔商元鼎音讯股份有限公司 电路板组件及芯片模块
CN106857068B (zh) * 2017-01-10 2021-04-27 浙江大学 全自动可调高度的沉水植物种植床及其光照强度调节方法
EP3547360A1 (de) * 2018-03-29 2019-10-02 Siemens Aktiengesellschaft Halbleiterbaugruppe und verfahren zur herstellung der halbleiterbaugruppe
US11251171B2 (en) * 2018-06-13 2022-02-15 Intel Corporation Removable interposer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58184278A (ja) * 1982-04-21 1983-10-27 株式会社日立製作所 ピン付きモジュール

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3292240A (en) * 1963-08-08 1966-12-20 Ibm Method of fabricating microminiature functional components
US3303393A (en) * 1963-12-27 1967-02-07 Ibm Terminals for microminiaturized devices and methods of connecting same to circuit panels
US3320658A (en) * 1964-06-26 1967-05-23 Ibm Method of making electrical connectors and connections
GB1114393A (en) * 1964-12-23 1968-05-22 Ibm Improvements in or relating to apparatus for sensing the orientation of an object
US3339704A (en) * 1965-05-27 1967-09-05 Ibm Chip orientation sensor
US3312325A (en) * 1965-05-27 1967-04-04 Ibm Chip orientor
US3373481A (en) * 1965-06-22 1968-03-19 Sperry Rand Corp Method of electrically interconnecting conductors
FR1483574A (ja) * 1965-06-24 1967-09-06
US3387365A (en) * 1965-09-28 1968-06-11 John P. Stelmak Method of making electrical connections to a miniature electronic component
US3461357A (en) * 1967-09-15 1969-08-12 Ibm Multilevel terminal metallurgy for semiconductor devices
US3646670A (en) * 1968-07-19 1972-03-07 Hitachi Chemical Co Ltd Method for connecting conductors
US3871015A (en) * 1969-08-14 1975-03-11 Ibm Flip chip module with non-uniform connector joints
US3795047A (en) * 1972-06-15 1974-03-05 Ibm Electrical interconnect structuring for laminate assemblies and fabricating methods therefor
FR2382101A1 (fr) * 1977-02-28 1978-09-22 Labo Electronique Physique Dispositif a semi-conducteur, comportant des pattes metalliques isolees
US4231154A (en) * 1979-01-10 1980-11-04 International Business Machines Corporation Electronic package assembly method
DE3064555D1 (en) * 1979-02-26 1983-09-22 Nat Res Dev Method of incorporating a distributed microwave circuit element in a microwave integrated circuit
US4251852A (en) * 1979-06-18 1981-02-17 International Business Machines Corporation Integrated circuit package
US4377316A (en) * 1981-02-27 1983-03-22 International Business Machines Corporation High density interconnection means for chip carriers
US4549200A (en) * 1982-07-08 1985-10-22 International Business Machines Corporation Repairable multi-level overlay system for semiconductor device
US4517051A (en) * 1982-12-27 1985-05-14 Ibm Corporation Multi-layer flexible film module
US4480288A (en) * 1982-12-27 1984-10-30 International Business Machines Corporation Multi-layer flexible film module
US4512509A (en) * 1983-02-25 1985-04-23 At&T Technologies, Inc. Technique for bonding a chip carrier to a metallized substrate
JPS6151539U (ja) * 1984-09-03 1986-04-07
US4642889A (en) * 1985-04-29 1987-02-17 Amp Incorporated Compliant interconnection and method therefor
WO1987000686A1 (en) * 1985-07-16 1987-01-29 Nippon Telegraph And Telephone Corporation Connection terminals between substrates and method of producing the same
JPS6284973U (ja) * 1985-11-19 1987-05-30

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58184278A (ja) * 1982-04-21 1983-10-27 株式会社日立製作所 ピン付きモジュール

Also Published As

Publication number Publication date
DE3881543D1 (de) 1993-07-15
US4788767A (en) 1988-12-06
EP0281900A3 (en) 1989-03-08
DE3881543T2 (de) 1993-12-23
EP0281900B1 (en) 1993-06-09
JPH0311105B2 (ja) 1991-02-15
EP0281900A2 (en) 1988-09-14

Similar Documents

Publication Publication Date Title
JPS63229740A (ja) 可撓性フィルム回路体熔着方法
US5159535A (en) Method and apparatus for mounting a flexible film semiconductor chip carrier on a circuitized substrate
US5201451A (en) Method and apparatus for mounting a flexible film semiconductor chip carrier on a circuitized substrate
US5170931A (en) Method and apparatus for mounting a flexible film semiconductor chip carrier on a circuitized substrate
JP3280394B2 (ja) 電子装置
EP0072673B1 (en) Area tape for the electrical interconnection between electronic components and external circuitry
US6239012B1 (en) Vertically mountable semiconductor device and methods
KR100514558B1 (ko) 반도체 장치 및 그 제조방법, 회로기판 및 전자기기
KR100265015B1 (ko) 스페이서요소를갖는전자패키지의제조방법
JPH0618247B2 (ja) 電子パツケージ
US10813209B2 (en) Multilayer substrate, electronic device, and a method for manufacturing a multilayer substrate
US6603210B2 (en) Semiconductor module and producing method therefor
EP0544305A2 (en) Method of forming a contact bump using a composite film
EP0795906A2 (en) An electronic-circuit assembly and its manufacturing method
US6448106B1 (en) Modules with pins and methods for making modules with pins
US6802119B2 (en) Conductive pedestal on pad for leadless chip carrier (LCC) standoff
JP2004342802A (ja) 突起電極付きプリント基板およびその製造方法
EP0281899B1 (en) Method and apparatus for mounting a flexible film semiconductor chip carrier on a circuitized substrate
JP2003008184A (ja) プリント基板
JPH09246324A (ja) 電子部品及びそのバンプ形成方法
JP2022170645A (ja) スイッチ
JP3019091B1 (ja) はんだバンプを用いた部品接続構造およびその形成方法
JPH0888302A (ja) 電子パッケージ組立体用支持部材およびこれを用いた電 子パッケージ組立体
JP2748771B2 (ja) フィルムキャリア半導体装置及びその製造方法
JP4285140B2 (ja) 半導体装置の製造方法