JPS6318594A

JPS6318594A - 半導体装置

Info

Publication number: JPS6318594A
Application number: JP61163004A
Authority: JP
Inventors: Kiyokazu Hashimoto; 潔和橋本
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1986-07-10
Filing date: 1986-07-10
Publication date: 1988-01-26

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、絶縁ゲート型の構造をもつ、電界効果型トラ
ンジスタ（以下ＩＣＦＥＴと記す。）を主な構成要素と
する、電気的に書き込み、消去可能な不揮発性記憶装置
（以下ＥＥＰＲＯＭと記す。）に内蔵される、書き込み
／消去−読み出し電圧切り換え回路を有する半導体装置
に関する。

従来の技術ＥＥＰＲＯＭは、書き込みモード時と消去モード時にチ
ップ内部でそれぞれ書き込み電圧、消去電圧（通常２０
Ｖ前後）を発生させる。この書き込み電圧、消去電圧は
、一般に、チップ内部に内蔵されたクランプ回路のクラ
ンプ電圧により設定される。

第６図は従来技術の書き込み／消去−読み出し電圧切り
換え回路を示したものである。上述したクランプ回路と
して、Ｐ基板上のＮ＋拡散層のジャンクション耐圧を用
いた例を示した。以下ジャンクション耐圧の値をＢＶＪ
　と記す。

第６図の書き込み／消去−読み出し電圧切り換え回路は
、ソースが電源ＣＣに、ゲートが書き込みモード時と消
去モード時に“Ｌ”になる信号ＮＷ　Ｅに、ドレインが
点Ａに接続されたＰチャネル型エンハンスメント型ＩＣ
ＦＥＴ　（以下ＰＥ−１ＣＦＥＴと記す。）Ｍｌと、ド
レインとゲートが点Ａに、ソースが点已に接続されたＮ
チャネル型エンハンスメント型ＩＧＦＥＴ　＜以下ＮＥ
−ＩＧＦＥＴと記す。）Ｍ２と、ドレインとゲートが点
已に、ソースが点Ｐｉ　に接続されたＮＥ−ＩＧＦＥＴ
Ｍｐｌ　と、ドレインとゲートが点Ｐｉ　に、ソースが
点Ｐ２に接続されたＮＥ−ＩＧＦＥＴＭｐ２と、ドレイ
ンとゲートが点Ｐ２に、ソースが点Ｐ３に接続されたＮ
Ｅ−ＩＧＦＥＴＭｐ３　と、・・・、ドレインとゲート
が点Ｐ　（ｎ−１）に、ソースが点Ｐｎに接続されたＮ
Ｅ−ＩＧＦＥＴＭｐｎと、ドレインとゲートが点Ｐｎに
、ソースが点Ｃに接続されたＮＥ−ＩＧＦＥＴＭ３　と
、ドレインが点Ｃに、ゲートが信号ＮＷＥに、ソースが
接地に接続されたＮＥ−ＩＧＦＥＴＭ４と、点Ｐｎと点
りの間に接続された、書き込み／消去モード時に出力電
圧をクランプするクランプ回路ＣＬＡ１と、ドレインと
ゲートが共通に電源ＣＣに、ソースが点りに接続された
、基板のしきい値をもつＩＧＦＥＴ　（以下ＥＯ−ＩＧ
ＦＥＴと記す。）Ｍ５と、ドレインが、保りに、ゲート
が書き込み／消去モードが終了すると、一定期間”Ｈ″
になるパルスが出力される信号ＤＩＳに、ソースが接地
に接続されたＮＥｉＧＦＥＴＭ６と、クロックφと点Ｂ
の間に接続された容Ｑ　Ｃｐ　１と、クロックφと点Ｐ
Ｌ　との間に接続された容ｆｆ１ｃ　ｐ２と、クロック
φと点Ｐ２との間に接続された容量Ｃｐ３と、・・・、
゛クロックφと点Ｐ（ｎ−１）との間に接続された容ｆ
ｆ１ｃｐｎとから構成される。点りの出力Ｖｆ］ｐ’が
、この書き込み／消去−読み出し電圧切り換え回路の出
力である。

信号ＤＩＳは、書き込み／消去モード時に点りに付加さ
れる容量に充電された電荷を、書き込み／消去モードが
終了すると接地に放電させるための信号である。

クロックφはクロックφの反転信号である。クロックφ
、クロックφは出力電圧が０■から電源電圧Ｖｃｃまで
振幅する。

特に記述しない限り、ＰＥ−ＩＣＦＥＴの基板は電源Ｃ
Ｃに、ＮＥ−ＩＧＦＥＴの基板は接地に接続されてい゛
るとする。

又、説明を簡単にする為に、ＰＥ−ｒＧＦＥＴのしきい
値はすべて同一でそのしきい値をｖｔｐ、ＮＥ−ＩＣＦ
ＥＴのしきい値はすべて同一でそのしきい値をＶ７Ｎ、
ＥＯ−ＩＧＦＥＴのしきい値はすべて同一でそのしきい
値をＶＴＯとする。さらに、ＩＧＦＥＴが基板とソース
の間で逆バイアスが印加された状態で動作している時で
も、しきい値はそれぞれ単に、ＶＴＰ％　■ＴＮ％　ｖ
ｔｏと記述する。

第６図、第７図を用いて、従来例の書き込み／消去−読
み出し電圧切り換え回路の動作を説明する。

第７図は、書き込みモード時（時間０〜ｔｌ　）から読
み出しモード時（時間ｔ１〜ｔ２　）に変化した時の信
号ＮＷＥ、信号ＤＩＳ、書き込み／消去−読み出し電圧
切り換え回路の出力Ｖｌｌｌｌ’の電圧の時間変化を示
したものである。

ＮＷＥは信号ＮＷＥの電圧の時間変化、Ｄ■Ｓは信号Ｄ
ＩＳの電圧の時間変化、ＶｐＨ″は出力■ｐｐ°の電圧
の時間変化をそれぞれ示す。

Ｍｌ　、Ｍ２　、（Ｍｐｌ　、Ｃｐｌ）、（Ｍ　ｐ２　
、Ｃｐ２）、（Ｍ　ｐ３　、Ｃｐ３　　）　、”、　（
Ｍｐｎ、Ｃｐｎ）は、Ｎ＆のチャージポンプ回路を構成
し、書き込み／消去モード時に出力■ρｐ”を高電圧に
昇圧する。読み出しモード時には、このチャージポンプ
回路は非動作になる。ＥＯ−ＩＧＦＥＴＭ５は常に導通
するように接続されているので出力ｖｐｐ’の値は（Ｖ
ＣＣ−ＶＴ。〕で平衡する。

■、書き込みモード時（時間０〜ｔｌ　）信号ＮＷＥが
“Ｌ”になるとＰＥ−ＩＧＦＥＴＭＩが導通し、ＮＥ　
　ｒＧＦＥＴＭ２は常に導通するように接続されている
ことから、点Ｂの電圧が（Ｖｃｃ−ＶｒＮ）になる。こ
こでクロックφがＶｃｃになると、ＮＥ−ＩＧＦＥＴＭ
ｐｌが導通して点Ｂの電圧は［：　２　Ｖｃｃ　−ＶＴ
）ｌ］になり、ＮＥ−ＩＧＦＥＴＭｐｌを通して電荷が
点Ｐ１に供給される。

次にクロックφがＶｃｃに、クロックφが０■になると
、今度はＮＥ−ＩＣ，ＦＥＴＭｐ２が導通するので、点
Ｐ１に供給された電荷はＮＥ−ＩＧＦＥＴＭｐ２を通し
て点Ｐ２に供給される。

このように、クロックの半サイクルごとに、電荷が次段
へ供給され、点ｐ１、点Ｐ２、・・・、点Ｐ（ｎ−１）
、点Ｐｎと、添字の大きい点はど電荷は上昇していく。

この時、ＮＥ−ＩＧＦＥＴＭｐｌ、Ｍｐ２、Ｍｐ３、・
・・、Ｍｐｎは、ダイオード接続されている為に、電荷
が逆流する事はない。また、ＥＯ−ＩＧＦＥＴＭ５のし
きい値は、点りから電源ＣＣに電荷が逆流する事がない
ように設計されているので、出力ＶＩＳＩＴ’の電圧は
［Ｖｃｃ　　ＶＴ。］から上昇し、クランプ回路ＣＬＡ
１のクランプ電圧ＢＶ、でクランプされる。結局、出力
Ｖｐρ°の電圧は（１）式で示す値で平衡する。

Ｖｆｌｐ″＝ＢＶ、　　・・（１）ＮＥ−ＩＧＦＥＴＭ２　、Ｍ３　、Ｍｐｌ　、Ｍｐ２、
Ｍｐ３、・・、Ｍｐｎ、Ｍ６　、ＥＯ−ＩＧＦＥＴＭ５
のジャンクション耐圧は、クランプ回路ＣＬＡｌのクラ
ンプ電圧ＢＶ、よりも高く設計されている事はもちろん
である。

２、読み出しモード時（時間ｔｌ　−ｔ２　）書き込み
モードが終了すると、一定時間“Ｈ”になλパルスが信
号ＤＩＳに印加されるので、ＮＥｉＧＦＥＴＭ６が導通
する。すると書き込みモード時点に付加される容量に充
電された電荷は、ＮＥ−ＩＧＦＥＴＭ６の電流駆動能力
と、点りに付加される容量の値により決まる時定数で放
電され、点りの電圧はＣＶＣＣ−Ｖア。〕で平衡する。

以上述べたように、書き込み／消去モード時には書き込
み／消去−読み出し電圧切り換え回路が動作して出力Ｖ
ｆｌｌｌ’の値は、クランプ回路のクランプ電圧で制限
される値ＢＶＪ　になる。この電圧が、書き込み電圧、
又は消去電圧になり、アドレスにより選択されたメモリ
ーセルは書き込まれたり消去されたりする。

クランプ回路のクランプ電圧を何ボルトに設定するかは
、ＥＥＦＲＯＭの書き込みスピードの規格、消去スピー
ドの規格、プロセスパラメータがばらついた時のメモリ
ーセルの書き込みスピード特性、消去スピード特性、メ
モリーセルの耐圧等によって決定される。

一般にＥＥＰＲＯＭでは、書き込み又は消去スピードは
、クランプ回路のクランプ電圧で決定される書き込み電
圧、又は消去電圧の値により大きく変化する。例えば、
ＢＶＪ　＝２１Ｖになるようにクランプ回路のクランプ
電圧を設定した時に書き込みスピードが１ｍｓとする。

ここでＢＶＪ　　＝２０■になるようにクランプ回路の
クランプ電圧を設定しなおすと書き込みスピードがｌＱ
ｍｓになる。

従ってＥＥＰＲＯＭでは、書き込み電圧が変化した時の
メモリーセルの書き込みスピード特性、消去電圧が変化
した時のメモリーセルの消去スピード特性を製品で評価
する事は必須である。

この為、従来例の書き込み／消去−読み出し電圧切り換
え回路を用いた場合、一般にテストモードを設け、チッ
プ内部の昇圧回路で発生される書き込み電圧、消去電圧
の他に、外部端子から直接書き込み電圧、消去電圧を印
加し、書き込み電圧が変化した時のメモリーセルの書き
込みスピード特性、消去電圧が変化した時のメモリーセ
ルの消去スピード特性を評価していた。

又、メモリーセルの構造によっては、メモリーセルの消
去が書き込み電圧の値よりも低い電圧で十分消去できる
場合がある。この場合、従来例のように、消去電圧を書
き込み電圧と同一の値にすると、消去モード時に過度の
電界ストレスをメモリーセルに与える結果となり、メモ
リーセルの寿命を縮めていた。

発明が解決しようとする問題点以上述べたように、従来例の書き込み／消去−読み出し
電圧切り換え回路は、書き込み／消去モード時に出力電
圧をクランプするクランプ回路を１つしか備えていない
ので、以下の問題が生ずる。

１、書き込み電圧と消去電圧が同一の値に設定される為
、例えば消去がクランプ回路のクランプ電圧よりも低い
電圧で十分消去出来る場合には消去モード時に過度の電
界ストレスをメモリーセルに与える結果になる。このた
めメモＩＪ　−セルの寿命を縮める。

２、書き込み電圧が変化した時のメモリーセルの書き込
みスピード特性や消去電圧が変化した時のメモリーセル
の消去スピード特性を評価する為にはテストモード時に
外部端子から直接書き込み電圧、消去電圧を印加する必
要があるのでＥＥＰＲＯＭ内の論理回路が複雑になる。

本発明の目的は、前述の欠点を除去し、書き込み電圧と
消去電圧をチップ内部で異なった値に設定する事ができ
、しかも、書き込み電圧が変化した時のメモリーセルの
書き込みスピード特性や消去電圧が変化した時のメモリ
ーセルの消去スピード特性を評価する為に、わざわざ外
部端子から直接書き込み電圧、消去電圧を印加する必要
のない、書き込み／消去−読み出し電圧切り換え回路を
有する半導体装置を提供する事にある。

問題点を解決するための手段本発明の半導体装置は、電源電圧から高電圧に昇圧する
昇圧回路と、該昇圧回路の出力をクランプする為に設け
た複数個のクランプ回路と、該複数個のクランプ回路の
うちの１個を選択する選択回路とからなる書き込み／消
去−読み出し電圧切り換え回路を有する。

実施例第１図に本発明の第１の実施例を示す。

第１図に示す第１の実施例は、第６図に示す従来例の回
路に、ドレインが点Ｐｎに、ゲートが信号Ｔｐに、ソー
スが点Ｅに接続されたＮＥ−ＩＧＦＥＴＭｃｌ　と、ド
レインとゲートが共通に点Ｅに、ソースが接地に接続さ
れた、素子分離領域をチャネルとして用いた寄生トラン
ジスタ（以下単に寄生トランジスタと記す。）Ｍｃ２（
以下寄生トランジスタのしきい値をＶＴ２と記す。）と
から構成される第２のクランプ回路ＣＬＡ１２を付加し
た、書き込み／消去−読み出し電圧切り換え回路と、ソ
ースと基板が書き込み／消去−読み出し電圧切り換え回
路の出力ｖｐｐ’に、ゲートが点Ｇに、ドレインが点Ｆ
に接続されたＰＥ−ＩＧＦＥＴＭＬｌと、ドレインが点
Ｆに、ゲートが消去モード時に“Ｈ″になる信号Ｔに、
ソースが接地に接続されたＮＥ−ＩＧＦＥＴＭＬ２と、
ソースと基板がＶｌｌｌｐにゲートが点Ｆに、ドレイン
が点Ｇに接続されたＰＥ−ＩＧＦＥＴＭＬ３と、ドレイ
ンが点Ｇに、ゲートが点Ｈに、ソースが接地に接続され
たＮＥ−ＩＧＦＥＴＭＬ４と、ソースが電＃ＣＣに、ゲ
ートが信号Ｔに、ドレインが点Ｈに接続されたＰＥ−Ｉ
ＧＦＥＴＭＬ５と、ドレインが点Ｈに、ゲートが信号Ｔ
に、ソースが接地に接続されたＮＥ−ＩＧＦＥＴＭＬ６
とから構成されるレベルシフタ回路ＬＳとから構成され
る。

第１図中、従来例の第６図と同一のものは、同じ符号を
つけ説明を省略する。書き込み／消去モード時と読み出
しモード時のチャージポンプ回路の回路動作は、従来例
の場合とまったく同一であるので、説明を省略する。

第２図はまず書き込みモードになり、続いて読み出しモ
ードが終了し、次に再び消去モードになり、さらに読み
出しモードとなる時の書き込み／消去−読み出し電圧切
り換え回路の出力■ρｐ°の電圧の時間変化と、レベル
シフタ回路ＬＳの出力″　Ｔｐの電圧の時間変化を示し
たものである。ＮＷＥは信号ＮＷＥの電圧の時間変化、
ＤＩＳは信号ＤＩＳの電圧の時間変化、Ｔは信号Ｔの電
圧の時間変化、Ｔｐはレベルシフタ回路ＬＳの電圧の時
間変化、■ρｐ°は出力ｖｐｐ’の電圧の時間変化をそ
れぞれ示す。

第１図と第２図を用いて、第１の実施例の動作を説明す
る。第２のクランプ回路ＣＬＡ１２の寄生トランジス９
　Ｍ　Ｃ２（ＤＶｒ２）値は、［ＢＶＪ　−ＶＴ）１〕
以下に設定されるとして話を進める。例えば、ＢＶＪ　
＝２５ｖの時、寄生トランジスタＭｃ２のＶＴ２の値は
２０Ｖになるように設定される。

■、書き込みモード時（時間０−ｔｌ）信号ＮＷＥが“
Ｌ”になり、書き込みモードになると、チャージポンプ
回路が動作する。すると書き込み／消去−読み出し電圧
切り換え回路の出力ｖｐｐ’は、（Ｖｃｃ−Ｖア。〕か
ら上昇する。書き込みモード時には信号Ｔは“Ｌ”であ
るので出力Ｔｐは“Ｌ”になり、その結果第２のクラン
プ回路ＣＬΔ１２のＮＥ−ＩＧＦＥＴＭｃｌは非導通に
なる。

従って、第２のクランプ回路ＣＬＡ１２は非選択になる
ため出力ｖｐｐ’の電圧は第１のクランプ回路ＣＬＡＩ
Ｉのジャンクション耐圧により制限される。結局出力■
ρｐ°の電圧は、（２）式で示す値で平衡する。

Ｖｐｐ’　＝ＢＶＪ　＝Ｖｐρ（ＢＶＪ　）　・・（２
）この時、ＮＥ−ＩＧＦＥＴＭｃｌのドレインの耐圧は
、クランプ回路ＣＬＡＩＩのジャンクション耐圧より高
（設定されている事はもちろんである。

２、読み出しモード時（時間ｔ１〜ｔ２〜ｔ３　）書き
込みモードが終了すると、信号ＮＷＥは“Ｈ”になり、
チャージポンプ回路は非動作になる。そこで信号ＤＩＳ
には、一定期間“Ｈ”になるパルスが印加されるので、
書き込みモード時に出力ｖｐｐ’に付加される容量に充
電された電荷は放電される。結局出力ｖｐｐ’の電圧は
（Ｖｃｃ−Ｖｔｏ）で平衡する。

３、消去モード時（時間ｔ３〜ｔ４　）信号ＮＷＥが“
Ｌ″、信号Ｔが“Ｈ”になり、消去モードになると、チ
ャージポンプ回路が再び動作する。すると書き込み／消
去−読み出し電圧切り換え回路の出力ｖｐｐ’の電圧は
ＣＶＣＣ−Ｖ丁ｏ）から上昇する。

この時、信号Ｔが“Ｈ”であるので、レベルシフタ回路
ＬＳの出力Ｔｐの電圧は出力ＶＩＳＩＴ’と共に上昇し
、ＮＥ−ＩＧＦＥＴＭｃｌは導通状態となる。点Ｅの電
圧が前もって設定されたクランプ電圧の値になると、寄
生トランジスタＭ　ｃ　２は導通する。第２のクランプ
回路ＣＬＡ１２のクランプ電圧は、ＣＢＶＪ　　ＶＴＩ
ＩＥ以下になるように設定されているので、出力Ｖ［）
ｐ’の電圧は、第２のクランプ回路ＣＬＡ１２のクラン
プ電圧（Ｖｔ２　）で制限される事になる。結局出力Ｖ
ｐρ′の電圧は（３）式に示す値で平衡する。

Ｖｌ）Ｉ）”＝　Ｖｌ２　＋　Ｖｔ＋ｖ　＝　Ｖｐｐ（
Ｖｔ□）　・・（３）４゜読み出しモード時（時間ｔ４
〜ｔ５　）消去モードが終了すると、信号ＮＷＥは“Ｈ
”になり、チャージポンプ回路は再び非動作になる。

このとき信号ＤＩＳには一定期間“Ｈ”になるパルスが
印加されるので、消去モード時に出力ｖｐｐ’に付加さ
れる容量に充電された電荷は放電される。

その結果出力ｖｐｐ’の電圧は（Ｖｃｃ−Ｖｔ。〕で平
衡する。

以上述べたように、本発明の第１の実施例の回路は、ク
ランプ回路を２個備えているので、メモリーセルの書き
込み特性から知られる適切な書き込み電圧を一方のクラ
ンプ回路のクランプ電圧で設定し、メモリーセルの消去
特性から知られる適切な消去電圧を他方のクランプ回路
のクランプ電圧で設定できる。このため従来例の場合よ
りも、適切な書き込み電圧、消去電圧を設定できる。従
って、書き込み又は消去モード時に、過度の電界ストレ
スをメモリーセルに与える事はない。

第３図に本発明の第２の実施例を示す。

第３図に示す第２の実施例は、第６図に示す従来例の回
路に、ドレインが点Ｐｎに、ゲートが信号Ｔｐｌに、ソ
ースが点Ｅ１に接続されたＮＥ−ＩＧＦＥＴＭｃ３　と
、ドレインとゲートが点Ｅｌに、ソースが接地に接続さ
れた寄生トランジスタＭｃ４　　（Ｌきい値がＶｔ２（
１））とから構成される第２のクランプ回路ＣＬΔ２２
と、ドレインが点Ｐｎに、ゲートが信号Ｔｐ２に、ソー
スが点Ｅ２に接続されたＮＥ−ＩＧＦＥＴＭｃ５　と、
ドレインとゲートが点Ｅ２に、ソースが接地に接続され
た寄生トランジスタＭＣ６（しきい値がＶ　Ｔ　２　（
２）　）とから構成される第３のクランプ回路ＣＬＡ２
３を付加した書き込み／消去−読み出し電圧切り換え回
路と、ソースが電源ＣＣに、ゲートがクランプ回路を選
択する信号Ｓに、ドレインが点１１に接続されたＰＥ−
ＩＧＦＥＴＭｋｌｌと、ソースが電源ＣＣに、ゲートが
消去モード時に“Ｈ”になる信号Ｔに、ドレインが点Ｉ
ｔに接続されたＰＥ−ＩＧＦＥＴＭｋ１２と、ドレイン
が点Ｉｔ　に、ゲートが信号Ｓに、ソースが点Ｊ１に接
続されたＮＥ−ＩＧＦＥＴＭｋ１３と、ドレインが点Ｊ
ｌ　に、ゲートが信号Ｔに、ソースが接地に接続された
ＮＥ−ＩＧＦＥＴＭｋ１４と、ソースが電源ＣＣに、ゲ
ートが点■１に、ドレインが点に１に接続されたＰＥ−
ＩＧＦＥＴＭｋ１５と、ドレインが点に１に、ゲ−トが
点■１に、°ソースが接地に接続されたＮＥ−ＩＣ，Ｆ
ＥＴＭｋ１６と、人力が点に１に、出力が点Ｇ１に接続
されたレベルシフタ回路ＬＳとから構成される第１のク
ランプ回路選択回路と、ソースが電源ＣＣに、ゲートが
信号Ｓの反転信号Ｓに、ドレインが点■２に接続された
ＰＥ−ＩＧＦＥＴＭｋ２１と、ソースが電源ＣＣに、ゲ
ートが信号Ｔに、ドレインが点Ｉ２に接続されたＰＥ−
ＩＧＦＥＴＭｋ２２と、ドレインが点Ｉ２に、ゲートが
信号Ｓに、ソースが点Ｊ２に接続されたＮＥ−ＩＣＦＥ
ＴＭｋ２３と、ドレインが点Ｊ２に、ゲートが信号Ｔに
、ソースが接地に接続されたＮＥ−ＩＧＦＥＴＭｋ２４
と、ソースが電源ＣＣに、ゲートが点Ｉ２に、ドレイン
が点に２に接続されたＰＥ−ＩＧＦＥＴＭｋ２５と、ド
レインが点に２に、ゲートが点Ｉ２に、ソースが接地に
接続されたＮＥ−ＩＧＦＥＴＭｋ２６と、人力が点に２
に、出力が点Ｇ２に接続されたレベルシフタ回路ＬＳと
から構成される第２のクランプ回路選択回路とから構成
される。

ＬＳで表したレベルシフタ回路は、第１図に示すレベル
シフタ回路ＬＳとまったく同一の回路９成をもつ。

第３図中、第６図に示した従来例と同一のものは、同一
の符号をつけ説明を省略する。

第４図はまず消去モードになり、第２のクランプ回路Ｃ
ＬＡ２２が選択され、続いて読み出しモードが終了し、
次に再び消去モードになり、今度は第３のクランプ回路
ＣＬＡ２３が選択され、さらに読み出しモードとなる時
の、書き込み／消去−読み出し電圧切り換え回路の出力
Ｖｐρ”の電圧の時間変化と、第１のクランプ回路選択
回路の出力Ｔｐ１の電圧の時間変化と、第２のクランプ
回路選択回路の出力Ｔｐ２の電圧の時間変化を示したも
のである。

ＮＷＥは信号ＮＷＥの電圧の時間変化を、ＤＩＳは信号
ＤＩＳの電圧の時間変化を、Ｔは信号Ｔの電圧の時間変
化を、Ｓは信号Ｓの電圧の時間変化を、Ｓは信号Ｓの電
圧の時間変化を、Ｔｐｌは第１のクランプ回路選択回路
の出力Ｔｐｌの電圧の時間変化を、Ｔａ２は第２のクラ
ンプ回路選択回路の出力Ｔｐ２の電圧の時間変化をそれ
ぞれ示す。

第３図、第４図を用いて第２の実施例の動作を説明する
。

第２のクランプ回路ＣＬＡ２２の寄生トランジスタＭｃ
４の■□、の値Ｖ　Ｔ　２　（１）は、（ＢＶＪ　−Ｖ
ｔ２）以下に設定され、第３のクランプ回路ＣＬＡ２３
の寄生トランジスタＭｃ６のｖτ２の値ｖ　ｔ　２　（
２）は、■ア。

（１〕よりもさらに小さく設定されているとして話を進
める。例工ｌｆ、ＢＶＪ　＝２５Ｖノ時、ｖｔｚ（１）
ハ２０Ｖに、■１□（２）は１８Ｖに設定される。

１、消去モード時（時間０〜ｔｌ）信号ＮＷＥが“Ｌ”、信号Ｔ力びＨ”になり、消去モー
ドになると、チャージポンプ回路が動作する。すると書
き込み／消去−読み出し電圧切り換え回路の出力ＶｐＩ
Ｔ’の電圧は［Ｖｃｃ−ＶＴａ３から上昇する。この時
、信号Ｓが“Ｈ”、信号Ｓが“Ｌ“になっているので、
第２のクランプ回路選択回路は非選択になる。また、出
力Ｔｐ２は“Ｌ″゛になるので第３のクランプ回路ＣＬ
Ａ２３のＮＥ−ＩＧＦＥＴＭｃ５は非導通になる。一方
、第１のクランプ回路選択回路は選択され、出力Ｔｐｌ
の電圧が、出力ｖｐｐ’と共に上昇する。すると第２の
クランプ回路ＣＬ　Ａ２２のＮＥ−ＩＧＦＥＴＭｃ３は
導通する。点Ｅ１の電圧が設定されたクランプ電圧の値
と等しくなると寄生トランジスタＭｃ４が導通する。第
２のクランプ回路ＣＬＡ２２のクランプ電圧は、（ＢＶ
Ｊ　−Ｖｔ５）以下になるように設定されているので、
出力Ｖｉ）ｐ’の電圧は、第２のクランプ回路ＣＬＡ２
２のクランプ電圧（Ｖｔ２（１））で制限される。結局
、出力Ｖｌｌｌ）’の電圧は（４）式で示す値で平衡す
る。

Ｖｐｌ）’　−Ｖｔ２（１）＋　ＶＴＮ−ｖｐｐ　（Ｖ
ｔ２（１））　’　（４）この時、ＮＥ−ＩＧＦＥＴＭ
ｃ３　、Ｍｃ５のドレインの耐圧は、第１のクランプ回
路のジャンクション耐圧より高く設定されている事はも
ちろんである。

２、読み出しモード時（時間し１〜ｔ２〜ｔ３　）消去
モードが終了すると信号ＮＷＥは“Ｈ”になり、チャー
ジポンプ回路は非動作になる。そこで信号ＤＩＳには一
定期間゛″Ｈ”になるパルスが印加されるので、消去モ
ード時に出力ＶＩＳＩＴ’に付加される容量に充電され
た電荷は放電される。結局出力Ｖｌ）Ｉ）″の電圧はｒ
　■（ｃ−Ｖｔｏ〕で平衡する。

又、時刻ｔ１で今度は信号Ｓが“Ｌ″、信号Ｓが“Ｈ″
になるので第１のクランプ回路選択回路は非選択になる
。従って出力Ｔｐｌの電圧は“Ｌ”になり、第２のクラ
ンプ回路選択回路が選択される。結局出力Ｔｐ２の電圧
は（ＶＣＣ−ＶＴＯＩで平衡する。

３、消去モード時（時間ｔ３〜ｔ４　）信号ＮＷＥが′
Ｌ”、信号Ｔ力じＨ”になり、消去モードになると、チ
ャージポンプ回路が再び動作する。すると書き込み／消
去−読み出し電圧切り換え回路の出力Ｖｌｌｌ］”の電
圧は、（Ｖｃｃ−Ｖｔｏ〕から上昇する。この時、信号
Ｓが“Ｌ”、信号Ｓが“Ｈ”になっているので、第１の
クランプ回路選択回路は非選択になる。また、出力Ｔｐ
ｌは“Ｌ”になるので、第２のクランプ回路ＣＬＡ２２
のＮＥ−ＩＧＦＥＴＭＣ３は非導通になる。一方、第２
のクランプ回路選択回路は選択され、出力Ｔｐ２の電圧
は出力ｖｐｐ’と共に上昇し、第３のクランプ回路ＣＬ
Ａ２３のＮＥ−ＩＧＦＥＴＭｃ５は導通する。点Ｅ２の
電圧が、設定されたクランプ電圧の値と等しくなると寄
生トランジスタＭｃ６は導通する。第３のクランプ回路
ＣＬＡ２３のクランプ電圧は、［ＢＶＪ　　ＶＴＮＩ以
下になるように設定されているので、出力ｖｐｐ’の電
圧は、第３のクランプ回路ＣＬ　Ａ２３のクランプ電圧
（ｖ↑２　（２）　）で制限される事になる。結局出力
ｖｐｐ’の電圧は（５）式で示す値で平衡する。

Ｖｐｐ’　＝　Ｖｔ□（２）＋　Ｖ７ｖ＝　ｖｐｐ　（
ＶＴ２（２））　・・（５）４、読み出しモード時（時
間ｔ４〜ｔ５　）消去モードが終了すると、信号ＮＷＥ
は“Ｈ”になり、チャージポンプ回路は再び非動作にな
る。

このとき信号ＤＩＳには一定期間“Ｈ”になるパルスが
印加されるので、消去モード時に出力Ｖｌ）１１’に付
加された容量に充電された電荷は放電される。

その結果出力Ｖｌｌｆｌ”の電圧は（Ｖｃｃ−Ｖｔｏ）
で平衡する。又、時刻ｔ４で今度は信号Ｓが“Ｈ”、信
号Ｓが“Ｌ″になるので第１のクランプ回路選択回路が
選択される。従って出力Ｔｐｌの電圧はＣＶｃｃ−ＶＴ
Ｏ）で平衡する。この場合第２のクランプ回路選択回路
は非選択になり、出力Ｔｐ２の電圧は“Ｌ′″になる。

第５図は、第３図に示した第２の実施例の回路を用いた
場合の消去モード時に信号Ｓを“Ｈ”、信号ＳをＬ”に
し、第２のクランプ回路ＣＬＡ２２を選択し、書き込み
／消去−読み出し電圧切り換え回路の出力ｖｐｐ”をｖ
ｐｐ　（ＶＴ２（１））　）にした場合の、消去時間に
対する消去したメモリーセル　゛のしきい値■、。（Ｅ
）の変化（曲線Ｐ）と、信号Ｓを“Ｌ”、信号Ｓを“Ｈ
”にし、第３のクランプ回路ＣＬＡ２３を選択し、青き
込み／消去−読み出し電圧切り換え回路の出力Ｖｌ）Ｉ
）’をｖｐｐ　（ＶＴ２（２））　）にした場合の消去
時間に対する消去したメモリーセルのしきい値■Ｔｈ（
Ｅ）の変化（曲線Ｑ）を示したものである。

本実施例の場合、第５図を用いて、消去電圧が変化した
時のメモリーセルの消去スピード特性を評価する事がで
きる。これを用いてさらにクランプ回路のクランプ電圧
を決定する事ができる。

以上述べたように、本発明の第２の実施例は、消去モー
ド時、消去電圧として２種類の値を取ることができるの
で、外部端子から直接に消去電圧を印加する事なしに、
消去電圧を変化させた時のメモリーセルの消去スピード
特性を評価する事ができる。このため従来例の場合より
も、チップ内部の論理回路が簡単になる利点がある。

発明の効果以上述べたように、本発明の書き込み／消去−読み出し
電圧切り換え回路は、書き込み／消去モード時の出力電
圧をクランプするクランプ回路回路を複数個備えている
ので、以下のような利点がある。

１、メモリーセルの書き込み特性から最適な書き込み電
圧を設定するとともに、メモリーセルの消去特性から最
適な消去電圧を設定できるので、メモリーセルに過度の
電界ストレスをかけることなく、従来例よりも適切な書
き込み電圧／消去電圧を設定することができる。

、　　２．外部端子から直接に書き込み電圧／消去電圧
を印加する事なしに、書き込み電圧／消去電圧を変化さ
せた時のメモリーセルの書き込みスピード特性／消去ス
ピード特性を評価する事ができるので、チップ内部の論
理回路が簡単になる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示した回路図であり、第２図は第１図の実施例の回路を用いた場合に書き込み
モードから消去モードに変化した時の、レベルシフタ回
路の出力Ｔｐの電圧の時間変化、及び書き込み／消去−
読み出し電圧切り換え回路の出力Ｖｌｌｌ）’の電圧の
時間変化を示したものであり、第３図は本発明の第２の実施例を示した回路図てあり、第４図は第２の実施例の回路を用いた場合の消去モード
時に、第２のクランプ回路ＣＬＡ２２を選択した場合と
、第３のクランプ回路ＣＬＡ２３を選択した場合の出力
Ｔｐｌ、Ｔｐ２の電圧の時間変化、書き込み／消去−読
み出し電圧切り換え回路の出力Ｖｌ）Ｉ）’の電圧の時
間変化を示したものであり、第５図は、第３図の回路を用いた場合に消去時間が変化
した時の、消去されたメモリーセルのしきい値の変化を
測定した例であり、第６図は従来例の書き込み／消去−読み出し電圧切り換
え回路を示したものであり、第７図は従来例を用いた場合に書き込みモードから読み
出しモードに変化した時の、書き込み／消去−読み出し
電圧切り換え回路の出力ｖｐｐ’の電圧の時間変化を示
したものである。（主な参照番号）Ｍｌ　、Ｍ２　、（Ｍｐｌ　、・Ｃｐｌ）、（Ｍ　ｐ２
　、Ｃｐ２）、（Ｍｐ３　、’　　Ｃｐ３　　）　、・
・・・（Ｍｐｎ、Ｃｐｎ）・・書き込み／消去モード時
に動作するチャージポンプ回路、ＣＬＡＩＩ・・書き込み／消去モード時出力ｖｐｐ”の
電圧をクランプするジャンクション耐圧を用いンブ回路、ＣＬＡ１２・・出力ｖｐｐ’の電圧をクランプするクラ
ンプ回路、ＬＳ・・レベルシフタ回路、ＣＬ　Ａ２２、ＣＬ　Ａ２３・・・・書き込み／消去モード時に出力ＶＰＰ’の電圧をク
ランプするクランプ回路、ＣＬＡ　１・・ジャンクション耐圧を用いたクランプ回
路特許出願人　　　日本電気株式会社　　−第１図ＣＬＡ１２区りつ呼ｑコ第７図

Claims

【特許請求の範囲】

　電源電圧から高電圧に昇圧する昇圧回路と、該昇圧回
路の出力をクランプする１個のクランプ回路とを備える
、書き込み／消去−読み出し電圧切り換え回路において
、該書き込み／消去−読み出し電圧切り換え回路は、さ
らに１個以上のクランプ回路と、複数個になったクラン
プ回路のうちの１個を選択する選択回路とを有する事を
特徴とする半導体装置。