JPS63182838A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63182838A JPS63182838A JP1542787A JP1542787A JPS63182838A JP S63182838 A JPS63182838 A JP S63182838A JP 1542787 A JP1542787 A JP 1542787A JP 1542787 A JP1542787 A JP 1542787A JP S63182838 A JPS63182838 A JP S63182838A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- manufacturing
- layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、多層配線を有する半導体装置において、多
層配線間の接続方法に関する。
層配線間の接続方法に関する。
この発明は、２層以上の多層配線を有する半導体装置に
おいて、これらの配線間の接続方法に関するもので、下
層の配線を形成した後に、層間絶縁膜と上層の配線を順
次積層する０次に、下層配線と上層配線との接続（コン
タクト）部分の上層配線と層間絶縁膜を順次エツチング
除去し、コンタクト部分の下層配線を露出させる。さら
に、導電体膜を積層し、コンタクト部分において下層配
線と上層配線を接続する。
おいて、これらの配線間の接続方法に関するもので、下
層の配線を形成した後に、層間絶縁膜と上層の配線を順
次積層する０次に、下層配線と上層配線との接続（コン
タクト）部分の上層配線と層間絶縁膜を順次エツチング
除去し、コンタクト部分の下層配線を露出させる。さら
に、導電体膜を積層し、コンタクト部分において下層配
線と上層配線を接続する。
（従来の技術〕
たとえば、Ａｌ２層配線を有する半導体装置第５図にお
いて、第１層目のＡｌ配線１１を形成した後層間絶縁膜
１４を積層し、所望の部分に接続（コンタクト）孔１２
を形成し、第１層目のＡｌ配線の１部を露出させる。
いて、第１層目のＡｌ配線１１を形成した後層間絶縁膜
１４を積層し、所望の部分に接続（コンタクト）孔１２
を形成し、第１層目のＡｌ配線の１部を露出させる。
次に、第２層目のＡｌ配線１５をスパッター法に゛より
積層し、所望の第２層配線１５をパターニングする。こ
の時、第２層目のＡｌ配線１５を形成するスパッター法
は、被覆性（ステップ・カバレンジ）が良くないために
、第５図のａのコンタクト上部のエツジ部分や第５図の
ｂのコンタクト下部の部分にくびれや断切れが生じる事
があった。特に近年、ＩＣの微細化が進み、コンタクト
孔の大きさが２．０ ミクロン以下になるとコンタクト
孔へのＡｌの積層はさらに悪くなり、被覆率も低下する
。
積層し、所望の第２層配線１５をパターニングする。こ
の時、第２層目のＡｌ配線１５を形成するスパッター法
は、被覆性（ステップ・カバレンジ）が良くないために
、第５図のａのコンタクト上部のエツジ部分や第５図の
ｂのコンタクト下部の部分にくびれや断切れが生じる事
があった。特に近年、ＩＣの微細化が進み、コンタクト
孔の大きさが２．０ ミクロン以下になるとコンタクト
孔へのＡｌの積層はさらに悪くなり、被覆率も低下する
。
Ａｆｆｉ２１配線を有する半導体装置において、第１１
Ｊ目と第２層目の接続孔では、第２層目のＡｎの被覆率
が悪い為、断切れや極度のくびれにより配線間のコンタ
クト不良が発生するという問題があった。又、コンタク
ト部では深い溝ができるため、その上に形成される絶縁
膜にも溝が投影され、さらにその上に形成されも配線層
の断切れを発生するという問題があった。
Ｊ目と第２層目の接続孔では、第２層目のＡｎの被覆率
が悪い為、断切れや極度のくびれにより配線間のコンタ
クト不良が発生するという問題があった。又、コンタク
ト部では深い溝ができるため、その上に形成される絶縁
膜にも溝が投影され、さらにその上に形成されも配線層
の断切れを発生するという問題があった。
上記問題点を解決するためにこの発明は、第２層目のＡ
ｌ配線を形成した後に、コンタクト孔を形成し、第１層
目のＡｌ配線と第２層目のＡｌ配線の接続を行う為に、
被覆性の良好な例えば化学気相成長法を用いて導電体膜
を形成する。
ｌ配線を形成した後に、コンタクト孔を形成し、第１層
目のＡｌ配線と第２層目のＡｌ配線の接続を行う為に、
被覆性の良好な例えば化学気相成長法を用いて導電体膜
を形成する。
第１１Ａ＆配線と第２１１ｉ、Ａｌ配線との接続は被覆
性の良好な導電体膜で形成するので、コンタクト孔での
くびれや断線もなくなる。又、導電体膜を厚く積層する
事によりコンタクト孔を完全に充填できるので、第３層
目のＡｌ配線のくびれや断線もな（す事ができる。
性の良好な導電体膜で形成するので、コンタクト孔での
くびれや断線もなくなる。又、導電体膜を厚く積層する
事によりコンタクト孔を完全に充填できるので、第３層
目のＡｌ配線のくびれや断線もな（す事ができる。
以下にこの発明の実施例を図面に基づいて詳細に説明す
る。第１図は本発明の半導体装置の製造方法の工程順を
示す断面図である。第１図（ａ）において、半導体素子
の上に第１の配！！３を積層し所望の形状にパターニン
グする。この第１の配線３は導電体膜であり、例えば、
Ａｌ．Ａｌ−３ｉ。
る。第１図は本発明の半導体装置の製造方法の工程順を
示す断面図である。第１図（ａ）において、半導体素子
の上に第１の配！！３を積層し所望の形状にパターニン
グする。この第１の配線３は導電体膜であり、例えば、
Ａｌ．Ａｌ−３ｉ。
ＡＪ−３ｉ−Ｔｉ、Ａｊｌ−３ｉ −Ｃｕ等のＡｌを主
成分とするＡｌ系配線や、多結晶シリコン膜あるいはポ
リサイド膜（ＰｏｌｙＳｉとシリサイドの２層膜あるい
はＰｏ１ｙＳｉと金属との２層膜）あるいは、Ｗｓｉｘ
、Ｍｏ５ｉｘ４ｉｓｉｘ等のシリサイド膜、あるいはＷ
やＭｏ、Ｔｉ等の高融点金属等である０次に第１開山）
に示す様に配線相互間を絶縁する層間絶縁膜４を積層す
る。この眉間ｍ縁１ｌｉ４は、例えばシリコン酸化膜、
シリコン窒化膜、シリコンオキシナイトライド膜、アル
ミナ膜、ポリイミド等の有機絶縁膜、 Ｓ ＯＧ （Ｓ
ｐｉｎ Ｏｎ Ｇｌａｓｓ）等の無機塗布膜等であ
る０次に第１図（Ｃ）に示す様に、第２の配＆１１５を
積層する。この第２の配ｗＡ５は導電体膜であり、例え
ば、Ａｊｌ、 Ａｊｌ−３１，Ａｌｔ−３Ｌ −Ｔｉ、
ＡＪ−３Ｌ−Ｃｕ等のＡｔを主成分とするＡｌ系配線や
、多結晶シリコン膜、あるいは−ｓｉｘ。
成分とするＡｌ系配線や、多結晶シリコン膜あるいはポ
リサイド膜（ＰｏｌｙＳｉとシリサイドの２層膜あるい
はＰｏ１ｙＳｉと金属との２層膜）あるいは、Ｗｓｉｘ
、Ｍｏ５ｉｘ４ｉｓｉｘ等のシリサイド膜、あるいはＷ
やＭｏ、Ｔｉ等の高融点金属等である０次に第１開山）
に示す様に配線相互間を絶縁する層間絶縁膜４を積層す
る。この眉間ｍ縁１ｌｉ４は、例えばシリコン酸化膜、
シリコン窒化膜、シリコンオキシナイトライド膜、アル
ミナ膜、ポリイミド等の有機絶縁膜、 Ｓ ＯＧ （Ｓ
ｐｉｎ Ｏｎ Ｇｌａｓｓ）等の無機塗布膜等であ
る０次に第１図（Ｃ）に示す様に、第２の配＆１１５を
積層する。この第２の配ｗＡ５は導電体膜であり、例え
ば、Ａｊｌ、 Ａｊｌ−３１，Ａｌｔ−３Ｌ −Ｔｉ、
ＡＪ−３Ｌ−Ｃｕ等のＡｔを主成分とするＡｌ系配線や
、多結晶シリコン膜、あるいは−ｓｉｘ。
Ｍｏ５ｉｘ、Ｔｉ５ｉｘ等のシリサイド膜、あるいはポ
リサイド膜、あるいはＷやＭｏ、Ｔｉ等の高融点金属等
である０次に第１図（ｄｌに示す様に、例えばレジスト
ロを塗布パターニングして、第１の配線３と第２の配線
５との接続孔６の窓明けを行い、第２の配線と層間絶縁
膜４とを順次エツチング除去し、第１の配線３の１部を
露出させる。
リサイド膜、あるいはＷやＭｏ、Ｔｉ等の高融点金属等
である０次に第１図（ｄｌに示す様に、例えばレジスト
ロを塗布パターニングして、第１の配線３と第２の配線
５との接続孔６の窓明けを行い、第２の配線と層間絶縁
膜４とを順次エツチング除去し、第１の配線３の１部を
露出させる。
この時のパターニング方法にはレジストを用いたフォト
リン法を応用したが、勿論他の方法でも良い０例えば、
直接エツチング法でも可能である。
リン法を応用したが、勿論他の方法でも良い０例えば、
直接エツチング法でも可能である。
次にレジスト６を除去する。勿論この後に第１の配線３
の１部を露出させてもよい０次に第１図（ｅｌに示す様
に、導電体膜８を積層する。この時、当然、第２の配線
５の上ばかりではなく、接続孔７にも導電体膜８は入り
込み第１の配線３の露出した部分の上にも積層し、接続
孔７において、第１の配線３と第２の配線５とが導電体
膜８を通して接続する。この導電体膜は、例えば、Ａｌ
、Ａｌ−３ｉ、Ａｌ−３ｉ−Ｔｔ、ＡＡ−３ｉ−Ｃｕ等
のＡｌｌを主成分とするＡｌ系の材料や、多結晶シリコ
ン膜、アモルファスシリコン膜、あるいはポリサイド膜
、あるいはＷやＭｏ、Ｔｉ等の高融点金属や、Ｐｂ、Ｓ
ｎ、ハンダ等の低融点金属や、Ｗｓｉｘ、Ｍｏ５ｉｘ、
Ｔｉ５ｉｘ等のシリサイド膜等がある。半導体素子が微
細化すると、接続孔のサイズも小さくなる。接続孔が垂
直に近いステップの時には、２ミクロン以下の小さな接
続孔に導電体膜８を入れ込む為に、段差被覆性の良好な
、例えば化学気相成長法にて導電体膜を積層する事も良
い方法である。又、通常はスパック−法で導電体膜を積
層するが、より被覆性の良好なバイアススパンター法を
用いても良い、ところで、第２図に示す様に、接続孔を
あける時に接続孔７′にテーパー（傾斜）をつける事に
より、接続孔における導電体膜８′の埋め込みも良好に
なり、接続孔での段切れも解消される。さて、次にフォ
トリングラフィ等の方法を用いて、第１図（８１の導電
体膜８及び第、２の配線５の所望の部分を選択的にエツ
チング除去し、配線のパターニングを行う、第２の配線
５の上に導電体膜８を残したくない時や配線全体を薄く
したい時は、例えば、反応性イオンエツチング（ＲＩＢ
）等の異方性エツチングを用いて導電体ＰＩＪ、８をエ
ツチングし、第３図に示す様に接続孔７″の側壁に導電
体１！１８’を残す方法でも、第１の配線３′と第２の
配線５″との接続が可能である。
の１部を露出させてもよい０次に第１図（ｅｌに示す様
に、導電体膜８を積層する。この時、当然、第２の配線
５の上ばかりではなく、接続孔７にも導電体膜８は入り
込み第１の配線３の露出した部分の上にも積層し、接続
孔７において、第１の配線３と第２の配線５とが導電体
膜８を通して接続する。この導電体膜は、例えば、Ａｌ
、Ａｌ−３ｉ、Ａｌ−３ｉ−Ｔｔ、ＡＡ−３ｉ−Ｃｕ等
のＡｌｌを主成分とするＡｌ系の材料や、多結晶シリコ
ン膜、アモルファスシリコン膜、あるいはポリサイド膜
、あるいはＷやＭｏ、Ｔｉ等の高融点金属や、Ｐｂ、Ｓ
ｎ、ハンダ等の低融点金属や、Ｗｓｉｘ、Ｍｏ５ｉｘ、
Ｔｉ５ｉｘ等のシリサイド膜等がある。半導体素子が微
細化すると、接続孔のサイズも小さくなる。接続孔が垂
直に近いステップの時には、２ミクロン以下の小さな接
続孔に導電体膜８を入れ込む為に、段差被覆性の良好な
、例えば化学気相成長法にて導電体膜を積層する事も良
い方法である。又、通常はスパック−法で導電体膜を積
層するが、より被覆性の良好なバイアススパンター法を
用いても良い、ところで、第２図に示す様に、接続孔を
あける時に接続孔７′にテーパー（傾斜）をつける事に
より、接続孔における導電体膜８′の埋め込みも良好に
なり、接続孔での段切れも解消される。さて、次にフォ
トリングラフィ等の方法を用いて、第１図（８１の導電
体膜８及び第、２の配線５の所望の部分を選択的にエツ
チング除去し、配線のパターニングを行う、第２の配線
５の上に導電体膜８を残したくない時や配線全体を薄く
したい時は、例えば、反応性イオンエツチング（ＲＩＢ
）等の異方性エツチングを用いて導電体ＰＩＪ、８をエ
ツチングし、第３図に示す様に接続孔７″の側壁に導電
体１！１８’を残す方法でも、第１の配線３′と第２の
配線５″との接続が可能である。
又、被覆性の良い方法で導電体膜８を積層する事により
、第１図ｔｅｌに示す様に、接続孔７を完全に埋め込む
事ができ、配線層の表面を平坦にできる。
、第１図ｔｅｌに示す様に、接続孔７を完全に埋め込む
事ができ、配線層の表面を平坦にできる。
仮に完全に埋め込む事ができなくとも、導電体膜８の上
に平坦化用の例えばレジストやポリイミドを塗布し、エ
ッチバックを行う事により、配線層を平坦にできる。第
４図に示す様に、エッチバック方法を使用する事により
、接続孔を完全に埋め、配線層も平坦化できる。
に平坦化用の例えばレジストやポリイミドを塗布し、エ
ッチバックを行う事により、配線層を平坦にできる。第
４図に示す様に、エッチバック方法を使用する事により
、接続孔を完全に埋め、配線層も平坦化できる。
この様に平坦化する事により、本発明を用いて配線を何
層でも積層可能である。
層でも積層可能である。
この発明は以上説明した様に、上層配線を積層した後に
接続孔をあけ、第１の配線と第２の配線との接続を行う
為に導電体膜を積層する事により、接続孔での段切れの
ない、良好なコンタクトを得る事ができる。又、配線の
平坦化も容易に行う事が可能なため、多層配線プロセス
にも適用できる。
接続孔をあけ、第１の配線と第２の配線との接続を行う
為に導電体膜を積層する事により、接続孔での段切れの
ない、良好なコンタクトを得る事ができる。又、配線の
平坦化も容易に行う事が可能なため、多層配線プロセス
にも適用できる。
第１図（ａｌ〜＋ｉ１１は本発明の半導体装置の製造方
法の工程順を示す断面図、第２図、第３図、第４図は本
発明の実施例を示す断面図、第５図は従来の半導体装置
の製造方法を示す断面図である。 以上
法の工程順を示す断面図、第２図、第３図、第４図は本
発明の実施例を示す断面図、第５図は従来の半導体装置
の製造方法を示す断面図である。 以上
Claims (8)
- （１）２層以上の多層配線を有する半導体装置の製造方
法において、第１の配線を形成する工程と前記第１の配
線層の上に第１の層間絶縁膜を形成する工程と、前記第
１の層間絶縁膜の上に第２の配線を形成する工程と、前
記第１の配線と前記第２の配線とを接続する領域におけ
る前記第２の配線と前記第１の層間絶縁膜とを順次エッ
チング除去し第１の配線を露出する工程と、第１の配線
が露出した接続孔の部分に第１の導電層を積層する工程
とを含む事を特徴とする半導体装置の製造方法。 - （２）第１の配線及び第２の配線はＡｌを主成分とした
Ａｌ系の材料である事を特徴とする特許請求の範囲第１
項記載の半導体装置の製造方法。 - （３）第１の配線は多結晶シリコン又はポリサイドであ
り、第２の配線は多結晶シリコン又はポリサイドである
事を特徴とする特許請求の範囲第１項記載の半導体装置
の製造方法。 - （４）第１の配線は多結晶シリコン又はポリサイドであ
り、第２の配線はＡｌを主成分としたＡｌ系の材料であ
る事を特徴とする特許請求の範囲第１項記載の半導体装
置の製造方法。 - （５）第１の導電層は多結晶シリコン又はポリサイド又
はシリサイド又は金属である事を特徴とする特許請求の
範囲第１項記載の半導体装置の製造方法。 - （６）第１の導電層は化学気相成長法を用いて行う事を
特徴とする特許請求の範囲第１項記載の半導体装置の製
造方法。 - （７）第１の配線と第２の配線とを接続する接続孔にお
いて、第１の導電層を厚く積層し、接続孔を完全に穴埋
めする事を特徴とする特許請求の範囲第１項記載の半導
体装置の製造方法。 - （８）第１の導電層を厚く積層し接続孔を完全に穴埋め
し、次にエッチバック法を用いて配線を平坦にする事を
特徴とする特許請求の範囲第１項記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1542787A JPS63182838A (ja) | 1987-01-26 | 1987-01-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1542787A JPS63182838A (ja) | 1987-01-26 | 1987-01-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63182838A true JPS63182838A (ja) | 1988-07-28 |
Family
ID=11888479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1542787A Pending JPS63182838A (ja) | 1987-01-26 | 1987-01-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63182838A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH045824A (ja) * | 1990-04-23 | 1992-01-09 | Toshiba Corp | 半導体装置の製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5419382A (en) * | 1977-07-14 | 1979-02-14 | Nec Corp | Semiconductor device |
| JPS5658247A (en) * | 1979-10-17 | 1981-05-21 | Fujitsu Ltd | Production of semiconductor device |
| JPS57145340A (en) * | 1981-03-05 | 1982-09-08 | Toshiba Corp | Manufacture of semiconductor device |
| JPS60200541A (ja) * | 1984-03-26 | 1985-10-11 | Agency Of Ind Science & Technol | 半導体装置 |
-
1987
- 1987-01-26 JP JP1542787A patent/JPS63182838A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5419382A (en) * | 1977-07-14 | 1979-02-14 | Nec Corp | Semiconductor device |
| JPS5658247A (en) * | 1979-10-17 | 1981-05-21 | Fujitsu Ltd | Production of semiconductor device |
| JPS57145340A (en) * | 1981-03-05 | 1982-09-08 | Toshiba Corp | Manufacture of semiconductor device |
| JPS60200541A (ja) * | 1984-03-26 | 1985-10-11 | Agency Of Ind Science & Technol | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH045824A (ja) * | 1990-04-23 | 1992-01-09 | Toshiba Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5756396A (en) | Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect | |
| JPS62279661A (ja) | 集積回路に貫通導体を形成する方法 | |
| JP2576820B2 (ja) | コンタクト・プラグの製造方法 | |
| JPH0620102B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08306774A (ja) | 半導体装置及びその製造方法 | |
| JPS63182838A (ja) | 半導体装置の製造方法 | |
| JPS63211672A (ja) | 半導体集積回路装置 | |
| JP2948588B1 (ja) | 多層配線を有する半導体装置の製造方法 | |
| JPH1074838A (ja) | 多層配線半導体装置とその製造方法 | |
| JP3270863B2 (ja) | 半導体装置 | |
| JPH04355951A (ja) | 半導体装置及びその製造方法 | |
| JPH0230137A (ja) | 半導体装置の配線形成方法 | |
| JPH11289012A (ja) | 半導体装置及びその製造方法 | |
| JPH11251433A (ja) | 半導体装置およびその製法 | |
| JP2555755B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07283306A (ja) | 半導体装置およびその製造方法 | |
| JPH05347358A (ja) | 半導体装置及びその製造方法 | |
| JP2002151516A (ja) | 半導体装置及びその製造方法 | |
| JPS6148940A (ja) | 半導体装置の電極形成方法 | |
| JPH036827A (ja) | 半導体装置の製造方法 | |
| JPH05275543A (ja) | 半導体装置の製造方法 | |
| JPH06236928A (ja) | 半導体装置およびその製造方法 | |
| JPH02111052A (ja) | 多層配線形成法 | |
| JPH08203899A (ja) | 半導体装置の製造方法 | |
| JPH11135629A (ja) | 半導体デバイスの配線構造並びにその形成方法 |