[go: up one dir, main page]

JPS63155731A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS63155731A
JPS63155731A JP30132886A JP30132886A JPS63155731A JP S63155731 A JPS63155731 A JP S63155731A JP 30132886 A JP30132886 A JP 30132886A JP 30132886 A JP30132886 A JP 30132886A JP S63155731 A JPS63155731 A JP S63155731A
Authority
JP
Japan
Prior art keywords
adhesive
chip
substrate
semiconductor device
periphery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30132886A
Other languages
English (en)
Inventor
Shuhei Iwade
岩出　秀平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP30132886A priority Critical patent/JPS63155731A/ja
Publication of JPS63155731A publication Critical patent/JPS63155731A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、チップと基板との接着構造に関するものであ
る。
〔従来の技術〕
従来の半導体装置を第２図に示す。第２図において、１
はチップ、２は基板、３は接着剤である。
接着は、基板２の全面に接着剤３を塗布し、その上にチ
ップ１を接着させることにより行なわれる。また、外力
や振動に対してチップが動かないように固定させる必要
があることから、接着剤３には接着力の強いものが必要
となる。
〔発明が解決しようとする問題点〕
従来の半導体装置において、接着剤３は全面に塗布され
ており、また、一般に、接着力の強い接着剤は固いので
、チップ１の裏面全体が基板２と強固に接着される。こ
のため、周囲温度が変化したり、チップの発熱により温
度の上昇と下降が繰り返されたりすると、チップ１と基
板２のそれぞれの熱膨張係数の差から生じる横方向の応
力が発生し、その大きさは、接着面の中央部よりも周辺
部の方が大きい。従って、チップ１の周辺で基板２との
間に剥離が発生し易くなる。
また、剥離した個所では水分が浸透し易いため、接着剤
の加水分解が進み、剥離が成長して最後には全面が剥離
するという欠点がある。
さらに、この欠点を解消するために柔らかい接着剤を用
いると、接着力が弱いため、振動や外力の影響を受は易
く、位置ずれや剥離を引き起こす可能性がある。特にリ
ニアイメージセンサのようにチップが長くなると、両端
で剥離が発生する。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、長期間に及ぶ温度サイクルに対
してもチップと基板との間の剥離が生じない半導体装置
を得ることにある。
〔問題点を解決するだめの手段〕
このような欠点を除去するために本発明は、チップと基
板とを接着剤により接着した半導体装置において、チッ
プと基板との中央部分を固い第１の接着剤により接着し
、チップと基板との周辺部分を柔らかい第２の接着剤に
より接着するようにしたものである。
〔作用〕
本発明においては、半導体装置の周辺部に生ずる大きい
応力を柔らかい第２の接着剤が吸収する。
〔実施例〕 本発明に係わる半導体装置の一実施例を第１図↓こ示す
。第１図（ａｌは本装置の接着剤部分を示す平面図であ
り、第１図（ｂｌは本装置の横断面図である。
第１図において、１はチップ、２は基板、４は第１の接
着剤、５は第２の接着剤である。接着剤４は接着力の強
い接着剤であり、接着剤５は接着力の弱い接着剤である
。従って、接着剤４は固く、接着剤５は柔らかい。
第１図に示す装置に温度サイクルが加わると、チップ１
と基板２の熱膨張係数の差による横方向の応力が発生す
るが、その大きさは、周辺部が大きく中央部は小さい。
第１図に示す装置では、周辺部に生ずる大きい応力を柔
らかい接着剤５が吸収するため、周辺部における剥離を
減らすことができる。他方、中央部では応力が小さいた
め、接着剤４の剥離は少ない。また、接着剤４がチップ
１を基板２にしっかりと固定するため、第１図の半導体
装置は外力や振動による位置ずれを起こさない。さらに
、接着剤４の周囲は接着剤５で囲まれているため、外気
の水分等の影響を受けにくく、従って、接着剤４は、剥
離に影響を与える加水分解等の化学的変化を受けにくい
という特徴がある。
なお、上記実施例では、２種類の接着剤による接着を示
したが、強度の異なる３種類以上の接着剤を用いて、中
央部から周辺部に強度の強い順にこれらの接着剤を塗布
しても同様の効果を奏する。
〔発明の効果〕
以上説明したように本発明は、チップと基板との中央部
分を固い第１の接着剤により接着し、チップと基板との
周辺部分を柔らかい第２の接着剤により接着したことに
より、固い第１の接着剤によりチップと基板とを強固に
固定することができると共に温度サイクル等による周辺
部に生ずる大きい応力を柔らかい第２の接着剤により吸
収することができるので、振動や周辺部応力によるチッ
プと基板との位置ずれを起こさないという効果がある。
また、第１の接着剤は第２の接着剤で囲まれているので
、外気の水分等の影響を受けに＜＜、剥離に影響を与え
る加水分解等の化学的変化を受けにくいという効果があ
る。
【図面の簡単な説明】
第１図は本発明に係わる半導体装置の一実施例を示す構
成図、第２図は従来の半導体装置を示す断面図である。 １・・・チップ、２・・・基板、４．５・・・接着剤。

Claims (1)

    【特許請求の範囲】
  1. チップと基板とを接着剤により接着した半導体装置にお
    いて、前記チップと基板との中央部分を固い第１の接着
    剤により接着し、前記チップと基板との周辺部分を柔ら
    かい第２の接着剤により接着したことを特徴とする半導
    体装置。
JP30132886A 1986-12-19 1986-12-19 半導体装置 Pending JPS63155731A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30132886A JPS63155731A (ja) 1986-12-19 1986-12-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30132886A JPS63155731A (ja) 1986-12-19 1986-12-19 半導体装置

Publications (1)

Publication Number Publication Date
JPS63155731A true JPS63155731A (ja) 1988-06-28

Family

ID=17895537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30132886A Pending JPS63155731A (ja) 1986-12-19 1986-12-19 半導体装置

Country Status (1)

Country Link
JP (1) JPS63155731A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004112089A2 (en) * 2002-11-20 2004-12-23 Reveo, Inc. Method and system for fabricating multi layer devices on a substrate
JP2006047741A (ja) * 2004-08-05 2006-02-16 Konica Minolta Opto Inc 偏光板、偏光板の製造方法及び表示装置
US7045878B2 (en) * 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
US7081657B2 (en) 2001-05-18 2006-07-25 Reveo, Inc. MEMS and method of manufacturing MEMS
JP2006301169A (ja) * 2005-04-19 2006-11-02 Konica Minolta Opto Inc 液晶表示装置、液晶表示装置の製造方法、及びそれに用いる粘着層
US7145219B2 (en) 2001-09-12 2006-12-05 Reveo, Inc. Vertical integrated circuits
US7163826B2 (en) 2001-09-12 2007-01-16 Reveo, Inc Method of fabricating multi layer devices on buried oxide layer substrates
WO2007019487A2 (en) * 2005-08-05 2007-02-15 Reveo, Inc. Method and system for fabricating thin devices
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
JP2012122027A (ja) * 2010-12-10 2012-06-28 Nitto Denko Corp 粘着テープ又はシート

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7045878B2 (en) * 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
US7081657B2 (en) 2001-05-18 2006-07-25 Reveo, Inc. MEMS and method of manufacturing MEMS
US7145219B2 (en) 2001-09-12 2006-12-05 Reveo, Inc. Vertical integrated circuits
US7163826B2 (en) 2001-09-12 2007-01-16 Reveo, Inc Method of fabricating multi layer devices on buried oxide layer substrates
WO2004112089A3 (en) * 2002-11-20 2005-09-15 Reveo Inc Method and system for fabricating multi layer devices on a substrate
WO2004112089A2 (en) * 2002-11-20 2004-12-23 Reveo, Inc. Method and system for fabricating multi layer devices on a substrate
JP2006047741A (ja) * 2004-08-05 2006-02-16 Konica Minolta Opto Inc 偏光板、偏光板の製造方法及び表示装置
JP2006301169A (ja) * 2005-04-19 2006-11-02 Konica Minolta Opto Inc 液晶表示装置、液晶表示装置の製造方法、及びそれに用いる粘着層
WO2007019487A2 (en) * 2005-08-05 2007-02-15 Reveo, Inc. Method and system for fabricating thin devices
WO2007019487A3 (en) * 2005-08-05 2007-12-21 Reveo Inc Method and system for fabricating thin devices
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
US8389385B2 (en) 2009-02-04 2013-03-05 Micron Technology, Inc. Semiconductor material manufacture
JP2012122027A (ja) * 2010-12-10 2012-06-28 Nitto Denko Corp 粘着テープ又はシート

Similar Documents

Publication Publication Date Title
US20030177831A1 (en) Semiconductor dynamic sensor having circuit chip mounted on package case with adhesive film interposed
KR890015358A (ko) 반도체기판 및 그 제조방법
JPS63155731A (ja) 半導体装置
JPH05142457A (ja) 部材の基板への圧着方法
JPS6050970A (ja) 半導体圧力変換器
JPH1187799A (ja) 磁気抵抗素子とその製造方法
JPH0495740A (ja) 半導体装置
JPH1117043A (ja) キャップ接着構造並びに基板分割方法及び基板分割構造
EP0335019B1 (en) Semiconductor chip bonded to a substrate
JP3918303B2 (ja) 半導体パッケージ
JPH1197569A (ja) 半導体パッケージ
JPS63198351A (ja) 半導体ウエハ貼付け方法
JPS6360533B2 (ja)
JP3207020B2 (ja) 光パッケージ
JPH0260197A (ja) パッケージ構造
JPS6244582Y2 (ja)
JP2596387B2 (ja) 樹脂封止型半導体装置
JPH0366152A (ja) 半導体集積回路モジュール
JPS6236288Y2 (ja)
JPS586951B2 (ja) 電子回路装置
JPS63150931A (ja) 半導体装置
JPS59123276A (ja) 圧力変換器の製造方法
JP2789827B2 (ja) 半導体装置
JPH0621249Y2 (ja) 電子部品の封止構造
JPS54127690A (en) Semiconductor pressure converter and its manufacture