[go: up one dir, main page]

JPS6360533B2 - - Google Patents

Info

Publication number
JPS6360533B2
JPS6360533B2 JP56152632A JP15263281A JPS6360533B2 JP S6360533 B2 JPS6360533 B2 JP S6360533B2 JP 56152632 A JP56152632 A JP 56152632A JP 15263281 A JP15263281 A JP 15263281A JP S6360533 B2 JPS6360533 B2 JP S6360533B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor element
supporter
semiconductor
convex electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56152632A
Other languages
English (en)
Other versions
JPS5853838A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP56152632A priority Critical patent/JPS5853838A/ja
Publication of JPS5853838A publication Critical patent/JPS5853838A/ja
Publication of JPS6360533B2 publication Critical patent/JPS6360533B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 この発明は多数の凸起電極を有する半導体素子
をセラミツク等からなる基板に固着する半導体装
置に関するものである。
従来この種のフエースダウンボンデイング方式
半導体装置においては、凸起電極に熱応力がかか
ることによる機械的損傷を避けるため凸起電極を
半導体素子の中央部にもつてきたりして、かなり
無理なプロセスを採つていた。また、電極を半導
体素子の周辺部に設ける場合においては素子の大
きさに制限があり、このフエースダウンボンデイ
ング方式は大きな素子には適用できなかつた。
本発明は上記欠点を除くためになされたもの
で、熱応力が凸起電極にかかるのを防止でき、高
信頼度な素子と基板との接続部を得ることのでき
る半導体装置を提供することを目的とする。
本発明に係る半導体装置は、半導体素子の凸起
電極を有する面と反対の面部に、基板と同一の材
質からなるサポータを固着したものである。
以下、この発明の一実施例を図について説明す
る。
第１図は本実施例の構成を示し、１は半導体素
子２を１個あるいは複数個搭載するための基板
で、通常はセラミツク、あるいはガラスエポキシ
材からなる。３は半導体素子２と基板１とを電気
的、機械的に接続するための凸起電極を示し、半
導体素子２、及び基板１の両方、あるいは一方に
凸起を設けた、いわゆる“バンプ”である。ま
た、４は基板１と同一材質からなるサポータ、５
は接着層である。
また、第２図は半導体装置が温度サイクルを受
けた場合にバンプが変位するときの変位量を説明
するための模式図であり、ａは従来の装置、ｂは
本実施例による装置について示している。
以下、これらの図を用いて本実施例におけるサ
ポータ４の機能について詳細に説明する。
通常、バンプは半田等の軟材質からなり、比較
的機械的には弱い、従来の半導体装置では、温度
サイクルを受けるとシリコンと基板との熱膨張差
によりこの弱いバンプ部に熱応力が加わり、第２
図ａに示すようにバンプ３に歪が生じ破壊が生じ
て、装置が不良となつていた。
本実施例では、凸起電極３を有する面と反対の
面に、基板１と同一の材質からなり、かつ、半導
体素子２を拘束するに十分な厚さを有するサポー
タ４を設け、接着層５により固着させている。
これにより、装置が熱サイクルを受けた場合
に、基板１とサポータ４とが同じように伸縮し、
第２図ｂに示すように半導体素子２もサポータ４
に拘束されてほぼ同じように伸縮するため、バン
プ３の変位を従来に比して小さくすることができ
る。従つて、本実施例の如くサポータを有する場
合には、従来の如くサポータのない場合のような
低サイクルでのバンプ破壊を防止することがで
き、フエースダウンボンデイング方式の実装の最
大の欠陥を軽減し、温度サイクルによる装置の寿
命を伸ばすことができる。
なお、上記サポータ４は単に板状のものでもよ
いが、放熱特性向上のための手段や、さらに外部
への電極取り出し等のためのスルーホールを設け
ることも可能である。
また、図示はしていないが、本発明は、基板１
へ半導体素子２を多数搭載するいわゆるモジユー
ルの場合にも適用できるし、その場合には、サポ
ータ４は多数の半導体素子２に共通的な構造にも
できるのは言うまでもない。
以上のようにこの発明に係る半導体装置によれ
ば、半導体素子の凸起電極を有する面と反対の面
に基板と同一材質からなるサポータを設けたの
で、半導体素子と基板が同じように伸縮し、最も
弱い凸起電極部への熱応力の緩和が可能であり、
大きな半導体素子においてもフエースダウンボン
デイング方式の適用を可能になし得る効果があ
る。
【図面の簡単な説明】
第１図は本発明の一実施例を示す構成図で、第
２図は温度サイクルによるバンプの変位を示す摸
式図である。 １は基板、２は半導体素子、３は凸起電極、４
はサポータである。なお図中同一符号は同一又は
相当部分を示す。

Claims (1)

  1. 【特許請求の範囲】 １ 一面に凸起電極を有する半導体素子と、該凸
    起電極により該半導体素子と接続される基板とを
    有する半導体装置において、 上記半導体素子の上記凸起電極を有する面と反
    対の面に上記基板と同一材質からなるサポータを
    設けたことを特徴とする半導体装置。 ２ 上記基板はセラミツクからなるものであるこ
    とを特徴とする特許請求の範囲第１項記載の半導
    体装置。
JP56152632A 1981-09-26 1981-09-26 半導体装置 Granted JPS5853838A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56152632A JPS5853838A (ja) 1981-09-26 1981-09-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56152632A JPS5853838A (ja) 1981-09-26 1981-09-26 半導体装置

Publications (2)

Publication Number Publication Date
JPS5853838A JPS5853838A (ja) 1983-03-30
JPS6360533B2 true JPS6360533B2 (ja) 1988-11-24

Family

ID=15544626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56152632A Granted JPS5853838A (ja) 1981-09-26 1981-09-26 半導体装置

Country Status (1)

Country Link
JP (1) JPS5853838A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04122460U (ja) * 1991-04-15 1992-11-04 三菱自動車工業株式会社 工作物固定装置
JP2002270634A (ja) * 2001-03-08 2002-09-20 Rohm Co Ltd 半導体装置
JP2007318182A (ja) * 2007-09-03 2007-12-06 Rohm Co Ltd 半導体装置
JP2011044755A (ja) * 2010-12-03 2011-03-03 Rohm Co Ltd 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS48101085A (ja) * 1972-03-31 1973-12-20

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS48101085A (ja) * 1972-03-31 1973-12-20

Also Published As

Publication number Publication date
JPS5853838A (ja) 1983-03-30

Similar Documents

Publication Publication Date Title
JP3219043B2 (ja) 半導体装置のパッケージ方法および半導体装置
JP2001156246A (ja) 集積回路チップの実装構造および実装方法
JPH09260436A (ja) 半導体装置
JPS6360533B2 (ja)
JP3565204B2 (ja) 電子装置
JP2646989B2 (ja) チップキャリア
JPS5938075A (ja) サ−マルヘツド
JPH11204692A (ja) 半導体装置
JP2558574B2 (ja) 半導体装置
JPS60100443A (ja) 半導体装置の実装構造
JPS59117250A (ja) 半導体装置
JPH1197569A (ja) 半導体パッケージ
JPH1126634A (ja) 半導体装置
JPH06216194A (ja) 半導体チップの実装構造
JPH09232366A (ja) 半導体チップの実装装置及びその実装方法
JP2841822B2 (ja) 混成集積回路の製造方法
JPS62195137A (ja) 半導体装置
JPH11150155A (ja) 半導体装置の製造方法および当該方法に用いる回路基板保持具
JP2785722B2 (ja) 樹脂封止型半導体装置
JP2712967B2 (ja) 半導体装置
JPH11150154A (ja) 回路基板保持装置および該装置を用いた半導体装置の製造方法
JPH0583186B2 (ja)
JPH06232199A (ja) フリップチップｉｃの実装構造
JPS62265734A (ja) 混成集積回路装置
JPH04335540A (ja) 半導体装置の製造方法