JPH06216194A - 半導体チップの実装構造 - Google Patents
半導体チップの実装構造Info
- Publication number
- JPH06216194A JPH06216194A JP2054893A JP2054893A JPH06216194A JP H06216194 A JPH06216194 A JP H06216194A JP 2054893 A JP2054893 A JP 2054893A JP 2054893 A JP2054893 A JP 2054893A JP H06216194 A JPH06216194 A JP H06216194A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- circuit board
- printed circuit
- bumps
- thermal expansion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 230000035882 stress Effects 0.000 abstract description 14
- 230000008646 thermal stress Effects 0.000 abstract description 6
- 230000002040 relaxant effect Effects 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 6
- 239000004593 Epoxy Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- CJRQAPHWCGEATR-UHFFFAOYSA-N n-methyl-n-prop-2-ynylbutan-2-amine Chemical compound CCC(C)N(C)CC#C CJRQAPHWCGEATR-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 バンプにかかる熱応力を緩和することができ
る半導体チップの実装構造を提供する。 【構成】 表面にバンプ２が形成された半導体チップ１
をバンプ２を介してプリント基板１上に実装したもの
で、半導体チップ１の裏面に少なくとも半導体チップ１
よりも熱膨張係数が大きい応力緩和プレート５を貼り付
けた。
る半導体チップの実装構造を提供する。 【構成】 表面にバンプ２が形成された半導体チップ１
をバンプ２を介してプリント基板１上に実装したもの
で、半導体チップ１の裏面に少なくとも半導体チップ１
よりも熱膨張係数が大きい応力緩和プレート５を貼り付
けた。
Description
【０００１】
【産業上の利用分野】本発明は、表面にバンプが形成さ
れた半導体チップをフェースダウンでプリント配線板上
に実装した、いわゆるフリップチップ方式における半導
体チップの実装構造に関するものである。
れた半導体チップをフェースダウンでプリント配線板上
に実装した、いわゆるフリップチップ方式における半導
体チップの実装構造に関するものである。
【０００２】
【従来の技術】図２は従来の半導体チップの実装構造を
示す側面概略図である。図において、１は半導体チップ
であり、この半導体チップ１の表面には図示せぬ電極部
を介して複数のバンプ２が形成されている。一方、図中
３はプリント基板であり、このプリント基板３の表面に
は図示せぬ配線パターンが形成されている。このような
構成において、半導体チップ１はバンプ２を介してプリ
ント基板３上に実装されている。
示す側面概略図である。図において、１は半導体チップ
であり、この半導体チップ１の表面には図示せぬ電極部
を介して複数のバンプ２が形成されている。一方、図中
３はプリント基板であり、このプリント基板３の表面に
は図示せぬ配線パターンが形成されている。このような
構成において、半導体チップ１はバンプ２を介してプリ
ント基板３上に実装されている。
【０００３】
【発明が解決しようとする課題】ところで、一般に、半
導体チップ１がシリコン（Ｓｉ）を素材としているのに
対し、プリント基板３は価格性、機能性、量産性などの
面からガラスエポキシ基板が多く使用される。しかしな
がら、その場合は半導体チップ１とプリント基板３の熱
膨張係数が大きく異なるため、信頼性試験等で加熱冷却
を行うと両者間の変形格差によってバンプ２に大きな熱
応力がかかり、温度条件によってはバンプ２が破壊され
ることもあって、長期にわたる使用や設置場所の温度環
境に対して信頼性に欠けるという問題があった。
導体チップ１がシリコン（Ｓｉ）を素材としているのに
対し、プリント基板３は価格性、機能性、量産性などの
面からガラスエポキシ基板が多く使用される。しかしな
がら、その場合は半導体チップ１とプリント基板３の熱
膨張係数が大きく異なるため、信頼性試験等で加熱冷却
を行うと両者間の変形格差によってバンプ２に大きな熱
応力がかかり、温度条件によってはバンプ２が破壊され
ることもあって、長期にわたる使用や設置場所の温度環
境に対して信頼性に欠けるという問題があった。
【０００４】この対策としては、半導体チップ１の熱膨
張係数に近い基板として、セラミック基板を選定して使
用することも考えられるが、その場合は製造コストが大
幅にアップするため必ずしも得策とは言えなかった。
張係数に近い基板として、セラミック基板を選定して使
用することも考えられるが、その場合は製造コストが大
幅にアップするため必ずしも得策とは言えなかった。
【０００５】本発明は、上記問題を解決するためになさ
れたもので、従来よりもバンプにかかる熱応力を緩和す
ることができる半導体チップの実装構造を提供すること
を目的とする。
れたもので、従来よりもバンプにかかる熱応力を緩和す
ることができる半導体チップの実装構造を提供すること
を目的とする。
【０００６】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたもので、表面にバンプが形成され
た半導体チップをそのバンプを介してプリント基板上に
実装したものであって、半導体チップの裏面に少なくと
もその半導体チップよりも熱膨張係数が大きい応力緩和
プレートを貼り付けたものである。また、応力緩和プレ
ートの熱膨張係数がプリント基板とほぼ同じものであ
る。
成するためになされたもので、表面にバンプが形成され
た半導体チップをそのバンプを介してプリント基板上に
実装したものであって、半導体チップの裏面に少なくと
もその半導体チップよりも熱膨張係数が大きい応力緩和
プレートを貼り付けたものである。また、応力緩和プレ
ートの熱膨張係数がプリント基板とほぼ同じものであ
る。
【０００７】
【作用】本発明の半導体チップの実装構造においては、
応力緩和プレート側の変形しようとする力が半導体チッ
プに加わって、実際よりも半導体チップの変形量が大き
くなる。よって、その分だけ半導体チップとプリント基
板の変形格差が小さくなり、バンプにかかる熱応力が緩
和される。
応力緩和プレート側の変形しようとする力が半導体チッ
プに加わって、実際よりも半導体チップの変形量が大き
くなる。よって、その分だけ半導体チップとプリント基
板の変形格差が小さくなり、バンプにかかる熱応力が緩
和される。
【０００８】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１は本発明に係わる半導体チップの実装
構造を示す側面概略図である。図示した半導体チップの
実装構造において、１は半導体チップであり、この半導
体チップ１の表面には図示せぬ電極パッドを介して複数
のバンプ２が形成されている。一方、図中３はプリント
基板であり、このプリント基板３の表面には図示せぬ配
線パターンが形成されている。そして半導体チップ１は
バンプ２を介してプリント基板３上に実装されている。
に説明する。図１は本発明に係わる半導体チップの実装
構造を示す側面概略図である。図示した半導体チップの
実装構造において、１は半導体チップであり、この半導
体チップ１の表面には図示せぬ電極パッドを介して複数
のバンプ２が形成されている。一方、図中３はプリント
基板であり、このプリント基板３の表面には図示せぬ配
線パターンが形成されている。そして半導体チップ１は
バンプ２を介してプリント基板３上に実装されている。
【０００９】本実施例の実装構造においては、半導体チ
ップ１の裏面、すなわちバンプ２の形成面と反対側の面
に、接着剤４を介して応力緩和プレート５が貼り付けら
れている。この応力緩和プレート５は、例えば半導体チ
ップ１と同じ大きさの平板状をなすもので、その厚み寸
法は、チップ厚の１／３〜１／４程度となっている。な
お、応力緩和プレート５の厚み寸法については、それ自
体の熱膨張係数やプリント基板３の熱膨張係数に応じて
適宜設定するのがよい。
ップ１の裏面、すなわちバンプ２の形成面と反対側の面
に、接着剤４を介して応力緩和プレート５が貼り付けら
れている。この応力緩和プレート５は、例えば半導体チ
ップ１と同じ大きさの平板状をなすもので、その厚み寸
法は、チップ厚の１／３〜１／４程度となっている。な
お、応力緩和プレート５の厚み寸法については、それ自
体の熱膨張係数やプリント基板３の熱膨張係数に応じて
適宜設定するのがよい。
【００１０】また、半導体チップ１に応力緩和プレート
５を貼り付けるタイミングは、半導体チップ１をプリン
ト基板３に実装する前か実装した後でもよいが、それ以
前にウエハの状態でウエハ裏面に応力緩和プレートを貼
着しておき、これをダイシングによって個片の半導体チ
ップ１に切り離すようにすれば、非常に効率よく応力緩
和プレート５付の半導体チップ１を得ることができる。
５を貼り付けるタイミングは、半導体チップ１をプリン
ト基板３に実装する前か実装した後でもよいが、それ以
前にウエハの状態でウエハ裏面に応力緩和プレートを貼
着しておき、これをダイシングによって個片の半導体チ
ップ１に切り離すようにすれば、非常に効率よく応力緩
和プレート５付の半導体チップ１を得ることができる。
【００１１】ここで本発明に係わる応力緩和プレート５
としては、少なくとも半導体チップ１よりも熱膨張係数
が大きいものが選定される。その一例として、半導体チ
ップ１がシリコン基板から構成され、プリント基板３が
ガラスエポキシ基板で構成されている場合、半導体チッ
プ１の熱膨張係数は４ｐｐｍ／℃となるのに対して、プ
リント基板３の熱膨張係数は１５ｐｐｍ／℃となるの
で、この場合の応力緩和プレート５としては半導体チッ
プ１よりも熱膨張係数が大きい、例えばプリント基板１
と同じガラスエポキシ基板を採用することができる。
としては、少なくとも半導体チップ１よりも熱膨張係数
が大きいものが選定される。その一例として、半導体チ
ップ１がシリコン基板から構成され、プリント基板３が
ガラスエポキシ基板で構成されている場合、半導体チッ
プ１の熱膨張係数は４ｐｐｍ／℃となるのに対して、プ
リント基板３の熱膨張係数は１５ｐｐｍ／℃となるの
で、この場合の応力緩和プレート５としては半導体チッ
プ１よりも熱膨張係数が大きい、例えばプリント基板１
と同じガラスエポキシ基板を採用することができる。
【００１２】かかる実装構造においては、温度変化によ
って各構成部分に熱膨張が生じた場合に、半導体チップ
１よりも応力緩和プレート５の方が大きく変形しようと
するため、その変形しようとする力が接着剤４を介して
半導体チップ１に加えられ、実際よりも半導体チップ１
の変形量は大きくなる。こうして半導体チップ１の変形
量が大きくなると、その分だけ半導体チップ１とプリン
ト基板３の変形格差が小さくなるため、バンプ２にかか
る熱応力が緩和される。
って各構成部分に熱膨張が生じた場合に、半導体チップ
１よりも応力緩和プレート５の方が大きく変形しようと
するため、その変形しようとする力が接着剤４を介して
半導体チップ１に加えられ、実際よりも半導体チップ１
の変形量は大きくなる。こうして半導体チップ１の変形
量が大きくなると、その分だけ半導体チップ１とプリン
ト基板３の変形格差が小さくなるため、バンプ２にかか
る熱応力が緩和される。
【００１３】
【発明の効果】以上、説明したように本発明の半導体チ
ップの実装構造によれば、応力緩和プレート側の変形し
ようとする力が半導体チップに加えられることで、半導
体チップとプリント基板の変形格差が小さくなり、バン
プにかかる熱応力が緩和される。これにより温度変化に
伴うバンプの破壊が起こりにくくなり、長期にわたる使
用や設置場所の温度環境に対する製品の信頼性向上が期
待できる。
ップの実装構造によれば、応力緩和プレート側の変形し
ようとする力が半導体チップに加えられることで、半導
体チップとプリント基板の変形格差が小さくなり、バン
プにかかる熱応力が緩和される。これにより温度変化に
伴うバンプの破壊が起こりにくくなり、長期にわたる使
用や設置場所の温度環境に対する製品の信頼性向上が期
待できる。
【図１】本発明に係わる半導体チップの実装構造を示す
側面概略図である。
側面概略図である。
【図２】従来の半導体チップの実装構造を示す側面概略
図である。
図である。
１ 半導体チップ ２ バンプ ３ プリント基板
Claims (2)
- 【請求項１】 表面にバンプが形成された半導体チップ
を前記バンプを介してプリント基板上に実装したもので
あって、 前記半導体チップの裏面に少なくとも該半導体チップよ
りも熱膨張係数が大きい応力緩和プレートを貼り付けた
ことを特徴とする半導体チップの実装構造。 - 【請求項２】 前記応力緩和プレートの熱膨張係数が前
記プリント基板とほぼ同じであることを特徴とする請求
項１記載の半導体チップの実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2054893A JPH06216194A (ja) | 1993-01-12 | 1993-01-12 | 半導体チップの実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2054893A JPH06216194A (ja) | 1993-01-12 | 1993-01-12 | 半導体チップの実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06216194A true JPH06216194A (ja) | 1994-08-05 |
Family
ID=12030210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2054893A Pending JPH06216194A (ja) | 1993-01-12 | 1993-01-12 | 半導体チップの実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06216194A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002270634A (ja) * | 2001-03-08 | 2002-09-20 | Rohm Co Ltd | 半導体装置 |
| JP2007318182A (ja) * | 2007-09-03 | 2007-12-06 | Rohm Co Ltd | 半導体装置 |
| KR100830787B1 (ko) * | 2000-03-28 | 2008-05-20 | 로무 가부시키가이샤 | 반도체장치 |
| JP2011044755A (ja) * | 2010-12-03 | 2011-03-03 | Rohm Co Ltd | 半導体装置 |
| JP2020184703A (ja) * | 2019-05-08 | 2020-11-12 | 太陽誘電株式会社 | 弾性波デバイス、フィルタおよびマルチプレクサ |
-
1993
- 1993-01-12 JP JP2054893A patent/JPH06216194A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100830787B1 (ko) * | 2000-03-28 | 2008-05-20 | 로무 가부시키가이샤 | 반도체장치 |
| JP2002270634A (ja) * | 2001-03-08 | 2002-09-20 | Rohm Co Ltd | 半導体装置 |
| JP2007318182A (ja) * | 2007-09-03 | 2007-12-06 | Rohm Co Ltd | 半導体装置 |
| JP2011044755A (ja) * | 2010-12-03 | 2011-03-03 | Rohm Co Ltd | 半導体装置 |
| JP2020184703A (ja) * | 2019-05-08 | 2020-11-12 | 太陽誘電株式会社 | 弾性波デバイス、フィルタおよびマルチプレクサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5936304A (en) | C4 package die backside coating | |
| US5851845A (en) | Process for packaging a semiconductor die using dicing and testing | |
| US5801072A (en) | Method of packaging integrated circuits | |
| JP2596960B2 (ja) | 接続構造 | |
| US6461890B1 (en) | Structure of semiconductor chip suitable for chip-on-board system and methods of fabricating and mounting the same | |
| EP0368743A3 (en) | High performance integrated circuit chip package and method of making same | |
| KR930024140A (ko) | 반도체장치 및 그 제조방법 | |
| US5349233A (en) | Lead frame and semiconductor module using the same having first and second islands and three distinct pluralities of leads and semiconductor module using the lead frame | |
| US8143721B2 (en) | Package substrate dynamic pressure structure | |
| JPH06216194A (ja) | 半導体チップの実装構造 | |
| JP2000294721A (ja) | 半導体チップ実装構造 | |
| US11211262B2 (en) | Electronic apparatus having inter-chip stiffener | |
| JP2009099709A (ja) | 半導体装置 | |
| JPS59219942A (ja) | チツプキヤリア | |
| JP2847949B2 (ja) | 半導体装置 | |
| JPS6360533B2 (ja) | ||
| JP2785722B2 (ja) | 樹脂封止型半導体装置 | |
| JP3918301B2 (ja) | 半導体圧力センサ | |
| JPS60100443A (ja) | 半導体装置の実装構造 | |
| JP2586423B2 (ja) | 混成集積回路 | |
| JPH0685005A (ja) | 半導体チップの実装構造 | |
| JPH05136303A (ja) | 電子デバイス用ヒートシンク | |
| JP3031330B2 (ja) | セラミック・パッケージ | |
| JPH0536861A (ja) | 半導体デバイス | |
| JPH06196614A (ja) | リードフレーム |