[go: up one dir, main page]

JPS63127531A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS63127531A
JPS63127531A JP27344486A JP27344486A JPS63127531A JP S63127531 A JPS63127531 A JP S63127531A JP 27344486 A JP27344486 A JP 27344486A JP 27344486 A JP27344486 A JP 27344486A JP S63127531 A JPS63127531 A JP S63127531A
Authority
JP
Japan
Prior art keywords
manufacturing
semiconductor device
semiconductor substrate
protective film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27344486A
Other languages
English (en)
Inventor
Shigeru Tsuda
津田　茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP27344486A priority Critical patent/JPS63127531A/ja
Publication of JPS63127531A publication Critical patent/JPS63127531A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【発明の属する技術分野】
本発明は、半導体基板の厚さ調整などのために平面研削
された一面に電極を形成する半導体装置の製造方法に関
する。
【従来技術とその問題点】
単結晶棒から切り出された半導体基板の厚さ調整のため
、あるいは−導電形の層の上に他面側の逆導電形層形成
のための不純物拡散時に生じた他導電形の層の除去のた
めに、半導体基板の一面をロータリーサーフェスグライ
ンダ等を用いて平面研削することが行われる。この場合
、研削によって表面層に生ずる結晶欠陥が問題となる半
導体装置においては、結晶欠陥を取り除く目的で熱処理
あるいは化学研磨をする必要がある。しかし、熱処理に
ついては、高温処理が既に基板内に形成された層構造に
影響を及ぼす直があるため適用に制限があり、また化学
研磨は、表面が鏡面化するため後工程で被着される金属
電極との密着力が弱くなるという欠点があった。さらに
化学研磨では、研磨しない表面を覆う保護膜が耐強酸性
でなければならないという制約があった。
【発明の目的】
本発明は、上述の欠点を除き、平面研削時に発生した表
面層結晶欠陥を高温にさらすことなく、鏡面化すること
なく取除き、後工程で被着される電極との密着性のよい
表面を容易に形成できる半導体装置の製造方法を提供す
ることを目的とする。
【発明の要点】
本発明は、半導体基板の一面を平面研削後、その面をガ
スエツチングして上記の目的を達成するものである。
【発明の実施例】
先ず、厚さを調整すべき半導体基板の一面に表面保護膜
を塗布し、ロータリーサーフェスグラインダにより保護
膜を塗布しない他面を研削し、所定の厚さにする０次い
で基板を洗浄、乾燥したのち、反応槽に入れ、フレオン
（ＣＦ、）と酸素（０，）の混合ガスを用いて露出した
研削面をプラズマエツチングする。そして表面保護膜を
除去する０反応ガスとしてはＣＦ、単独あるいはＳＦ、
ガスを用いることもできる。またプラズマエツチングの
代わりにスパフタエッチング、イオンビームエツチング
を適用することもできる０表面保護膜としては化学研磨
の場合のような耐強酸性の膜は必要なく、例えばフォト
レジスト等を用いることができる。
【発明の効果】
本発明によれば、半導体基板の一面研削後の表面層欠陥
をガスエツチングにより除去することにより、粗面が得
られ、電極形成時の半導体基板と電極との密着力が向上
し、電極接触抵抗が減少してダイオード、トランジスタ
等の順方向損失を低減させることができる。また表面欠
陥除去のために熱を加えないので、層借造に影響を及ぼ
ず二がなく、非エツチング面の表面保護膜も耐強酸性の
必要がないので、極めて容易に表面欠陥層の除去が可能
になる。

Claims (1)

    【特許請求の範囲】
  1. １）平面研削された半導体基板の面に電極が被着される
    半導体装置の製造方法において、平面研削後研削面をガ
    スエッチングすることを特徴とする半導体装置の製造方
    法。
JP27344486A 1986-11-17 1986-11-17 半導体装置の製造方法 Pending JPS63127531A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27344486A JPS63127531A (ja) 1986-11-17 1986-11-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27344486A JPS63127531A (ja) 1986-11-17 1986-11-17 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS63127531A true JPS63127531A (ja) 1988-05-31

Family

ID=17527995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27344486A Pending JPS63127531A (ja) 1986-11-17 1986-11-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS63127531A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09293909A (ja) * 1996-02-26 1997-11-11 Matsushita Electric Works Ltd 熱電モジュール及びその製造方法
EP1538663A2 (en) * 2003-12-02 2005-06-08 Tokyo Seimitsu Co.,Ltd. Wafer backside processing method and corresponding processing apparatus
JP2006253366A (ja) * 2005-03-10 2006-09-21 Matsushita Electric Ind Co Ltd 半導体装置製造方法
JP2007129032A (ja) * 2005-11-02 2007-05-24 Shin Etsu Polymer Co Ltd 半導体ウェーハの処理用治具及び半導体ウェーハの処理方法
DE10108388B4 (de) * 2000-03-13 2010-02-18 Disco Corp. Halbleiterwafer-Bearbeitungsvorrichtung und Verfahren zum Dünnermachen eines Halbleiterwafers

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09293909A (ja) * 1996-02-26 1997-11-11 Matsushita Electric Works Ltd 熱電モジュール及びその製造方法
DE10108388B4 (de) * 2000-03-13 2010-02-18 Disco Corp. Halbleiterwafer-Bearbeitungsvorrichtung und Verfahren zum Dünnermachen eines Halbleiterwafers
EP1538663A2 (en) * 2003-12-02 2005-06-08 Tokyo Seimitsu Co.,Ltd. Wafer backside processing method and corresponding processing apparatus
EP1538663A3 (en) * 2003-12-02 2006-05-24 Tokyo Seimitsu Co.,Ltd. Wafer backside processing method and corresponding processing apparatus
JP2006253366A (ja) * 2005-03-10 2006-09-21 Matsushita Electric Ind Co Ltd 半導体装置製造方法
JP2007129032A (ja) * 2005-11-02 2007-05-24 Shin Etsu Polymer Co Ltd 半導体ウェーハの処理用治具及び半導体ウェーハの処理方法

Similar Documents

Publication Publication Date Title
KR19980703246A (ko) 실리콘 절연체 웨이퍼의 제조를 위한 싱글-에치 스톱 공정
JPS63117423A (ja) 二酸化シリコンのエツチング方法
JPS63127531A (ja) 半導体装置の製造方法
JPS62272541A (ja) 半導体基板の表面処理方法
US4040893A (en) Method of selective etching of materials utilizing masks of binary silicate glasses
JPS62132324A (ja) ウエハ−の面取り研削ダメ−ジ層の除去方法および除去用治具
JPH05109677A (ja) Ｓｏｉ基板の製造方法
JPH05275394A (ja) 半導体装置を製造する方法およびそれによって製造された半導体装置
JPH0389519A (ja) 半導体基板の製法
JPS59149060A (ja) 薄膜トランジスタの製造方法
JPS6293950A (ja) ウエハの製造方法
JPH0410739B2 (ja)
JPS62106629A (ja) 半導体装置の製造方法
JPS6043829A (ja) ドライエッチング方法
JPS594117A (ja) 半導体装置の製造方法
JPS59178732A (ja) 半導体装置の製造方法
JPS58113375A (ja) ドライエツチング方法
JPH0670994B2 (ja) 半導体基板のエッチング方法
JPH01243426A (ja) レジスト膜のエツチング方法
JPS63312645A (ja) 半導体装置の製造方法
JPH04124823A (ja) 半導体ウエハの製造方法
JPS60250635A (ja) 絶縁膜の形成方法
JPH03268325A (ja) 半導体装置
JPH06140411A (ja) 半導体装置用シリコン基板
JPH02222145A (ja) 半導体装置の洗浄方法