JPS63109673A

JPS63109673A - 電荷結合撮像装置

Info

Publication number: JPS63109673A
Application number: JP61255475A
Authority: JP
Inventors: Masahiro Daiho; 大保　雅浩
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1986-10-27
Filing date: 1986-10-27
Publication date: 1988-05-14

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は順次走査信号を出力とする電荷結合撮像装置に
関する。

（従来の技＃Ｉ）現行のテレビジョン標準方式に用いられているインター
レース走査方式に於ては、漂木化によって生ずる側帯波
成分を視覚のＭＴＦ特性から有効に除去できないために
インターラインフリッカ−と呼ばれる画質妨害が生じる
。そのため、近年、画像の高品質化の要求からインター
ラインフリッカ−が生じない順次走査方式への要求が高
まりつつある。しかし、現行のインターレース走査に対
応した電荷結合撮像素子（以後、ＣＣＤ撮像素子と呼ぶ
）自体の読み出し順序を順次走査方式に換えるのはデバ
イス構造上不可能である。このため、従来、ＣＣＤ撮像
素子から得られるインターレース走査回分をフィールド
メモリ等を用いて走査変換することで順次走査信号を得
ていた。

第１０図にこの走査変換を実現するための装置の一例を
示す、同図に於て、１０１はインターライン転送方式〇
ＣＤ撮像素子であり、光電変換素子群１０２、垂直シフ
トレジスタ１０３、垂直シフトレジスタ１０３の一端に
電気的に結合した水平シフトレジスタ１０４と、この水
平シフトレジスタ１０４からの信号電荷を検出する出力
回路１０５とから構成きれている。ここで、光電変換素
子群１０２は奇数番目の行（０１）、（０２）の光電変
換素子群と偶数番目の行（Ｅｌ）、（Ｅ２）の光電変換
素子群に分けられる。　ＣＣＤ撮像素子１０１からの映
像信号はＡＩＤ変換器１０６によりディジタル信号に変
換きれ、フィールドメモリ１０７と時間軸変換部１０８
に同時に入力移れる。モして、時間軸変換部に於て、ラ
インメモリ１１５〜１１８とスイッチ１１０〜１１４の
操作によって、時間軸方向に２倍の比率で圧縮された順
次走査信号に変換される。さらにその出力信号はＤ／Ａ
変換器１０９によりアナログ映像信号に変換される。

次に、この走査変換装置の動作を第１１図のタイムチャ
ートを用いて説明する。　ＣＣＤ撮像素子１０１からは
、第１フイールドに奇数番目の行（０１）。

（０２）に対応した映像信号■、■が出力きれた後、第
２フイールドでは、偶数番目の行（Ｅｌ）、（Ｅ２）に
対応した映像信号■′　、■゛が出力される（０点の信
号）、この偶数番目の行（Ｅｌ）、（Ｅ２）の映像信号
■′　、■゛はフィールドメモリ１０７に蓄積きれると
同時に、直接、時間軸変換部１０８のラインメモリ１１
５　、１１６に交互に入力される。これと同時に、フィ
ールドメモリ１０７からは、１フイールドの期間遅延さ
れた奇数番目の行（０１）、（０２）の映像信号■、■
が出力され、ラインメモリ１１７，１１８に交互入力さ
れる（０点の信号）。時間軸変換部１０Ｂではスイッチ
１１２〜１１４の切り換えによって、奇数番目の行（Ｏ
ｆ）、（０２）の信号■、■と偶数番目の行（Ｅｌ）、
（Ｅ２）の信号■°　、■゛を行の順番、すなわち、■
、■′　、■、■゛の順序に並び換えると同時に、時間
軸方向に２倍の比率で圧縮する０以上の動作を連続的に
繰り返すことによりフレーム周波数６０Ｈｚの順次走査
信号が得られる。

（発明が解決しようとする問題点）上述したように、従来の技術では、フィールドメモリ、
ラインメモリ、Ａ／Ｄ　、Ｄ／Ａ変換器等を必要とし回
路規模が増大する。また、装置自体も大型化する。さら
に、ＣＣＤ１像素子はフレーム蓄積モードに於ては、光
電変換時間が１／３０秒であり、第１フイールドと第２
フイールドとで光電変換時間が１／６０秒ずれている。

このため、励画像に於て解像度劣化が生じる。

本発明は、これらの問題点を改善したもので、その目的
とするところは現行のＣＣＤ１像素子２個と比較的簡単
な構成の回路を用いて、蓄積時間１７６０秒の順次走査
信号が得られる電荷結合撮像装置を提供することにある
。

（問題点を解決するための手段）本発明によれば、半導体基板上にマトリックス状に配置
妨れた光電変換素子群と、該光電変換素子群の列方向に
対応して配置された双方向に転送可能な複数列の垂直レ
ジスタ群と、該垂直レジスタ群の一端に電気的に結合き
れた水平シフトレジスタと、該水平シフトレジスタの一
端に接続された出力回路と、前記垂直シフトレジスタ群
の他の一端に設けられたドレイン部とで構成された第１
と第２の電荷結合撮像素子が、一つの光学像から分離さ
れた２つの光学像の結像面上にそれぞれ配置してあり、
水平有効映像期間の半分の期間内に前記第１の電荷結合
撮像素子は奇数番目の走査線に対応した第１の映像信号
を順次読み出し、同時に前記第２の電荷結合撮像素子は
、偶数番目の走査線に対応した第２の映像信号を順次読
み出し、その都度前記第１と第２の映像信号を切り換え
手段により切り換えて出力映像信号となし、かかるのち
、垂直ブランキング期間中に前記第１の電荷結合素子の
偶数番目の走査線に対応した前記光電変換素子と前記第
２の電荷結合撮像素子の奇数番目の走査線に対応した前
記光電変換素子とは蓄積された不要電荷を前記ドレイン
部へ高速に転送して掃き出すことを特徴とする電荷結合
撮像装置が得られる。

（作用）本発明では、奇数番目の走査線、及び偶数番目の走査線
に対応する映像信号の撮像を、それぞれ別々の現行のＣ
ＣＤ撮像索子に分担させ、それらの出力信号を多重化す
ることによって、外部の大規模な信号処理回路を必要と
せず、比較的簡単な構成の回路で順次走査信号を得るこ
とができる。

また、本発明によれば、１７６０秒間同時蓄積きれた映
像信号が得られるので、動画像に対する解像度劣化を軽
ｇきせることも可能となる。

（実施例）以下、本発明の実施例について区画を参照して説明する
。これから４つの実施例について述べるが、その前に第
１図に実施例の光学的な配置を示す０本実施例では、レ
ンズ１０を通して入射きれる光学像がミラー１１　、１
２などによって二つに分離され、それぞれの結像面上に
、同型のフレーム蓄積モード・インターライン転送方式
ＣＣＤ撮像索子１３゜１４が配置きれている。　ＣＣＤ
撮像素子１３．１４からの映像信号は、切り換えスイッ
チ１５により、水平有効映像期間の半分の周期ごとに交
互に切り換えられ、順次走査信号として出力される。以
後、ＣＣＤ撮像素子１３．１４をそれぞれＣＣＤ１．　
ＣＣＤ２と呼ぶことにする。

第２図に第１の実施例の構成を示す０本実施例ではミラ
ー操作により分１１れた光学面上の全く同じ位置にＣＣ
Ｄ撮像素子ＣＣＤＩ　、　ＣＣＤ２が配置されている。

おのおののＣＣＤ撮像素子ＣＣＤＩ　、　ＣＣＤ２の垂
直シフトレジスタの駆動は４相パルスによって行なわれ
る。同図に於て、φｖＩ−ｄ）ｑａはＣＣＤＩの垂直シ
フトレジスタの転送パルスを示し、（ＭＹ！＊φＶ、は
奇数番目の走査線２３に、４Ｖｉ＋ｊＶｔは偶数番目の
走査線２２に対する。そして、奇数番目の走査線２３、
及び偶数番目の走査８２２に対応する光電変換素子群で
光電変換きれた信号電荷は、それぞれφＶ　！　Ｉ　ｄ
）　Ｖ　ａに読み出しパルスを印加することにより、垂
直シフトレジスタ群に読み出されるものとする。

また、（ｉｓ’　Ｖ　ｌ−４”　Ｖ　ａはＣＣＤ２の垂
直シフトレジスタの転送パルスを示し、φＶ　！　ｌ　
（！Ｓ’　ｖｓは奇数番目の走査線２５　＋　ｄ’　ｖ
　ａ　ｅ　ｔＡ’　ｖ　Ｉは偶数番目の走査線２４に対
応する。そして、奇数番目の走査！！２５、及び偶数番
目の走査線２４で光電変換された信号電荷は、それぞれ
−Ｙ　＊　＊　ｄ’　Ｖ　４に読み出しパルスを印加す
ることにより、垂直シフトレジスタ群に読み出されるも
のとする。２０　、２１はドレイン部、２６゜２７は水
平シフトレジスタ、３０．３１は出力回路、２８　、２
９はそれぞれ水平垂直シフトレジスタのドライバを示す
。

次に、本実施例に於る動作を、第３図のタイムチャート
を用いて説明する。まず、垂直ブランキング期間Ｔ、の
時刻上、に於て、垂直転送パルスφＶ　ａ　＊　（６”
Ｉ　＊に読み出しパルスがＩｎされるため、ＣＣＤＩの
偶数番目の走査線２３に対応する光電変換素子群、及び
ＣＣＤ２の奇数番目の走査線２５に対応する光電変換素
子群に蓄積されていた画像情報には用いられない不要な
電荷（以後、不要電荷と記す）は、それぞれの垂直シフ
トレジスタ群に読み出され、続く高速掃き出し期間Ｔｌ
ＩＤ中に垂直シフトレジスタ群中を上側に向かって高速
転送され、ドレイン部２０　、２１へと掃き出される１
次いで、垂直ブランキング期間Ｔ、の終わりの時刻上、
に、今度は垂直転送パルスφＶ　ｘ　ｔ　ｄ’　Ｖ　ａ
に読み出しパルスが重畳きれ、ＣＣＤＩの奇数番目の走
査線２２に対応した光電変換素子群、及びＣＣＤ２の偶
数番目の走査線２５に対応した光電変換素子群に蓄積さ
れていた信号電荷がそれぞれの垂直シフトレジスタ群に
読み出される。そして、次に垂直シフトレジスタに証み
出された信号電荷は垂直有効映像期間Ｉｖ中に走査線ご
とに水平シフトレジスタ２６　、２７に転送されるわけ
だが、ＣＣＤＩの信号電荷はＣＣＤ２の信号電荷が１／
２転送段転送される期間ＩＳＴの間、垂直シフトレジス
タに蓄積され、その後、ＣＣＤ２の信号電荷とＣＣＤ１
の信号電荷が一緒に水平シフトレジスタ２６に転送され
ることになる。そして、次に水平有効映像期間Ｔ工の前
半の期間でＣＣＤＩの奇数番目の走査線２３に対応する
信号電荷が水平シフトレジスタ２６と出力回路３０を介
して時系列映像信号（■の信号）として外部へ出力きれ
る。統く水平有効映像期間ＴＨの後半の期間では、ＣＣ
Ｄ２の偶数番目の走査線２４に対応する信号電荷が水平
シフトレジスタ２７と出力回路３１を介して時系列映像
信号（■の信号）として外部へ出力される。

ここで、水平シフトレジスタ２６及び２７では、走査線
１木分の転送を水平有効映像期間の半分の期間で完了さ
せねばならない。このなめ、水平シフトレジスタの転送
周波数は、インターレース走査時の２倍としなければな
らない。例えば、現在、製品化されている３８４Ｘ　４
９０画像ＣＣＤ撮像素子の場合、水平転送りロックは７
　Ｍ）Ｉｚであるが、本実施例に用いる場合には１４Ｍ
Ｈｚとしなければならない。

最後に上記の２つの時系列映像信号（■の信号、■の信
号）をスイッチ１５の操作によって多重化して、順次走
査信号（０の信号）が得られる。

本実施例では、ＣＣＤＩの垂直転送パルスφＶｌ〜ｔｖ
ａとＣＣＤ２の垂直転送パルス４’　ｖ　１〜４’　Ｖ
　４は全て異なり、垂直シフトレジスタのドライバ２９
は８行類の垂直転送パルスを作り出す必要がある。

第４図に第２の実施例の構成を示す。本実施例の光学像
とＣＣＤ撮像素子の位置関係は、第１の実施例の場合と
同じである。さらに４１はディレィラインを示し、第２
図と同一番号の構成要素、及び≠Ｖ、〜４ｖ４．≠Ｖ＋
〜−Ｔｖ４の示す意味は第１の実施例の場合と同じであ
る。第１の実施例と異なる点はディレィライン４１を有
する点である。

本実施例の動作を第５図のタイムチャートを用いて説明
する。

垂直ブランキング期間Ｔ、の時刻上１に於て、垂直転送
パルスφｖ４．φＶｔに読み出しパルスが重畳され、Ｃ
ＣＤＩの偶数番目の走査線２２に対応する光電変換素子
群、及びＣＣＤ２の奇数番目の走査線２５に対応する光
電変換素子群に蓄積きれていた不要電荷がそれぞれ垂直
シフトレジスタ群へ読み出され、続く高速掃き出し期間
ＴＭＤ中に、ドレイン部２０　、２１へ高速転送され掃
き出される。次いで、垂直ブランキング期間工、の終わ
りの時刻上、に垂直転送パルス＜６　Ｖ！ｔφＶａに読
み出しパルスが重畳きれ、ＣＣＤＩの奇数番目の走査線
２３に対応する光電変換素子群、及びＣＣＤ２の偶数番
目の走査線２５に対応する光電変換素子群に蓄積きれた
信号電荷が、それぞれ垂直シフトレジスタ群へ読み出さ
れる。

そして、水平有効映像期間Ｔ８の半分の期間でＣＣＤＩ
の奇数番目の走査線２３に対応する信号電荷、及びＣＣ
Ｄ２の偶数番目の走査線２４に対応する信号電荷は、そ
れぞれ水平シフトレジスタ２６　、２７及び出力回路３
０．３１を介して同時に時系列映像信号（■の信号、■
の信号）として出力される。なお、この時の水平シフト
レジスタ２６　、２７の転送周波数は第１の実施例の場
合と同じである。次に、ディレィライン４１によって、
ＣＣＤ１の出力信号（■の信号）を水平有効映像期間Ｔ
□の半分の期間遅延許せ、ＣＣＤ２の出力信号（■の信
号と）スイッチ１５の操作によって多重化して、順次走
査信号（■の信号）が得られる。

なお、この実施例の特徴はＣＣＤＩとＣＣＤ２の垂直転
送パルスが共用できることである。つまり、φｖ４とｄ
’Ｖ１＋≠７．とφ′Ｖ８．φ。とφ′ｖ４．φｖ３と
一′７．はそれぞれ同一パルスでよい。よって、ドライ
バ２９は４種類の垂直転送パルスのみを作り出せばよく
、第１の実施例に比べ回路の構成が簡単になる。

第６図に第３の実施例の構成を示す。本実施例に於て、
ＣＣＤ２は光学像に対し、垂直方向に１画素分ずらせて
配置されている。同図において第２図と同一番号の構成
要素、及びφ、□〜ｄＪ　Ｙ４　ｙ　　（Ｉｓ’　Ｖ、
〜φＶ４の示す意味は第１の実施例の場合と同じである
。

本実施例の動作を第７図のタイムチャートを用いて説明
する。

垂直ブランキング期間Ｔおの時刻上１に於て、垂直転送
パルス≠Ｖ４．＜６’Ｙ□、に読み出しパルスが重畳さ
れ、ＣＣＤＩの偶数番目の走査線２２に対応する光電変
換素子群、及びＣＣＤ２の偶数番目の走査線２４に対応
する光電変換素子群に蓄積されていた不要電荷がそれぞ
れ垂直シフトレジスフ群へ読み出きれ、続く高速掃き出
し期間Ｔ）ＬＤ中ドレイン部２０゜２１へ高速転送きれ
掃き出される。次いで、垂直ブランキング期間Ｔｍの終
わりの時刻Ｐ、に垂直転送パルスφＶ’！　ｒ　ｄ）’
　Ｖｌ　＋に読み出しパルスが重Ｉ＃、キれ、ＣＣＤＩ
の奇数番目の走査線２３に対応する光電変換素子群、及
びＣＣＤ２の奇数番目の走査線２５に対応する光電変換
素子群に蓄積きれていた信号電荷がそれぞれ垂直シフト
レジスタ群へ読み出される。

そして、水平有効映像期間ＴＭの前半の期間でＣＣＤＩ
の奇数番目の走査線２３に対応する信号電荷が、水平シ
フトレジスタ２６と出力回路３０を介して時系列映像信
号（■の信号）として外部へ出力される。

読く水平有効映像期間’Ｉ）Ｉの後半の期間では、ＣＣ
Ｄ２の奇数番目の走査線２５に対応する信号電荷が、水
平シフトレジスタ２７と出力回路３１を介して時系列映
像信号（＠の信号）として外部へ出力きれる。

この時の水平シフトレジスタ２６　、２７の転送周波数
は、第１の実施例の場合と同じである。そして、最後に
上記の２つの時系列映像信号（０の信号。

のの信号）をスイッチ１５の操作によって多重化して、
順次走査信号（０の信号）が得られる。

なお、本実施例の特徴は、ＣＣＤＩとＣＣＤ２の垂直転
送パルスが共用できることである。つまり、φ７゜とφ
′７８．φ７．とφ′７０．φ７．〜（ｌｒ’ｖｓｒφ
ｖ４〜≠ｖａはそれぞれ同一パルスで良い。よって、ド
ライバ２９は４種類の垂直転送パルスのみを作り出せば
よく、また、ディレィラインも必要としないので第２の
実施例よりも、さらに回路構成が簡単になる。

第８図に第４の実施例の構成を示す０本実施例の光学像
とＣＣＤｗＬ像素子の光素子位置関係は第３の実施例の
場合と同じである。同図に於て第２図と同一番号の構成
要素、及びφｖＩ””　’ｉ６　Ｙ４　＋　＜６’　ｌ
／Ｉ〜φ１４の示す意味は第１の実施例の場合と同じで
ある。

本実施例の動作を第９図のタイムチャートを用いて説明
する。

垂直ブランキング期間Ｔ、の時刻ｐ、に於て、垂直転送
パルスｄＶ４ｔ≠Ｖ４に読み出しパルスが重畳され、Ｃ
ＣＤＩの偶数番目の走査線２２に対応する光電変換素子
群、及びＣＣＤ２の偶数番目の走査線２４に対応する光
電変換素子群に蓄積されていた不要電荷がそれぞれ垂直
レジスタ群へ読み出され、統く高速掃き出し期間Ｔｓｔ
ｏ中ドレイド９１２部、　２１へ高速転送きれ掃き出さ
れる。次いで、垂直ブランキング期間Ｔ、の終わりの時
刻Ｐ、に垂直転送パルスφｖ、。

≠’ｖｘに読み出しパルスが重畳され、ＣＣＤＩの奇数
番目の走査線２３に対応する光電変換素子群、及びＣＣ
Ｄ２の奇数番目の走査線２５に対応する光電変換素子群
に蓄積されていた信号電荷がそれぞれの垂直シフトレジ
スタ群へ読み出きれる。そして、次に水平有効映像期間
ＴＩの前半の期間でＣＣＤＩの奇数番目の走査線２３に
対応する信号電荷、及びＣＣＤ２の奇数番目の走査８２
５に対応する信号電荷はそれぞれ水平シフトレジスタ２
６　、２７及び出力回路３０　、３１を介して同時に時
系列映像信号（■の信号、■の信号）として出力される
。なお、この時の水平シフトレジスタ２６　、２７の転
送周波数は第１の実施例の場合と同じである。

次に、ディレィライン４１によって、ＣＣＤ２の出力信
号（■の信号）を水平有効映像期間Ｔｏの半分の期間遅
延させ、ＣＣＤＩの出力信号（■の信号）とスイッチ１
５の操作によって多重化して、順次走査信号（０の信号
）が得られる。

この実施例の特徴は、ＣＣＤ１とＣＣＤ２の垂直転送パ
ルスが共用できることである。つまり、φｖｌと一゛□
、φ７．とφ′Ｖ□、φＶ、とφ゛７８．φｖ４とφＹ
４はそれぞれ同一の同一パルスでよい。よって、ドライ
バ２９は４１ｉ類の垂直転送パルスのみを作り出せばよ
い。但し、ディレィライン８１を必要とする。

（発明の効果）以上述べたように、本発明の電荷結合撮像装置によると
奇数番目の走査線及び偶数番目の走査線に対応する映像
信号の撮像を、それぞれ別々のＣＣＤ撮像素子に分担さ
せ、その出力信号を多重化きせることにより、比較的簡
単な構成の回路で、外部の大規模な信号処理を要さず、
直接順次走査信号を得ることができる。

また、この順次走査の映像信号により、動画像に対し解
像度劣化が少なく、かつ、インターラインフリッカ−の
生じない高品質な画像を得ることができる。

【図面の簡単な説明】

第１図は本発明の各実施例に於ける光学的配置を示す図
、第２図は本発明の第１の実施例の構成図、第３図はそ
の第１の実施例の各部信号のタイムチャート、第４図は
本発明の第２の実施例の構成図、第５５！Ａはその第２
の実施例の各部信号のタイムチャート、第６図は本発明
の第３の実施例の構成図、第７図はその第３の実施例の
各部信号のタイムチャート、第８図は本発明の第４の実
施例の構成図、第９図はその第４の実施例の各部信号の
タイムチルート、第１０図は従来例の構成図、第１１図
はその従来例の各部信号のタイムチルートである。１０・・・レンズ、１１　、１２・・・ミラー、１３　
、１４　、１０１・・・ＣＣＤ撮像素子、１５　、１１
０〜１１４・・・スイッチ、２０．２１・・・ドレイン
部、２６，２７，１０４・・・水平シフトレジスタ、３
０　、３１　、１０５・・・出力回路、２８・・・水平
シフトレジスタのドライバ、２９・・・垂直シフトレジ
スタのドライバ、４１．８１・・・ディレィライン、１
０６・・・Ａ／Ｄ変換器、１０７・・・フィールドメモ
リ、１０８・・・時間軸変換部、１０９・・・Ｄ／Ａ変
換器、１１５〜１１８・・・ラインメモリ。

Claims

【特許請求の範囲】

半導体基板上にマトリックス状に配置された光電変換素
子群と、該光電変換素子群の列方向に対応して配置され
た双方向に転送可能な複数列の垂直レジスタ群と、該垂
直レジスタ群の一端に電気的に結合された水平シフトレ
ジスタと、該水平シフトレジスタの一端に接続された出
力回路と、前記垂直シフトレジスタ群の他の一端に設け
られたドレイン部とでそれぞれなる第１と第２の電荷結
合撮像素子が、一つの光学像から分離された２つの光学
像の結像面上にそれぞれ配置してあり、水平有効映像期
間の半分の期間内に前記第１の電荷結合撮像素子は奇数
番目の走査線に対応した第１の映像信号を順次読み出し
、同時に前記第２の電荷結合撮像素子は偶数番目の走査
線に対応した第２の映像信号を順次読み出し、その都度
前記第１と第２の映像信号を切り換え手段により切り換
えて出力映像信号となし、かかるのち、垂直ブランキン
グ期間中に前記第１の電荷結合素子の偶数番目の走査線
に対応した前記光電変換素子と前記第２の電荷結合撮像
素子の奇数番目の走査線に対応した前記光電変換素子と
は蓄積された不要電荷を前記ドレイン部へ高速に転送し
て掃き出すことを特徴とする電荷結合撮像装置。