JPS6253512A - パルス出力装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し産業上の利用分野コ 本発明は、パルス出力装置に係わり、特に高周波領域に
おいても出力振幅およびオフセット電圧の変化幅を大き
くできるパルス出力装置に関する。

［従来の技術］ 近年、ＰＣＭ（パルス符号変調）通信におけるデータ情
報量のＧ〈ギガ）ビット化、ＱａＡＳを用いた論理集積
回路、超高速書込み読出しできるＲＡＭ　（ランダム・
アクセス・メモリ）等の研究開発が進められている。こ
のような超高速でデジタル動作する半導体素子又は装置
の動作試験をするためのパルス波形状の試験用信号を出
力する装置が必要である。

この試験用信号は周波数及びデータの種類を種々に変化
できることは勿論のこと、被試験物としての半導体素子
又はこれ等を組込んだ装置の入力振幅およびスレッショ
ールド電圧の余裕度を調べるために、前記試験用信号の
パルス振幅およびオフセット電圧が任意に可変できるこ
とが必要不可欠となる。

従来このような試験用のパルス信号を出力するパルス出
力８置としては、第２図に示すように、一対のトランジ
スタ１ａ、１ｂのエミッタ（ＦＥＴの場合はソース）を
互いに接続し、非飽和領域でスイッチング動作ささせる
差動論理回路２が広く使用されている。

すなわち、この差動論理回路２を構成する一対のトラン
ジスタ１ａ、ｉｂのエミッタは共通して定電流回路３に
接続されており、各コレクタはそれぞれ負荷抵抗４ａ、
４ｂを介して接続されオフセット制御回路５に接続され
ている。また、各トランジスタ１ａ、１ｂのベースには
図示するように極性が互いに異なるパルス信号が入力さ
れる入力端子６ａ、６ｂに接続され、トランジスタ１ｂ
のコレクタは出力パルス信号が取出される出力端子７に
接続されている。また、定電流回路３を構成する電流制
限用のトランジスタ３ａのベースは前記出力パルス信号
の振幅を制御する振幅制御信号が入力される入力端子８
に接続されている。さらに、オフセット制御回路５を構
成する差動増幅器５ａの入力端子は抵抗５ｂを介して出
力パルス信号のオフセット電圧を制御するオフセット制
御信号の入力端子９に接続されている。

このように構成されたパルス出力装置において、出力端
子７から出力される出力パルス信号の振幅は、入力端子
８から入力された振幅制御信号にて制御される定電流回
路３によって定まるエミッタ電流値ＩＥとトランジスタ
１ｂの負荷抵抗４ｂの抵抗１１ｉＲ＋どの積（ＩＥＲ４
）となる。したがって、振幅制御信号を変化させること
によって所望の振幅値を得ることが可能である。

また、オフセット制御回路５は入力端子９から入力され
たオフセット制御信号に対応したオフセット電圧を出力
し、負荷抵抗４ａ、４ｂに印加するので、出力端子７か
ら出力される出力パルス信号のオフセット電圧は、前記
オフセット制御信号に比例した値となる。したがって、
オフセット制御用信号を変化させることによって所望の
オフセット電圧を得ることが可能である。

しかしながら、第２図に示す差動論理回路２で構成され
たパルス出力装置においては次のような問題があった。

すなわち出力パルス信号のオフセット電圧を一定に保っ
たまま振幅のみを大きくする場合、振幅制御信号を大き
くして定電流回路３でもってエミッタ電流値ＩＥを大き
くする必要があるが、エミッタ電流１ｉ１１Ｅが大きく
なると、トランジスタ１ａ、Ｉｂの導通時のコレクタ・
エミッタ間電圧Ｖｃａ（ＦＥＴの場合にはドレイン・ソ
ース間電圧ＶＤ４；）が低くなる。一般にトランジスタ
の高周波領域における利得および位相特性を示すトラン
ジション周波数ｆＴは前記コレクタ・エミッタ間電圧Ｖ
ｃａが低くなる程小さくなる。その結果、出力パルス信
号の振幅を大きくすると、パルス波形の立上り／立下り
時間が長くなり、波形特性が劣化する問題が生じる。

また、出力パルス信号の振幅を一定に保ったままオフセ
ット電圧を変化させる場合においては、オフセット電圧
が変化することはトランジスタ１ａ、１ｂのコレクタ・
エミッタ間電圧Ｖｃ＠が変化することになる。したがっ
て、オフセット電圧が高いときにはコレクタ・エミッタ
間電圧Ｖｃｈが高くなるので、前述のトランジション周
波数ｆｔが高くなり、出力パルス信号波形の立上り／立
下り時間は短くなるが、逆にリンギング現象が発生しや
すくなり、全体のパルス波形が乱れる。逆にオフセット
電圧が低いときは、コレクタ・エミッタ間電圧Ｖｃａは
低下するので、リンギング減少は発生しなくなるが、立
上り／立下り時間が長くなる問題がある。

このように出力パルス信号の振幅又はオフセツト電圧を
変化させると、トランジスタ１ａ、ｌｂのトランジショ
ン周波数ｆｒが変化するため、立上り時間／立下り時間
およびリンギング現象等が出力パルス信号のパルスの周
期に対して問題となるような高周波領域においては使用
できない欠点があった。

さらに、差動論理回路を構成するトランジスタ１ａ、１
ｂとしてＧａＡｓＦＥＴを使用する場合、ＦＥＴのドレ
イン・ソース間の定格電圧は一般のシリコン・トランジ
スタのコレクタ・エミッタ間の定格電圧に比較して低い
ために、出力パルス信号におけるオフセット電圧の可変
範囲を広くとれない問題もある。

このような問題を解消するために第３図に示すパルス出
力装置が提案されている。すなわち、差動論理回路１２
のトランジスタ１１ｂのコレクタは可変減衰器１４の入
力端子へ接続されている。

この可変減衰器１４の出力端子はコンデンサ１５を介し
て出力パルス信号を出力する出力端子１６１＼接続され
るとともに、インダクタンス１７ａを介してオフセット
制御回路１８の差動増幅器１８ａの（−）側入力端子に
接続されている。そして、この差動増幅器１８ａの（＋
）側入力端子はオフセット制御信号が入力される入力端
子１つに接続されている。さらにこのオフセット制御回
路１８の出力端子はインダクタンス１７ｂを介して前記
出力端子１６に接続されている。

また、前記差動論理回路１２の各トランジスタ１１ａ、
１１ｂのエミッタは共通して定電流回路１３に接続され
ている。

このようなパルス出力装置において、定電流回路１３の
出力をＵＡ？１シて差動論理回路１２から出力される出
力パルス信号の振幅を最大値に固定する。そして、可変
減衰器１４にてその振幅を減衰させたのち、減衰された
出力パルス信号のうち交流成分をコンデンサ１５を介し
て出力端子１６へ導ひき、直流成分をインダクタンス１
７ａを介してオフセット制御回路１８へ入力する。そし
て、この直流成分をオフセット制御回路１８にて入力端
子１９から入力されたオフセラ１へ制御信号と重畳して
出力し、インダクタンス１７ｂを介して出力端子１６へ
送出する。したがって、出力端子１６には、オフセット
制御回路１８からインダクタンス１７ｂを介して入力さ
れた直流のオフセット電圧にコンデンサ１５を介して入
力された交流成分が重畳された最終の出力パルス信号が
出力される。したがって、可変減衰器１４の減衰度を調
整することによって出力端子１６から出力される出力パ
ルス信号の振幅を可変でき、入力端子１９へ入力するオ
フセット制御信号を調整することによって出力パルス信
号のオフセット電圧を変化させることが可能である。

しかも、差動論理回路１２から出力されるパルス信号の
波形、振幅、オフセット電圧は常に一定であるので、可
変減衰器１４以降の回路の振幅。

位相等の伝送特性がほぼ平坦な周波数特性を維持する限
り、前述の立上り／立下り時間等の特性は出力パルス信
号の振幅変化及びオフセット電圧変化に影響されること
はない。

［発明が解決しようとする問題点］ しかしながら、第３図のように構成されたパルス出力装
置においても、まだ解消しなければならない次のような
問題があった。すなわち差動論理回路１２から出力され
た出力パルスを減衰させるための可変減衰器１４は周波
数特性等を考慮して減衰度を段階的に変化させる構造に
なっているので、減衰度を連続的に変化させることは困
難であった。なお、減衰度の変化段階数を多く設定すれ
ば上記問題は解消されるが、今度は可変減衰器１４の設
備費が上昇する。

また、可変減衰器１４から出力されるパルス信号の直流
成分を分離するインダクタンス１７ａ及びオフセット制
御回路１８の出力信号を交流成分に合成するためのイン
ダクタンス１７ｂは低域通過周波数に限度があり、低域
周波数成分を含んだ信号が完全に伝送できないために、
出力端子１６の出力パルス信号波形にサグが発生する懸
念がある。

本発明はこのような事情に基づいてなされたものであり
、その目的とするところは、直流から高周波数領域まで
の広周波数帯域に亘って出力パルス信号の振幅およびオ
フセット電圧をパルス波形を劣化させずに大幅に可変で
きるパルス出力装置を提供することにある。

［問題点を解決するための手段］ 本発明は、外部から入力されたオフセット制御信号でも
って差動論理回路から出力されるパルス信号のオフセッ
ト電圧を可変し、また外部から入力された振幅制御信号
でもって前記パルス信号の振幅を可変するようにしたパ
ルス出力装置において、外部から入力されるパルス信号
に応動してパルス信号を出力するとともにその出力パル
ス信号の振幅が前記振幅制御信号によって制御されるパ
ルス出力回路と、このパルス出力回路の出力パルス信号
を交流信号と直流信号とに分離する分離回路と、この分
離回路からの直流信号と振幅制御信号の反転信号と前記
オフセット制御信号とを加算して出力するバイアス制御
回路とを設け、バイアス制御回路から出力されるバイア
ス制御信号と前記分離回路からの前記交流信号とを重畳
して差動論理回路へ入力るようにしたものである。

［作用コ このように構成されたパルス出力装置であれば、パルス
出力回路から出力されたパルス信号は分離回路で交流信
号と直流信号とに分離される。そして、直流信号は、バ
イアス制御回路にてオフセット制御信号と振幅制御信号
の反転信号とが加算されてバイアス制御信号になり、分
離された前記交流信号に重畳されて差動論理回路へ入力
される。

したがって、振幅制御信号の値を変化させると、差動論
理回路およびパルス出力回路双方の電流源制御回路が同
一方向に動作するとともにバイアス制御回路のバイアス
制御信号が逆方向に動作する。

その結果、この差動論理回路へ入力されるパルス信号の
振幅および直流バイアス電圧も同時に変化するので、出
力パルス信号の振幅を連続可変できるとともに差動論理
回路を常に最適条件で動作させることが可能である。

また、オフセット制御信号はオフセット制御回路へ入力
するとともにバイアス制御回路へも入力しているので、
オフセット制御信号が変化するとバイアス制御信号も同
一方向に変化する。しだかつて、出力パルス信号の振幅
を一定にしてオフセット電圧のみを変化させたとしても
差動論理回路のＦＥＴのゲート・ドレイン間の相対的な
電位差は変化しないので、ＦＥＴを常に一定の最適条件
で動作させることが可能である。

このように出力パルス信号の振幅およびオフセット電圧
を変化させてもパルス波形に悪影響を及ぼすことはない
。

［実施例］ 以下本発明の一実施例を図面を用いて説明する。

第１図は実施例のパルス出力装置を示す回路口である。

このパルス出力装置は大きく分けて、外部から入力され
るパルス信号に応動してパルス信号を出力するパルス出
力回路２１と、このパルス出力回路２１の電流源を制御
する電流源制御回路２２と、パルス出力回路２１から出
力される一対のパルス信号をそれぞれ直流信号と交流信
号とに分離する分離回路２３と、この分離回路２３で分
離された各直流信号が入力されるバイアス制御回路２４
と、このバイアス制御回路２４から出力された各バイア
ス制御信号が前記分離回路２３から出力される各交流信
号にそれぞれ重畳されて入力されるとともに出力パルス
信号を出力する差動論理回路２５と、この差動論理回路
２５の電流源を制御する電流源制御回路２６と、前記差
動論理回路２５ヘオフセツト電圧を印加するオフセット
制御回路２７とで構成されている。

前記パルス出力回路２１において、一対のＦＥＴ２１ａ
、２１ｂのソースを互いに接続するとともに電流源制御
回路２２の電流制御用のトランジスタ２２ａのコレクタ
に接続されている。また、各ＦＥＴ２１ａ、２１ｂのド
レインはそれぞれ負荷抵抗２１０．２１ｄを介して接地
されている。また各ＦＥＴ２１ａ、２１ｂの各ゲートは
ほぼ同一スレッショールド電圧及び振幅を有し互いに異
なる橿性の入力パルスが入力される入力端子２８ａ、２
８ｂに接続されている。そして、各ＦＥＴ２１ａ、２１
ｂの各ドレインから出力されるパルス信号は分離回路２
３の各コンデンサ２３ａ、２３ｂへ入力されるとともに
各抵抗２３Ｃ９２３ｄを介してそれぞれ積分回路からな
る直流成分検出回路２９ａ、２９ｂへ入力される。これ
ら各直流成分検出回路２９ａ、２９ｂは入力したパルス
信号波形を一定周期積分してこのパルス信号波形の直流
信号を取出すもので、このパルス信号波形のマーク率、
デユティファクター、信号レベルにより直流出力信号レ
ベルが変化する。

各直流成分検出回路２９ａ、２９ｂから出力された各直
流信号はバイアス制御回路２４内の４つの入力端子を有
する各アナログの加算器３０ａ、３０ｂの第１の入力端
子へ入力される。各加算器３０ａ、３０ｂの第２の入力
端子には固定バイアス電圧発生回路３１から出力される
固定バイアス電圧が入力され、各加算器３０ａ、３０ｂ
の第３の入力端子には入力端子３２から入力される振幅
制６１１信号がアナログの反転回路３３で極性が反転さ
れて反転信号として入力される。さらに、各加算器３０
ａ、３０ｂの第４の入力端子には入力端子３４から入力
されたオフセット制御信号が入力される。

各加算器３０ａ、３０ｂの４つの入力端子から入力され
た信号は加算されて各バイアス制御信号しとて出力され
、抵抗２４ａ、２４ｂを介して差動論理回路２５を構成
する各ＦＥＴ２５ａ、２４ｂのそれぞれのゲートへ印加
される。なお、これら各ゲートには分離回路２３から各
コンデンサ２３ａ、２３ｂを介して出力された各パルス
信号の各交流信号も重畳されて印加されている。

差、動論理回路２５の各ＦＥＴ２５ａ、２５Ｍ）各ドレ
インには、差動増幅器２７ａ、電流ブースタ２７ｂ等で
構成されたオフセット制御回路２７から出力されるオフ
セット電圧がそれぞれ抵抗２５ｃ、２５ｄを介して印加
されている。また、“ＦＥＴ２５ｂのドレインはこの装
置の出力パルス信号を出力する出力端子３５に接続され
ている。

また、各ＦＥＴ２５ａ、２５ｂの各ソースは共通接続さ
れて電流源制御回路２６内の電流制限用のトランジスタ
２６ａのコレクタに接続されている。このトランジスタ
２６ａのエミッタは抵抗２６ｂを介して（−ＶＥ）の直
流電源に接続されている。また、トランジスタ２６ａの
ベースは図示極性の２つのツェナーダイオード２６Ｃ，
２６ｄを介して差動増幅器２６ｅの出力端子に接続され
ている。この差動増幅器２６ｅの（＋）側入力端子は抵
抗２６ｆを介して振幅制御信号の入力端子３２に接続さ
れるとともに抵抗２６ｊを介して（−ＶＥ）の直流電源
に接続されている。（−）側入力端子はトランジスタ２
６ａのエミッタと接地間に介挿された分割抵抗２６Ｃ１
，２６ｈの中間点に接続されている。

また、直列接続された一対のツェナーダイオード２６ｃ
、２６ｄの中間点はパルス出力回路２１の電流源制御回
路２２におけるトランジスタ２２ａのベースへ接続され
ている。

また、オフセット制御信号が入力される入力端子３４は
バイアス制御回路２４の各加算器３０ａ。

３０ｂに接続されるとともに、抵抗２７Ｃを介してオフ
セラ＋−Ｔｈａ＋御回路２７の差動増幅器２７ａの（＋
）側入力端子に接続されている。

このように構成されたパルス出力装置において、差動論
理回路２５から出力端子３５を介して出力される出力パ
ルス信号の振幅は、入力端子３２から入力される振幅制
御信号にて制御される電流源制御回路２６によって定ま
るソース電流Ｉ８と負荷抵抗２５ｄとの積になるので、
入力端子３２に入力される振幅制御信号を変化させるこ
とによって出力パルス信号の振幅を変化させることがで
きる。また、入力端子３４から入力されるオフセット制
御信号のレベルを変化するとオフセット制御回路２７か
ら出力されるオフセット電圧が差動論理回路２５の各Ｆ
ＥＴ２５ａ、２５ｂの各ドレインに接続された抵抗２５
ｃ、２５ｄに印加されるので、出力パルス信号のオフセ
ット電圧が変化する。

ここで、入力端子３２から入力される振幅制御信号は差
動論理回路２５の電流源制御回路２６に入力されるとと
もに反転回路３３にて反転されてバイアス制御回路２４
の各加算器３０ａ、３０ｂに入力される。したがって、
各ＦＥＴ２５ａ、２５ｂのゲート電圧は振幅制御信号の
変化方向と逆方向に変化する。その結果、出力パルス信
号のオフセット電圧を一定に保ったまま入力端子３２の
振幅制御信号を変化させて振幅のみを例えばＶｌからｖ
２　（Ｖｌ〈ｖ２）へ変化させると、ＦＥＴ２５ａ、２
５ｂのゲート電圧は、振幅がｖｌのときの電圧に比較し
て（Ｖ＋−Ｖ２）だけ低い電圧になるように動作する。

すなわち、出力パルス信号の大きい振幅に対してはドレ
イン・ゲート間電圧ＶＤを大きくし、反対に小ざい振幅
に対してはドレイン・ゲート間電圧ＶＤ４を小さくする
ようにゲート電圧が変化する。したがって、ＦＥＴ２５
ａ、　２５ｂの導通時のドレイン・ソース間電圧ＶＤＳ
の変化が小さくなり、高周波数領域における利得および
位相特性（トランジション周波数ｆｔ）の変化も少なく
なる。その結果、たとえ出力バルイ信号の振幅が大幅に
変化したとしても出力パルス信号め波形の乱れは少ない
。

一方、入力端子３４から入力されるオフセット制御信号
はオフセット制御回路２７に入力されるとともにバイア
ス制御回路２４の各加算器３０ａ。

３０ｂに入力されているので、出力パルス信号の振幅を
一定にしてオフセット電圧を変化する場合は、各ＦＥＴ
２５ａ、２５ｂのグー１〜電圧ハ、ｔ　７セツト電圧の
変化と同期して周方向に変化する。

したがって差動論理回路２５の各ＦＥＴ２５ａ。

２５ｂのドレイン・ゲート間電圧ＶＤが出力パルス信号
のオフセット電圧の変化に係わらずほぼ一定値になる。

したがってＦＥＴ２５ａ、２５ｂの高周波数領域におけ
る利得および位相特性（トランジション周波数ｆｒ）が
変化しないので、出力パルス信号波形の立上り／立下り
時間が変化することはない。その結果たとえ振幅を変化
させたとしても出力パルス信号波形が乱れることはない
。

このようにバイアス制御回路２４は、パルス出力回路２
１から入力されるパルス信号の直流信号のレベル変動に
追従すると共に、差動論理回路２５から出力される出力
パルス信号のオフセット電圧および振幅の変化に対して
常に差動論理回路２５が最適なバイアス条件を保てるよ
うに各ＦＥＴ２５ａ、２５ｂヘゲート電圧を供給する機
能を有している。

また、差動論理回路２５へ入力される、分離回路２３か
らの交流信号とバイアス制御回路２４からの直流のバイ
アス制御信号とを、インダクタンスを用いずに合成し、
しかもバイアス制御回路２４の各加算器３０ａ、３０ｂ
の出力インピーダンスを非常に高い値にしているので、
差動論理回路２５の各ＦＥＴ２５ａ、２５ｂの各ゲート
回路は直流から高周波数領域まで広い範囲で動作する。

また、一般に、差動論理回路２５から大振幅の出力パル
ス信号を得るためには、結果として得られる出力パルス
信号の振幅に相対して各ＦＥＴ２５ａ、２５ｂの各ゲー
トに入力されるパルス信号の振幅が大きくなる必要があ
る。入力端子３２から入力される振幅制御信号は電流源
制御回路２６内のツェナーダイオード２６Ｃ，２６ｄで
分圧されてパルス出力回路２１の電流源副部回路２２の
電流制御用のトランジスタ２２ａのベースに印加されて
いるので、パルス出力回路２１から出力されるパルス信
号の振幅は振幅制御信号によってｉ＋＋御できるので上
記条件を簡単に満足できる。しかも、その変化割合いは
、差動論理回路２５の出力パルス信号の変化割合いより
低くしているので、パルス出力回路２１から出力される
パルス信号の波形をトランジション周波数ｆｒ変化に起
因する立上り／立下り、デユティファクター、リンギン
グ等の変化を最少限に抑制できる。

なお、本発明はパルス出力回路２１から出力されるパル
ス信号の直流成分を検出するために積分回路からなる直
流成分検出回路２９ａ、２．９ｂを設けたが、パルス出
力回路２１に入力されるパルス信号のマーク率およびデ
ユティファクターが一定している場合には、パルス出力
回路２１から出力されるパルス信号の直流信号は一定値
であるので、固定バイアス電圧発生回路３１を利用する
ことによって直流成分検出回路２９ａ、２９ｂを除去す
ることも可能である。

［発明の効果］ 以上説明したように本発明のパルス出力装置によれば、
直流から高周波数領域までの広周波数帯域に亘って出力
パルス信号の振幅およびオフセット電圧をパルス波形を
劣化させずに大幅に可変できる。

【図面の簡単な説明】

第１図は本発明の一実施例に係わるパルス出力装置を示
す回路図、第２図および第３図はそれぞれ従来のパルス
出力装置を示す回路図である。 ２１−・・パルス出力回路、２１ａ、２１ｂ。 ２５ａ、２５ｂ−ＦＥＴ、２２．２６−ｆｉｉ流源あり
御回路、２３・・・分離回路、２３ａ、２３ｂ・・・コ
ンデンサ、２４・・・バイアス副部回路、２５・・・差
ＩｊＪ論理回路、２７・・・オフセット制御（１回路、
２９ａ。 ２９ｂ・・・直流成分検出回路、３０ａ、３０ｂ・・・
加算器、３１・・・固定バイアス電圧発生回路、３３・
・・反転回路。 出願人代理人　弁理士　鈴江武彦 第２図 ＶＥ 第３ス

Claims (1)

1. 【特許請求の範囲】 差動論理回路（２５）と；外部から入力されたオフセッ
   ト制御信号に応動して前記差動論理回路の出力するパル
   ス信号のオフセット電圧を可変制御するオフセット制御
   回路（２７）と；外部から入力された振幅制御信号に応
   動して前記差動論理回路の電流源を制御することによつ
   て前記差動論理回路の出力するパルス信号の振幅を可変
   制御する電流源制御回路（２６）とを備え、前記差動論
   理回路に入力されるパルス信号を所望のオフセット電圧
   及び振幅で出力するパルス出力装置において： 外部から入力されるパルス信号に応動してパルス信号を
   出力するとともにその出力パルス信号の振幅が前記振幅
   制御信号によつて制御されるパルス出力回路（２１）と
   ； 該パルス出力回路の出力パルス信号を交流信号と直流信
   号とに分離する分離回路（２３）と；該分離回路からの
   前記直流信号と前記振幅制御信号の反転信号と前記オフ
   セット制御信号とを加算して出力するバイアス制御回路
   （２４）とを備え： 前記バイアス制御回路から出力されるバイアス制御信号
   と前記分離回路からの前記交流信号とを重畳して前記差
   動論理回路へ入力するようにしたことを特徴とするパル
   ス出力装置。