JPS5819026A - パルス幅変調回路 - Google Patents
パルス幅変調回路Info
- Publication number
- JPS5819026A JPS5819026A JP56116629A JP11662981A JPS5819026A JP S5819026 A JPS5819026 A JP S5819026A JP 56116629 A JP56116629 A JP 56116629A JP 11662981 A JP11662981 A JP 11662981A JP S5819026 A JPS5819026 A JP S5819026A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- terminal
- input terminal
- potential
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
- H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
- H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
- G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
- G01R29/027—Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values
- G01R29/0273—Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values the pulse characteristic being duration, i.e. width (indicating that frequency of pulses is above or below a certain limit)
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Dc-Dc Converters (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はパルス幅変調型増幅器、スイッチング・レギュ
レータ等のノタルス幅変調型（以下ＰＷＭと略す）回路
で、少ない素子数で実現用能なパルスのオンオフ制御回
路を提案せんとするものである。
レータ等のノタルス幅変調型（以下ＰＷＭと略す）回路
で、少ない素子数で実現用能なパルスのオンオフ制御回
路を提案せんとするものである。
第１図は、従来のパルスのデ工−ティ比制限機能を有す
るＰＷＭ回路６のブロック図である。第１図では入力端
子１．増幅回路７、のこぎシ波発振回路８、コンパレー
タ９．ＩＱ、アンド回路１１、出力増幅回路１２．抵抗
１３，１４、出力端子２、電源ライン３、基準電位ライ
ン４にょ多構成されている。ただし、以下、すべての図
において、各回路の電源ライン、基準電位ラインは簡単
のため省略しである場合がある。第１図の回路の動作を
第１図および第２図のタイミング・チャートＩｃよシ説
明する。ここで、パルスのｙ’ ｚ −ｆイ比りを、の
こぎ９波の周期Ｔｏと、パルスがハイレベルである期間
Ｔ Ｈとの比で（１）式のように定義する。
るＰＷＭ回路６のブロック図である。第１図では入力端
子１．増幅回路７、のこぎシ波発振回路８、コンパレー
タ９．ＩＱ、アンド回路１１、出力増幅回路１２．抵抗
１３，１４、出力端子２、電源ライン３、基準電位ライ
ン４にょ多構成されている。ただし、以下、すべての図
において、各回路の電源ライン、基準電位ラインは簡単
のため省略しである場合がある。第１図の回路の動作を
第１図および第２図のタイミング・チャートＩｃよシ説
明する。ここで、パルスのｙ’ ｚ −ｆイ比りを、の
こぎ９波の周期Ｔｏと、パルスがハイレベルである期間
Ｔ Ｈとの比で（１）式のように定義する。
Ｏ
入力端子１に印加された入力アナログ信号は増幅回路７
で増幅され、コンパレータ９の非反転入力端子１５に加
えられ、反転入力端子１６に印加されたのこぎシ波発振
回路８の出力と比較されることによ勺、コンパレータ出
力端子１８にはＰＷＭパルス■８．が現われ石。一方、
電源ライン３と、基準電位ライン４０間の電位差を抵抗
１３．１４で分割した電圧をコンパレータ１０の非反転
入力端子１７に加え、反転入力端子１６にのこぎり波発
振回路８の出力を印加することにより、コンパレータ１
０の出力端子１９には、一定のデー−ティ比Ｄｏを有す
るパルスＶ１ｇ が現われる。これラハルスＶ、、、
ｙ、。をアンド回路１１０入力に印加することにより、
出力増幅回路１２の入力端子２０には最大のデユーティ
比Ｄｏ以下のデユーティ比となるように入力端子１の入
力信号がパルス幅変調されたパルスＶ２０ が出力さ
れ、出力端子２よ）増幅されたパルスとして出力される
。なお、第１図において比較部６はコンパレータ９゜１
０、アンド回路１１よシ構成されているが、これは、第
３図に示すように定電流源２１、トランジスタ２２ 、
２３ 、２４ 、２８ 、３０ 、抵抗２５．２６，２
７．２９によｐ例えば構成できる。これは非反転入力端
子１５，１７．反転入力端子１６、出力端子２０を有す
る３人力のコンパレータと同じであり、この場合、２つ
の非反転入力端子１５．１７のうち、より低電位に、す
る入力電位が、反転入力端子１６Ｖｃ印加される電位と
比較される。また、のこぎシ波発振回路８の具体例とし
て、第４図の１７１１！ＪＮを示す。第４図は、コンパ
レータ４０．トランジスタ３２ 、３６ 、抵抗３１゜
３４ 、３５ 、３７ 、３８ 、３９ 、コンデンサ
３３よりなシ、抵抗３１．コンデンサ３３．トランジス
タ３２よりなる充放電回路を、コンパレータ４０の出力
で制御することによｐ端子１６に第２図に示した一定周
期、一定振幅の、のこぎシ波又。
で増幅され、コンパレータ９の非反転入力端子１５に加
えられ、反転入力端子１６に印加されたのこぎシ波発振
回路８の出力と比較されることによ勺、コンパレータ出
力端子１８にはＰＷＭパルス■８．が現われ石。一方、
電源ライン３と、基準電位ライン４０間の電位差を抵抗
１３．１４で分割した電圧をコンパレータ１０の非反転
入力端子１７に加え、反転入力端子１６にのこぎり波発
振回路８の出力を印加することにより、コンパレータ１
０の出力端子１９には、一定のデー−ティ比Ｄｏを有す
るパルスＶ１ｇ が現われる。これラハルスＶ、、、
ｙ、。をアンド回路１１０入力に印加することにより、
出力増幅回路１２の入力端子２０には最大のデユーティ
比Ｄｏ以下のデユーティ比となるように入力端子１の入
力信号がパルス幅変調されたパルスＶ２０ が出力さ
れ、出力端子２よ）増幅されたパルスとして出力される
。なお、第１図において比較部６はコンパレータ９゜１
０、アンド回路１１よシ構成されているが、これは、第
３図に示すように定電流源２１、トランジスタ２２ 、
２３ 、２４ 、２８ 、３０ 、抵抗２５．２６，２
７．２９によｐ例えば構成できる。これは非反転入力端
子１５，１７．反転入力端子１６、出力端子２０を有す
る３人力のコンパレータと同じであり、この場合、２つ
の非反転入力端子１５．１７のうち、より低電位に、す
る入力電位が、反転入力端子１６Ｖｃ印加される電位と
比較される。また、のこぎシ波発振回路８の具体例とし
て、第４図の１７１１！ＪＮを示す。第４図は、コンパ
レータ４０．トランジスタ３２ 、３６ 、抵抗３１゜
３４ 、３５ 、３７ 、３８ 、３９ 、コンデンサ
３３よりなシ、抵抗３１．コンデンサ３３．トランジス
タ３２よりなる充放電回路を、コンパレータ４０の出力
で制御することによｐ端子１６に第２図に示した一定周
期、一定振幅の、のこぎシ波又。
を発生する。
このように、従来のパルスのデヱーティ制限機能を有す
るＰＷＭ回路は、特に出力パルスで大電流のスイッチン
グを行なうスイッチング素子等の保護の面から、パルス
のデユーティ比がＤｏ以下に制阻されるという点で有効
であｐ、またＰＷＭ回路５の半導体集積回路化が容易で
あるという利点をもつが、本発明によれば、さらに、こ
の機能に加え、主電源をオフとすることなく、少ない素
子の付加により出力パルスのオンオフを行なう機能を有
する従来ない制御回路を提供するものである０ 次に、図面を参照して本発明をよ多詳細に説明する。
るＰＷＭ回路は、特に出力パルスで大電流のスイッチン
グを行なうスイッチング素子等の保護の面から、パルス
のデユーティ比がＤｏ以下に制阻されるという点で有効
であｐ、またＰＷＭ回路５の半導体集積回路化が容易で
あるという利点をもつが、本発明によれば、さらに、こ
の機能に加え、主電源をオフとすることなく、少ない素
子の付加により出力パルスのオンオフを行なう機能を有
する従来ない制御回路を提供するものである０ 次に、図面を参照して本発明をよ多詳細に説明する。
第５図に本発明の一実施例によるブロック図を示す。第
５図は第１図のＰＷＭ回路に更に、抵抗１４の両端にコ
ンデンサ４３．およびスイッチ４１を接続し、スイッチ
４１の制御の為の入力端子４２を付加したものである。
５図は第１図のＰＷＭ回路に更に、抵抗１４の両端にコ
ンデンサ４３．およびスイッチ４１を接続し、スイッチ
４１の制御の為の入力端子４２を付加したものである。
すなわちＰＷＭ回５−
路５は第１図のＰＷＭ回路５と同じである。スイッチ４
１は入力端子４２への制イ叶入力信号により開閉され、
これによシ端子１７の電位は、定常的には次の２値をと
る。
１は入力端子４２への制イ叶入力信号により開閉され、
これによシ端子１７の電位は、定常的には次の２値をと
る。
ｖ、 ？ Ｌニン、Ｖ−・・・・・・ （３）
ただしＲ＋ ａ １Ｒ１４＋Ｖｓ 、ｖ、 Ｉｆｆ各に
抵抗１３゜１４Ｑ抵抗値、電源ライン３．基準電位ライ
ン４の電位である。ここでＶｌ、 ＝Ｖ、 、 Ｈの時
はＰＷＭ閣路５は、第２図のタイミングチャート図で示
される通常の動作をするが、Ｖｌ７：Ｖ１７Ｌと端子１
７の電位がロウレベルとなると出力端子２の電位はロウ
レベルとなｐ、ＰＷＭ回路５の入力端子１と出力端子２
との間の信号伝達のオンオフが容易に行なわれる。
ただしＲ＋ ａ １Ｒ１４＋Ｖｓ 、ｖ、 Ｉｆｆ各に
抵抗１３゜１４Ｑ抵抗値、電源ライン３．基準電位ライ
ン４の電位である。ここでＶｌ、 ＝Ｖ、 、 Ｈの時
はＰＷＭ閣路５は、第２図のタイミングチャート図で示
される通常の動作をするが、Ｖｌ７：Ｖ１７Ｌと端子１
７の電位がロウレベルとなると出力端子２の電位はロウ
レベルとなｐ、ＰＷＭ回路５の入力端子１と出力端子２
との間の信号伝達のオンオフが容易に行なわれる。
さらに、スイッチ４１がオフからオン［ｉ化する時、ま
たは電源投入時の過渡期には端子１７の電位は、Ｖ、、
Ｌ よ月４）式の■０．に従い徐々に−６＝ 十Ｖ、 ・・・・・・・・・ （４）ただし、を二〇
でスイッチ４１がオンとされるか、もしくは電源ライン
３にステツプノ（ルス状に電源が投入されるものとする
。ここで、端子１５と端子１７に印加される信号のうち
、より低電ＱＶＣある電位が端子１６の、のときり波と
比較されて出力端子２にＰＷＭパルスが得られる事から
、この過渡期間中では出力端子２の出力）くルス幅はＯ
よシ徐々に広げられ、定常状態へと移行する事になる。
たは電源投入時の過渡期には端子１７の電位は、Ｖ、、
Ｌ よ月４）式の■０．に従い徐々に−６＝ 十Ｖ、 ・・・・・・・・・ （４）ただし、を二〇
でスイッチ４１がオンとされるか、もしくは電源ライン
３にステツプノ（ルス状に電源が投入されるものとする
。ここで、端子１５と端子１７に印加される信号のうち
、より低電ＱＶＣある電位が端子１６の、のときり波と
比較されて出力端子２にＰＷＭパルスが得られる事から
、この過渡期間中では出力端子２の出力）くルス幅はＯ
よシ徐々に広げられ、定常状態へと移行する事になる。
これにより過渡期において、出力端子２の後段に接続さ
れるスイッチング素子等に急激な電流が流れる事が避け
られる。したがって第５図の方式によると、Ｐ”ＷＭ型
増幅器でおればスイッチング素子に流れる急激な電流に
よるシ田ツク音を発生させず、ＰＷＭ型スイツナングレ
ギーレータであればスイッチングトランジスタ等を破壊
から保賎できるという好ましい機能を令する、信号伝達
のオンオフか容易に行える制御回路が得られる。
れるスイッチング素子等に急激な電流が流れる事が避け
られる。したがって第５図の方式によると、Ｐ”ＷＭ型
増幅器でおればスイッチング素子に流れる急激な電流に
よるシ田ツク音を発生させず、ＰＷＭ型スイツナングレ
ギーレータであればスイッチングトランジスタ等を破壊
から保賎できるという好ましい機能を令する、信号伝達
のオンオフか容易に行える制御回路が得られる。
ここで、ス１１ツナ４１は第６図、舘７図のごとくバイ
ポーラトランジスタ４５電昇効呆）・ランジスタ４６、
抵抗４４などで簡単に構成でき、低価格、小昇有面積で
実現できる。特ＶｃＰＷＭ回路５などが半導体集積回路
化され、この内部での論理レベルと、パルスの伝達のオ
ンオフ制御のだめの制御信号の論理レベルが異なる場合
など、スイッチ４１０制御入力端子４２の論理レベルの
調整により、上記のパルスの伝達のオンオフが容易に行
なえる。第８図に制御入力信号のしきい値を、第６図の
回路に対して調整する場合の回路を示す。
ポーラトランジスタ４５電昇効呆）・ランジスタ４６、
抵抗４４などで簡単に構成でき、低価格、小昇有面積で
実現できる。特ＶｃＰＷＭ回路５などが半導体集積回路
化され、この内部での論理レベルと、パルスの伝達のオ
ンオフ制御のだめの制御信号の論理レベルが異なる場合
など、スイッチ４１０制御入力端子４２の論理レベルの
調整により、上記のパルスの伝達のオンオフが容易に行
なえる。第８図に制御入力信号のしきい値を、第６図の
回路に対して調整する場合の回路を示す。
第６図の場合のしきい値は、トランジスタ４５のベース
・エミッタ間オン電圧ＶＢＢ（ｏｓ）にほぼ等しいが、
第８図の場合は、さらにダイオード４７の順方向電圧Ｖ
Ｆを〃口えた値となジ、このようにして容易に制御入力
端子４２の論理レベルの調整を行なうことができる。
・エミッタ間オン電圧ＶＢＢ（ｏｓ）にほぼ等しいが、
第８図の場合は、さらにダイオード４７の順方向電圧Ｖ
Ｆを〃口えた値となジ、このようにして容易に制御入力
端子４２の論理レベルの調整を行なうことができる。
また、第９図は本発明による別の実施例のブロック図で
ある。第９図では、電源ライン３と抵抗１３の間にスイ
ッチ４１を挿入した形となっておｐ１スイッチ４１は第
１０図のごとく、トランジスタ４９、抵抗４８等で簡単
に構成でき、この、１鵜合の制御入力信号は電源ライン
３を基準として印加され、スイッチ４１の開閉が行なわ
れ、第５図の回路例と同様に端子１７の電位が制御され
て、ＰＷＭ回路５の入力端子１と出力端子２の間の信号
伝達のオンオフが行なわれる。
ある。第９図では、電源ライン３と抵抗１３の間にスイ
ッチ４１を挿入した形となっておｐ１スイッチ４１は第
１０図のごとく、トランジスタ４９、抵抗４８等で簡単
に構成でき、この、１鵜合の制御入力信号は電源ライン
３を基準として印加され、スイッチ４１の開閉が行なわ
れ、第５図の回路例と同様に端子１７の電位が制御され
て、ＰＷＭ回路５の入力端子１と出力端子２の間の信号
伝達のオンオフが行なわれる。
なお、上記のほかに、信号伝達のメンメツを行なう方法
としてのこぎシ波発振回路８の出力が印加される端子１
６の電位を通常の発振状態と、ハイレベルＶＣよる方法
、端子２０．端子２などの信号路に接続された点を直接
オンオフする方法などが考えられるが、いずれの場合も
前述の、治渡期において徐々に端子２の出力パルス幅を
変化させる機能が利用できない点で不利である。
としてのこぎシ波発振回路８の出力が印加される端子１
６の電位を通常の発振状態と、ハイレベルＶＣよる方法
、端子２０．端子２などの信号路に接続された点を直接
オンオフする方法などが考えられるが、いずれの場合も
前述の、治渡期において徐々に端子２の出力パルス幅を
変化させる機能が利用できない点で不利である。
さらに、以上の説明で１は、出力端子２がノ・インペル
時にスイッチング素子がオンされるという仮定のもとに
述ベン’ｃが、この極性が逆の場合も出力９− 増幅回路１２の中、もしくはその前段の比較部６に反転
回路を挿入する等の手段によシ容易に対応できる事は言
うまでもない。
時にスイッチング素子がオンされるという仮定のもとに
述ベン’ｃが、この極性が逆の場合も出力９− 増幅回路１２の中、もしくはその前段の比較部６に反転
回路を挿入する等の手段によシ容易に対応できる事は言
うまでもない。
以上のように、本発明によれは、ＰＷＭ回路において、
従来にない、少ない素子数、低価格、小専有面積、オン
オフ制御の過渡期に徐々に出力パルスを変化でき、制御
信号の論理レベルに簡単に適応できる制御回路を提供で
きる実用上の利益は多大である。
従来にない、少ない素子数、低価格、小専有面積、オン
オフ制御の過渡期に徐々に出力パルスを変化でき、制御
信号の論理レベルに簡単に適応できる制御回路を提供で
きる実用上の利益は多大である。
第１図は従来のパルス幅変調回路の例を示すブロック図
である。 第２図は、第１図の回路の各部の動作を示すタイミング
・チャートである。 第３図は、変調部分６の回路例を示す回路図である。 第４図は、のこぎり波発振回路８の回路例を示す回路図
である。 第５図、第９図は、本発明の各実施例を示すブー１〇− ロック図である。 第６図、第７図、第８図、第１０図はスイッチ４２の回
路例を示す図である。 １．２，１５，１６，１７，１８，１９，２０．４２・
・・・・・端子、３・・・・・・電源ライン、４・・・
・・・基準電位ライン、５・・・・・・パルス幅変調回
路、６・・・・・・比較部、７・・・・・・増幅回路、
８・・・・・・のこぎル波発振回％、９，１０．４０・
・・・・・コンバータ、１１・・・・・・アンド回路、
１２・・・・・・出力増幅回路、１３，１４゜２５．２
６，２７，２９，３１，３４，３５゜３７．３８，３９
．４４・・・・・・抵抗、２１・・・・・・定電流源、
２２，２３，２４，２８，３０，３２゜３６．４５．４
９・・・・・・トランジスタ、４１・・・・・・スイッ
チ、４７・・・・・・ダイオード。 １１− 察 ４ 図 １１ Ｌ 、−−−−Ｊ 第 ５ Ｍ
である。 第２図は、第１図の回路の各部の動作を示すタイミング
・チャートである。 第３図は、変調部分６の回路例を示す回路図である。 第４図は、のこぎり波発振回路８の回路例を示す回路図
である。 第５図、第９図は、本発明の各実施例を示すブー１〇− ロック図である。 第６図、第７図、第８図、第１０図はスイッチ４２の回
路例を示す図である。 １．２，１５，１６，１７，１８，１９，２０．４２・
・・・・・端子、３・・・・・・電源ライン、４・・・
・・・基準電位ライン、５・・・・・・パルス幅変調回
路、６・・・・・・比較部、７・・・・・・増幅回路、
８・・・・・・のこぎル波発振回％、９，１０．４０・
・・・・・コンバータ、１１・・・・・・アンド回路、
１２・・・・・・出力増幅回路、１３，１４゜２５．２
６，２７，２９，３１，３４，３５゜３７．３８，３９
．４４・・・・・・抵抗、２１・・・・・・定電流源、
２２，２３，２４，２８，３０，３２゜３６．４５．４
９・・・・・・トランジスタ、４１・・・・・・スイッ
チ、４７・・・・・・ダイオード。 １１− 察 ４ 図 １１ Ｌ 、−−−−Ｊ 第 ５ Ｍ
Claims (1)
- 入力信号を増幅する第１の増幅器と、該第１の増幅器の
出力端子が非反転入力端子に接続された第１のコンパレ
ータと、該第１のコンパレータの反転入力端子に反転入
力端子が接続された第２のコンパレータとｓ前に２第ｉ
のコンパレータの反転入力端子に出力端子が接続された
のこぎシ波発振回路と、前記第２のコンパレータの非反
転入力端子に基準電位を与える第１の抵抗と並列接続さ
れた第２の抵抗およびコンデンサとの直列回路と、前記
第１および第２のコンパレータの出力端子を各入力端子
に各々接続したアンド回路と、該アンド回路のｉｊｊ力
端子端子力端子とする第２の増幅器と、前記、第２のコ
ンパレータの非反転入力端子の電位を、外部制御入力信
号により開閉するスイッチ回路とを備えたことを特徴と
するパルス幅変調回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56116629A JPS5819026A (ja) | 1981-07-24 | 1981-07-24 | パルス幅変調回路 |
| DE3227296A DE3227296C2 (de) | 1981-07-24 | 1982-07-21 | Pulsbreitenmodulatorschaltung mit steuerbarer Einschaltverzögerung |
| US06/401,775 US4549151A (en) | 1981-07-24 | 1982-07-26 | Pulse width modulator circuit with thermal breakdown prevention |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56116629A JPS5819026A (ja) | 1981-07-24 | 1981-07-24 | パルス幅変調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5819026A true JPS5819026A (ja) | 1983-02-03 |
Family
ID=14691921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56116629A Pending JPS5819026A (ja) | 1981-07-24 | 1981-07-24 | パルス幅変調回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4549151A (ja) |
| JP (1) | JPS5819026A (ja) |
| DE (1) | DE3227296C2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011188299A (ja) * | 2010-03-09 | 2011-09-22 | Sharp Corp | デジタルアンプ、ｄａ変換器、増幅方法、変換方法 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60155570U (ja) * | 1984-03-26 | 1985-10-16 | 株式会社瑞穂製作所 | 移動量検出装置 |
| US4646321A (en) * | 1984-08-31 | 1987-02-24 | Raytheon Company | Interpolation pulse duration modulated adder |
| DE3619353A1 (de) * | 1986-06-09 | 1987-12-10 | Philips Patentverwaltung | Pulsbreitenmodulator |
| GB2204720B (en) * | 1987-04-09 | 1991-10-02 | Integrated Power Semiconductor | Switch mode electrical power controller |
| ATE97522T1 (de) * | 1988-09-26 | 1993-12-15 | Siemens Ag | Cmos-pulsweitenmodulator. |
| JPH0785524B2 (ja) * | 1988-12-28 | 1995-09-13 | パイオニア株式会社 | パルス幅変調増幅回路 |
| ATE154180T1 (de) * | 1992-03-31 | 1997-06-15 | Siemens Audiologische Technik | Schaltungsanordnung mit einem schaltverstärker |
| US5553096A (en) * | 1994-08-30 | 1996-09-03 | Zenith Electronics Corporation | Gain control using PWM |
| DE69530208D1 (de) * | 1995-10-31 | 2003-05-08 | Cons Ric Microelettronica | Rückgewinnung der Laufzeitverzögerung in einer Pulsbreitenmodulatorschaltung |
| DE102011106578A1 (de) * | 2011-06-16 | 2012-12-20 | Andreas Stihl Ag & Co. Kg | Akkubetriebener Elektromotor in einem Arbeitsgerät |
| US8937468B2 (en) * | 2012-08-13 | 2015-01-20 | Northrop Grumman Systems Corporation | Power supply systems and methods |
| US10153757B2 (en) * | 2015-03-06 | 2018-12-11 | Microchip Technology Incorporated | Three input comparator |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1076093A (en) * | 1965-03-02 | 1967-07-19 | Mullard Ltd | Improvements in or relating to field time-base circuit arrangements |
| DE1250866B (de) * | 1966-06-04 | 1967-09-28 | Telefunken Patentverwertungsgesellschaft M.B.H., Ulm/Donau | Schaltungsanordnung zum Erzeugen frequenzmodulierter Rechteckschwingungen für hohe Frequenzen |
| GB1573828A (en) * | 1977-06-09 | 1980-08-28 | Communications Patents Ltd | Fet power switching circuits |
| DE2855767A1 (de) * | 1978-12-22 | 1980-07-03 | Itt Ind Gmbh Deutsche | Zeitverzoegerungsschaltung |
| US4380746A (en) * | 1981-03-03 | 1983-04-19 | Westinghouse Electric Corp. | Pulse modulator using capacitor charging and discharging circuits |
-
1981
- 1981-07-24 JP JP56116629A patent/JPS5819026A/ja active Pending
-
1982
- 1982-07-21 DE DE3227296A patent/DE3227296C2/de not_active Expired
- 1982-07-26 US US06/401,775 patent/US4549151A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011188299A (ja) * | 2010-03-09 | 2011-09-22 | Sharp Corp | デジタルアンプ、ｄａ変換器、増幅方法、変換方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4549151A (en) | 1985-10-22 |
| DE3227296C2 (de) | 1985-11-21 |
| DE3227296A1 (de) | 1983-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3562773B2 (ja) | ピーク検出回路 | |
| US4065678A (en) | Clamped push-pull driver circuit with output feedback | |
| US5194760A (en) | Slew rate limited inductive load driver | |
| JPS5819026A (ja) | パルス幅変調回路 | |
| US4952863A (en) | Voltage regulator with power boost system | |
| EP0998034B1 (en) | Analog amplifier clipping circuit | |
| US5838524A (en) | Current limit circuit for inhibiting voltage overshoot | |
| US7038542B2 (en) | Variable gain amplifier | |
| US6064240A (en) | Comparator circuit with low current consumption | |
| EP1014567B1 (en) | Improvements in or relating to an operational amplifier | |
| JPH05251948A (ja) | 電力増巾器及びこの電力増巾器を熱過負荷による損傷から保護する方法 | |
| JPS6253512A (ja) | パルス出力装置 | |
| US5362992A (en) | Electronic control of peak detector response time | |
| JPH0621723A (ja) | ミューティング制御回路 | |
| JP3579485B2 (ja) | バイアス回路 | |
| JPS6016103Y2 (ja) | 電力増幅器 | |
| JPH06169225A (ja) | 電圧電流変換回路 | |
| JPH0210666Y2 (ja) | ||
| JPH0427725B2 (ja) | ||
| JPH0744401B2 (ja) | フローティング電源アンプ | |
| US20060229037A1 (en) | Piecewise linearizer circuit for radio frequency amplification | |
| JPH04130685A (ja) | 半導体レーザ駆動回路 | |
| JPS6258566B2 (ja) | ||
| JP3281798B2 (ja) | 電力増幅回路 | |
| JPH0760994B2 (ja) | 電圧比較器 |