JPS62140463A - 切換可能なエミツタ短絡を有するサイリスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、特許請求の範囲第１項の上位概念に記載の切
換可能なエミッタ短絡を有するサイリスタに関する。こ
の種のサイリスタは例えば、西独国特許公開第３１１８
３４７号公報から公知である。

従来の技術 サイリスタ技術において従来より、サイリスタのカソー
ド側において、アノード電圧が非常に迅速に上昇する場
合（臨界電圧上昇率（ｄｖＡ／ａｔ、）が高い場合）で
も素子の阻止能力を保証しようとする局所的な、固定の
エミッタ短絡が設けられる（例えばＦ、　Ｅ、　Ｇｅｎ
ｔｒｙ著。

Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ　Ｃｏｎｔｒｏｌｌｅｄ　
Ｒｅｃｔｉｆｉｅｒｓ”。

Ｐｒｅｎｔｉｃｅ　Ｈａｌｌ　Ｉｎｃ、　１９６４年、
第１６８頁以下が参考になる）。その際エミッタ短絡に
よって、迅速な電圧上昇の際に発生するような変位電流
を、サイリスタのｎｐｎ部分トランジスタを制御せずと
も逃がすことができる。

しかし固定のエミッタ短絡は、阻止能力が改善されると
いう利点の他に、点弧感度が低下しかつ保持電流が上昇
するという欠点を有する。

更に短絡は、点弧前面の伝播を妨げ、そのだめにターン
オン時の電流上昇速度（臨界電流上昇率ｄｉ／ｄｔ）を
制限することになる。

そこでこのような欠点を回避するために、エミッタ短絡
をサイリスタの切換状態に相応して投入ないししゃ断す
ることが提案されており、その際点弧過程の期間中であ
って、サイリスタの導通状態においてエミッタ短絡は中
断ないししゃ断され、一方阻止状態の間は投入されるよ
うになっている（例えば西独国特許公開第３１１８３５
３号公報参照）。

エミッタ短絡を切換える方法は、上の公開公報において
は次のように行なわれる。サイリスタのｐペース層の、
表面にで＼いる領域をカソードとは無関係に接触接続し
かつスイッチとしての外部電界効果トランジスタ（ＦＥ
Ｔ　）を介してカソードと導電接続することができるよ
うにしてである。

冒頭に述べた公開公報（西独国特許公開第３１１８３４
７号公報）に記載の思想によれば、ＦＥＴスイッチはＭ
ＩＳ　ＦＥＴ構造の場合にも直接サイリスタ構造中にモ
ノリシックに集積することができる。

発明が解決しようとする問題点 これら公知の解決法に共通するのは、エミッタ短絡に対
する切換素子として電界効果トランジスタを使用してい
ることである。エミッタ短絡に流れる電流に対する駆動
電圧は、原理的に約０．７　Ｖより小さいので、十分に
高い短絡電流を得るためには、設計の段階で出来るだけ
僅かなバルク抵抗が生じるようにされなければならない
。このためには投入されている状態においてスイッチン
グトランジスタの個別短絡と小さな抵抗との間の横方向
間隔が僅かであることが必要である。

しかし電界効果トランジスタは、その順方向特性に関し
て近似的な抵抗特性を示し、即ちスイッチを介して降下
する電圧は常に電流にほぼ比例して上昇するので、最大
短絡電流は切換素子の構造によって最初から制限されて
いる。

そこで本発明の課題は、エミッタ短絡における最大短絡
電流が著しく高められかつ短絡の作用が広範な範囲を介
して制御できるようにした、しゃ断可能なエミッタ短絡
を有するサイリスタを提供することである。

問題点を解決するための手段および発明の効果 この課題は本発明によれば、冒頭に述べた形式のサイリ
スタにおいて、特許請求の範囲第１項の特徴部分に記載
の構成によって解決される。

本発明によれば、外部から制御可能なトラン造 ジスタ構成は、バイポーラトランジスタとして形成され
ているので、ＦＥＴが使用されている場合に比べて、次
のような利点が生じる。即ちバイポーラトランジスタの
コレクターエミッタ電圧は約０．２〜０．３■を有する
飽和動作においてその都度のコレクタ電流には僅かしか
依存せず、従って短絡電流はベース電流の相応の選択に
よって広範囲にわたって制御することができる。

同時にＦＥＴの場合にはあった、ＦＥＴチャネ／Ｌ／の
抵抗特性による制限は生じない。

バイポーラトランジスタをモノリシックに集積すること
によりその他に、素子全体を純然たるバイポーラテクノ
ロジーにおいて製造することができるという別の利点を
有し、これにより製造は著しく容易になる。

実施例 次に本発明を図示の実施例につき図面を用いて詳細に説
明する。

第１図には、本発明の有利な実施例の、モノリシックに
集積されたバイポーラトラジスタ構造を有するサイリス
タ構造の部分断面図が示されている。サイリスタ構造は
、下から上に見て、ｐエミツタ層４、ｎ−ベース層３、
ｐベース層２およびｎ＋エミッタ層１を有する種々異な
ってドーピングされた階列によって形成されている。ｐ
エミツタ層４の表面には、金属製の、例えばＡｌ膜とし
て形成されているアノード接点７が被着されておりかつ
サイリスタのアノードＡに接続されている。ｎ＋エミッ
タ層１の表面には相応に、サイリスタのカソードＫに接
続されているカソード接点５が設けられている。サイリ
スタに基本的に設けられている点弧装置および所属のゲ
ート接点に対する接触接続は、この実施例のサイリ、ス
タでは従来通り構成されているので、第１図にはわかり
易くするために図示されていない。

第１図には２つ図示されているバイポーラトランジスタ
構造は、ｐ＋ドーピングされたエミツタ層１０、ｎドー
ピングされたベース９およびｐドーピングされたコレク
タ８から成る階列を有して、ｐｎｐトランジスタを形成
している。

、サイリスタ構造のｎ＋エミッタ層１は、貫通している
構成にはなっておらず、中間スペースによって中断され
ている。これら中間スペースにはそれぞれ、上述のトラ
ンジスタ構造が配設されておシ、その際トランジスタ構
造の種々異なってドーピングされた半導体層は実質的に
、サイリスタ構造の相応の層に平行に延在している。

トランジスタ構造のエミッタ１０は、中間スペースニオ
いてその下面が面状に、ｐベース層２に接していて、こ
のエミッタ１０はこの層に直接導電接続されている。コ
レクタ８は、サイリスタのカソードＫに同様導電接続さ
れている。

このことは、ｎ＋エミッタ層１の表面を側方において、
隣接するトランジスタ構造のコレクタ８に部分的に重な
ってかっそれに接触するように突出しているカソード接
点５によって実現されている。

トランジスタ構造のベース９は、この構造の中央の領域
においてコレクタ８の面を通って表面に導かれておりか
つそこで、トランジスタ構造を外部から制御可能とする
ベース接点６を備えている。全体として、組合わされた
サイリスタートランジスタ構造はその断面において少な
くとも、エミッタ短絡が設けられている領域において、
トランジスタ構造とｎ＋エミッタ層１とが交互に周期的
に現われる。

部分構造の間において、サイリスタとトランジスタとを
電気的に分離するために有利には、例えば異方性の腐蝕
過程によって発生することができる深い溝１２が設けら
れる。この溝１２には有利には、絶縁材料、特殊なポリ
イミドが充てんされかつ上からカソード接点によって被
覆される。その際溝１２の深さは、少なくともｐベース
層２まで達するように、選択されている。

ベース接点６およびオーバラップしている構造 ソード接点部分５も含めたトランジスタ構尽は不活性化
する目的のため、ポリイミドから成る被覆層１１によっ
て被覆することができる。しかしｎ＋エミッタ層１の上
にあるカソード接点５の部分は、図示されていないカソ
ード側の押圧接点を用いた接触接続のため空いたま＼に
なっている。

第１図は、組み合わされた構成を断面図にて示すが、第
２図には有利な実施例において、出来るだけ一様な電流
分布、ひいては出来るだけ一様な素子の負荷を実現する
だめに、カソード側から見て、平面における構成配置が
どのようになされているかが図示されている。

平面構造は、複数個の、規則的に配置された六角形の、
ｎ＋エミッタ層１の個別素子から組合わされて成ってい
る。これらエミツタ層は直接は接しておらず、それぞれ
がトランジスタ構造を収容する中間スペースによって取
り囲まれている。カソード接点５およびベース接点６は
一部が斜線を施しだ面として図示されているにすぎない
ので、トランジスタ構造において、はちの巣状の、この
構造の表面に出ているベース９、並びにコレクタ８の種
々の部分領域が見られるようになっている。同様、ｎ＋
エミッタ層１のそれぞれ六角形の個別素子を取シ囲む溝
１２も図示されている。図示の線Ｃ−Ｃに沿った断面に
相応するのが、第１図である。

はちの巣状に拡がったトランジスタ構造は、平面にわた
って分布された唯一の短絡スイッチを形成する。このス
イッチは、ベース９上の電流によってカソードＫｅｐベ
ース層２に対して短絡する。六角形の個別素子の間の横
方向間隔が、短絡が切換られていない場合に使用される
間隔の％に相応する、約２００μｍないし１０００μｍ
の領域にあるとき、切換られたエミッタ短絡はサイリス
タの作動特性に特別有利に作用する。

更に、第１図および第２図に図示の構成を有するサイリ
スタは能動的にしゃ断することもできる。しかしこのた
めに既述の横方向間隔は、５０μｍａｐ短くなければな
らない。

第３八図ないし第３Ｂ図には、第１図に図示の線Ａ−Ａ
ないしＢ−Ｂに沿って生じる、トランジスタおよびサイ
リスタに対して使用の有利なドーピング経過図が示され
ている。その際ＬニアＩＬ−３で示されているドーピン
グ濃度はｎ＋エミッタ層１のカソード側の表面から測定
して、μｍで示された深さに関して図示されている。

第３Ａ図においては、深い方に位置するトランジスタ構
造のドーピング経過は約５μｍの゛深さの所において漸
く、コレクタ８のｐドーピングによって始まり、ベース
９の比較的低いｎビーぎングが続き、次いでエミッタ１
０の濃いｐ＋ドーピングが続く。このドーピング層は、
サイリスタのｐベース層２０基本ｐドーピング層に移行
していく。

第３Ｂ図のサイリスタのドーピング経過は、ｎ＋エミッ
タ層１の濃いｎ＋ドーピング層で始まり、第１図には図
示されていないドーピング濃度の低いｎ形の中間層が続
き、更にサイリスタのｐベース層２の基本ｐドーピング
領域カ続く。

有利な実施例により、ｎ＋エミッタ層１をｐベース層２
上にエピタキシャル層を成長させたものとすれば、サイ
リスタにおいてｎドーピングされた中間層が生じる。

更に、エミッタ１０をｐベース層２におけるインプラン
テーションによって製造しても、有利である。

既述のように、トランジスタ構造の表面はサイリスタ構
造の表面より約５μｍ深いところにある。

これによシカソード接点５およびベース接点６に対して
、素子の接続を著しく容易ならしめる異なった面が形成
される。

発明の効果 全体として本発明によυ、次のような、切換可能なエミ
ッタ短絡を有するサイリスタが製造される。即ち単に全
体を唯一のテクノロジー、従って簡単に製造できるのみ
ならず、とりわけ短絡の制御が改善されるという特徴を
有するサイリスタが得られる。

【図面の簡単な説明】

第１図は、本発明の有利な実施例を示す、モノリゾツク
に集積されたトランジスタ構造を有するサイリスタ構造
の部分断面図であり、第２図は、ｎ＋エミッタ層の六角
形の個別素子を有する第１図のサイリスタのカソード側
の平面構造を示す部分平面図であり、第３Ａ図は、第１
図のＡ−Ａに沿って切断してみたドーピング濃度経過図
であり、第３Ｂ図は、第１図のＢ−Ｂに沿って切断して
みたドーピング濃度経過図である。 １・・・Ｎ十エミッタ層、２・・・ｐベース層、３・・
・ｎ−ベース層、４・・・ｐエミッタ層、５・・・カソ
ード接点、６・・・ベース接点、７・・・アノード接点
、８・・・ｐコレクタ層、９・・・ｎベース層、１０・
・・ｐ十エミッタ層 ＦＩＧ、１

Claims (1)

1. 【特許請求の範囲】 １、ｐエミッタ層と、ｎ＾−ベース層と、ｐベース層と
   ｎ＾＋エミッタ層とから成る層列と、サイリスタ中にモ
   ノリシックに集積されていて、外部から制御可能なトラ
   ンジスタ構造を有している前記ｎ＾＋エミッタ層を短絡
   する手段とを備えている、切換可能なエミッタ短絡を有
   するサイリスタにおいて、トランジスタ構造は、バイポ
   ーラトランジスタとして形成されていることを特徴とす
   る切換可能なエミッタ短絡を有するサイリスタ。 ２、ａ）トランジスタ構造は、実質的に上下に配設され
   ている３つの層から成る層列を有し、そのうち下側のｐ
   ＾＋ドーピングされた層がトランジスタ構造のエミッタ
   （１０）を形 成し、真中のｎドーピングされた層がベー ス（９）を形成し、上側のｐドーピングさ れた層がコレクタ（８）を形成し、 ｂ）前記コレクタ（８）はサイリスタのカソード（Ｋ）
   と導電接続されており、 ｃ）前記ベース（９）はベース接点（６）を介して外部
   から制御可能であり、かつ ｄ）前記エミッタ（１０）は、ｐベース層 （２）に導電接続されている 特許請求の範囲第１項記載の切換可能なエミッタ短絡を
   有するサイリスタ。 ３、ａ）サイリスタのｎ＾＋エミッタ層（１）は、中間
   スペースによつて中断されており、該 中間スペースにはそれぞれトランジスタ構 造が設けられており、かつ ｂ）トランジスタ構造のエミッタ（１０）の下面が面状
   に、ｐベース層（２）に接している 特許請求の範囲第２項記載の切換可能なエミッタ短絡を
   有するサイリスタ。 ４、ａ）ｎ＾＋エミッタ層（１）は平面において、複数
   個の六角形の個別素子の規則的な配置 構成として形成されており、かつ ｂ）それぞれの六角形の個別素子はトランジスタ構造に
   よつて取り囲まれておりかつそ の他の素子とは分離されている 特許請求の範囲第３項記載の切換可能なエミッタ短絡を
   有するサイリスタ。 ５、ａ）トランジスタ構造はｎ＾＋エミッタ（１）から
   それぞれ、ｐベース層（２）にまで達 する溝（１２）によつて電気的に分離され ており、かつ ｂ）溝（１２）には絶縁材料が充てんされている 特許請求の範囲第４項記載の切換可能なエミッタ短絡を
   有するサイリスタ。 ６、カソード（Ｋ）と、トランジスタ構造のコレクタ（
   ８）との間の導電接続は、金属化層の形式のカソード接
   点（５）によつて形成されており、該カソード接点はｎ
   ＾＋エミッタ層（１）を被覆しかつそれぞれの六角形の
   個別素子の面を越えて、該カソード接点が隣接するトラ
   ンジスタ構造のコレクタに部分的にオーバラップしかつ
   それに接触するように突出している特許請求の範囲第５
   項記載の切換可能なエミッタ短絡を有するサイリスタ。 ７、六角形の個別素子の横方向間隔は、２００μｍと１
   ０００μｍとの間である特許請求の範囲第４項記載の切
   換可能なエミッタ短絡を有するサイリスタ。 ８、六角形の個別素子の横方向間隔は、５０μｍ以下で
   ある特許請求の範囲第４項記載の切換可能な短絡エミッ
   タを有するサイリスタ。 ９、ａ）トランジスタ構造のベース（９）はコレクタ（
   ８）の面を通つて中央の領域におい てトランジスタ構造の表面に導かれており かつそこでベース接点（６）を備えており、かつ ｂ）該ベース接点（６）は、カソード接点とは異なる平
   面にある 特許請求の範囲第３項記載の切換可能なエミッタ短絡を
   有するサイリスタ。 １０、ａ）エミッタ（１０）は、ｐベース層にインプラ
   ンテーシヨンによつて形成された層で あり、かつ ｂ）ｎ＾＋エミッタ層（１）は、エピタキシャル成長に
   よつて形成された層である 特許請求の範囲第３項記載の切換可能なエミッタ短絡を
   有するサイリスタ。