JPS6211273A - Ｍｏｓ集積回路装置の製造方法 - Google Patents
Ｍｏｓ集積回路装置の製造方法Info
- Publication number
- JPS6211273A JPS6211273A JP15038885A JP15038885A JPS6211273A JP S6211273 A JPS6211273 A JP S6211273A JP 15038885 A JP15038885 A JP 15038885A JP 15038885 A JP15038885 A JP 15038885A JP S6211273 A JPS6211273 A JP S6211273A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- field oxide
- thin film
- gate electrode
- concentration layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＭＯＳ集積回路装置の製造方法に関し、特に
高耐圧ＭＯＳ型トランジスタのＰ型あるいはＮ型ソース
・ドレイン導電層の形成方法に関する。
高耐圧ＭＯＳ型トランジスタのＰ型あるいはＮ型ソース
・ドレイン導電層の形成方法に関する。
（従来の技術〕
高耐圧のＭＯＳ型トランジスタを実現する為には、ゲー
ト電位によるドレインの耐圧低下及びＰ−Ｎ接合の耐圧
を高める為にソース及びドレインを、低濃度層及び高濃
度層とから成る二重構造にする必要がある。従来、この
デバイス構造を実現する為には、低濃度層を形成する為
にイオン注入のマスクとなる薄膜を選択的にエツチング
するフォトリソグラフィ工程と、高濃度層を形成する為
に、イオン注入のマスクとなる薄膜を選択的にエツチン
グする２回のフォトリングラフィ工程を必要としていた
。
ト電位によるドレインの耐圧低下及びＰ−Ｎ接合の耐圧
を高める為にソース及びドレインを、低濃度層及び高濃
度層とから成る二重構造にする必要がある。従来、この
デバイス構造を実現する為には、低濃度層を形成する為
にイオン注入のマスクとなる薄膜を選択的にエツチング
するフォトリソグラフィ工程と、高濃度層を形成する為
に、イオン注入のマスクとなる薄膜を選択的にエツチン
グする２回のフォトリングラフィ工程を必要としていた
。
上述した従来の高耐圧ＭＯＳ型トランジスタにおける二
重構造のソース及びドレインの製造方法は、低濃度層及
び高濃度層を形成する為に、２度の７オトリソグラフイ
を要する為、工程が長いと云う欠点がある。更に、２度
のフォトリングラフィの為に、目合わせ精度を考慮して
、高礎度層と低濃度層とのマージンを大きくとる必要が
ありＭＯＳＯ８集積回路装置型化高密度化に不利であっ
た。
重構造のソース及びドレインの製造方法は、低濃度層及
び高濃度層を形成する為に、２度の７オトリソグラフイ
を要する為、工程が長いと云う欠点がある。更に、２度
のフォトリングラフィの為に、目合わせ精度を考慮して
、高礎度層と低濃度層とのマージンを大きくとる必要が
ありＭＯＳＯ８集積回路装置型化高密度化に不利であっ
た。
本発明は上述した従来の欠点を除去し、１度のフォトリ
ングラフィにより、しかも精度良く、高耐圧ＭＯＳ型ト
ランジスタの高濃度層と低濃度層とを形成するＭＯＳ集
積回路の製造方法を提供することを目的とする。
ングラフィにより、しかも精度良く、高耐圧ＭＯＳ型ト
ランジスタの高濃度層と低濃度層とを形成するＭＯＳ集
積回路の製造方法を提供することを目的とする。
本発明のＭＯＳ集積回路装置の製造方法は、低濃度層及
び高濃度層から成るソースあるいはドレインを有するＭ
ＯＳ型トランジスタを有するＭ０Ｓ集積回路の製造方法
において、シリコン基板上にフィールド酸化膜を選択的
に形成する工程と。
び高濃度層から成るソースあるいはドレインを有するＭ
ＯＳ型トランジスタを有するＭ０Ｓ集積回路の製造方法
において、シリコン基板上にフィールド酸化膜を選択的
に形成する工程と。
ゲート酸化膜形成後イオン注入及び拡散に対してマスク
性のあるゲート電極を形成する工程と、前記ゲート電極
及び前記フィールド酸化膜をマスクとしてイオン注入を
行い低濃度層を形成する工程と、更にイオン注入及び拡
散に対してマスク性のある薄膜を表面に形成し異方性エ
ツチングによシ前記ゲート電極及び前記フィールド酸化
膜の段部にのみ前記薄膜を残す工程と、前記ゲート電極
及び前記フィルド酸化膜並びにそれらの段部に残した前
記薄膜をマスクとしてイオン注入あるいは拡散を行い高
濃度層を形成する工程とを含んで構成される。
性のあるゲート電極を形成する工程と、前記ゲート電極
及び前記フィールド酸化膜をマスクとしてイオン注入を
行い低濃度層を形成する工程と、更にイオン注入及び拡
散に対してマスク性のある薄膜を表面に形成し異方性エ
ツチングによシ前記ゲート電極及び前記フィールド酸化
膜の段部にのみ前記薄膜を残す工程と、前記ゲート電極
及び前記フィルド酸化膜並びにそれらの段部に残した前
記薄膜をマスクとしてイオン注入あるいは拡散を行い高
濃度層を形成する工程とを含んで構成される。
次に１本発明について、図面を参照して説明する。第１
図（ａ）〜（ｄ）は本発明の一実施例を説明するために
工程順に示した断面図である。
図（ａ）〜（ｄ）は本発明の一実施例を説明するために
工程順に示した断面図である。
まず、第１図（ａ）に示すように、シリコン半導体基板
１の一生面に、フィールド部にのみ６０００〜１０００
０λ程度の酸化膜２を形成し、次いで、３００〜１００
０λ程度のゲート酸化膜を形成する。
１の一生面に、フィールド部にのみ６０００〜１０００
０λ程度の酸化膜２を形成し、次いで、３００〜１００
０λ程度のゲート酸化膜を形成する。
次に、第１図（ｂ）に示すように３０００〜６０００λ
程度の多結晶シリコンを成長させ、不純物をドープし、
導電性を持たせた後、通常のフォトリソグラフィにより
、ゲート電極３を形成する６次いで、ゲート電極表面に
５００λ程度の酸化膜を形成し、ゲート電極及びフィー
ルド酸化膜をマスクとして、イオン注入を行い、ソース
及びドレインの低濃度層４を形成する。
程度の多結晶シリコンを成長させ、不純物をドープし、
導電性を持たせた後、通常のフォトリソグラフィにより
、ゲート電極３を形成する６次いで、ゲート電極表面に
５００λ程度の酸化膜を形成し、ゲート電極及びフィー
ルド酸化膜をマスクとして、イオン注入を行い、ソース
及びドレインの低濃度層４を形成する。
次に、第１図（ｃ）に示すように、第２多結晶シリコン
を、３０００〜６０００λ程度の厚さで成長させ、異方
性エツチングを行い、段部にのみ、第２多結晶シリコン
を残す、この第２多結晶シリコン。
を、３０００〜６０００λ程度の厚さで成長させ、異方
性エツチングを行い、段部にのみ、第２多結晶シリコン
を残す、この第２多結晶シリコン。
ゲート多結晶シリコン及びフィールド酸化膜をマスクと
し、イオン注入あるいは拡散によシ、不純物を導入し、
ソース及びドレインの高濃度層５を形成する。
し、イオン注入あるいは拡散によシ、不純物を導入し、
ソース及びドレインの高濃度層５を形成する。
次に、第１図（ｄ）に示すように１段部の多結晶シリコ
ンを等方性エツチングにより除去し、その後は通常の工
程により、高耐圧ＭＯＳ型トランジスタを実現する事が
出来る。なお、７は層間絶縁膜、８はアルミニウムであ
る。
ンを等方性エツチングにより除去し、その後は通常の工
程により、高耐圧ＭＯＳ型トランジスタを実現する事が
出来る。なお、７は層間絶縁膜、８はアルミニウムであ
る。
以上説明した様に、本発明では、異方性エツチングを用
いて、ゲート多結晶シリコン及びフィールド酸化膜の段
部に、イオン注入及び拡散に対してマスク性のある薄膜
を残す事により、高耐圧ＭＯＳ）ランジスタに不可欠な
ソース及びドレインの低濃度層と高濃度層とからなる二
重構造を、一度のフォトリソグラフィで実現することが
でき、ウェーハ製造プロセスを短縮する事が出来る。ま
た、低濃度層と高清度層とのオーバラップは、段部に残
す薄膜の厚さで決定するので、精度良く形成出来る。
いて、ゲート多結晶シリコン及びフィールド酸化膜の段
部に、イオン注入及び拡散に対してマスク性のある薄膜
を残す事により、高耐圧ＭＯＳ）ランジスタに不可欠な
ソース及びドレインの低濃度層と高濃度層とからなる二
重構造を、一度のフォトリソグラフィで実現することが
でき、ウェーハ製造プロセスを短縮する事が出来る。ま
た、低濃度層と高清度層とのオーバラップは、段部に残
す薄膜の厚さで決定するので、精度良く形成出来る。
第１図ｒａ）〜（ｄ）は、本発明の一実施例を説明する
ために工程順に示した断面図である。 １・・・・・・シリコン半導体基板％ ２・・・・・・
酸化膜（Ｓｉ０２）、３・・・・・・ゲート電極（多結
晶シリコン）、４・・・・・・低濃度層（ソース又はド
レイン）、５・・・・・・高濃度層（ソース又はドレイ
ン）、６・・・・・・高濃度層形成のマスク材（多結晶
シリコン）、７・・・・・・層間絶縁膜、８・・・・・
・アルミニウム。
ために工程順に示した断面図である。 １・・・・・・シリコン半導体基板％ ２・・・・・・
酸化膜（Ｓｉ０２）、３・・・・・・ゲート電極（多結
晶シリコン）、４・・・・・・低濃度層（ソース又はド
レイン）、５・・・・・・高濃度層（ソース又はドレイ
ン）、６・・・・・・高濃度層形成のマスク材（多結晶
シリコン）、７・・・・・・層間絶縁膜、８・・・・・
・アルミニウム。
Claims (1)
- 低濃度層及び高濃度層から成るソースあるいはドレイン
を有するＭＯＳ型トランジスタを有するＭＯＳ集積回路
装置の製造方法において、シリコン基板上にフィールド
酸化膜を選択的に形成する工程と、ゲート酸化膜形成後
イオン注入及び拡散に対してマスク性のあるゲート電極
を形成する工程と、前記ゲート電極及び前記フィールド
酸化膜をマスクとしてイオン注入を行い低濃度層を形成
する工程と、更にイオン注入及び拡散に対してマスク性
のある薄膜を表面に形成し異方性エッチングにより前記
ゲート電極及び前記フィールド酸化膜の段部にのみ前記
薄膜を残す工程と、前記ゲート電極及び前記フィールド
酸化膜並びにそれらの段部に残した前記薄膜をマスクと
してイオン注入あるいは拡散を行い高濃度層を形成する
工程とを含むＭＯＳ集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15038885A JPS6211273A (ja) | 1985-07-08 | 1985-07-08 | Ｍｏｓ集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15038885A JPS6211273A (ja) | 1985-07-08 | 1985-07-08 | Ｍｏｓ集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6211273A true JPS6211273A (ja) | 1987-01-20 |
Family
ID=15495900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15038885A Pending JPS6211273A (ja) | 1985-07-08 | 1985-07-08 | Ｍｏｓ集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6211273A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5141884A (en) * | 1990-08-18 | 1992-08-25 | Samsung Electronics Co., Ltd. | Isolation method of semiconductor device |
| US5221635A (en) * | 1991-12-17 | 1993-06-22 | Texas Instruments Incorporated | Method of making a field-effect transistor |
| US5962898A (en) * | 1994-04-11 | 1999-10-05 | Texas Instruments Incorporated | Field-effect transistor |
| US6695088B2 (en) | 2001-06-28 | 2004-02-24 | Honda Giken Kogyo Kabushiki Kaisha | Air management system for a motorcycle |
| US7077230B2 (en) | 2004-02-17 | 2006-07-18 | Honda Motor Co., Ltd. | Motorcycle with a rear-mounted radiator and an air management system for providing cooling air thereto |
| US7188696B2 (en) | 2004-02-17 | 2007-03-13 | Honda Motor Co., Ltd. | Motorcycle with a rear-mounted radiator |
-
1985
- 1985-07-08 JP JP15038885A patent/JPS6211273A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5141884A (en) * | 1990-08-18 | 1992-08-25 | Samsung Electronics Co., Ltd. | Isolation method of semiconductor device |
| US5221635A (en) * | 1991-12-17 | 1993-06-22 | Texas Instruments Incorporated | Method of making a field-effect transistor |
| US5714783A (en) * | 1991-12-17 | 1998-02-03 | Texas Instruments Incorporated | Field-effect transistor |
| US5962898A (en) * | 1994-04-11 | 1999-10-05 | Texas Instruments Incorporated | Field-effect transistor |
| US6695088B2 (en) | 2001-06-28 | 2004-02-24 | Honda Giken Kogyo Kabushiki Kaisha | Air management system for a motorcycle |
| US7077230B2 (en) | 2004-02-17 | 2006-07-18 | Honda Motor Co., Ltd. | Motorcycle with a rear-mounted radiator and an air management system for providing cooling air thereto |
| US7188696B2 (en) | 2004-02-17 | 2007-03-13 | Honda Motor Co., Ltd. | Motorcycle with a rear-mounted radiator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6250969B2 (ja) | ||
| KR0128826B1 (ko) | 디램셀 제조방법 | |
| KR980006510A (ko) | 반도체 장치의 제조방법 | |
| JPS5910275A (ja) | 竪型絶縁ゲート電界効果トランジスタ装置とその製造方法 | |
| JP2002299620A (ja) | 炭化珪素半導体装置の製造方法 | |
| JPS59121976A (ja) | 半導体装置 | |
| JP3113426B2 (ja) | 絶縁ゲート半導体装置及びその製造方法 | |
| JPS6211273A (ja) | Ｍｏｓ集積回路装置の製造方法 | |
| JPS61263261A (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| JPS5947471B2 (ja) | 絶縁ゲ−ト型電界効果半導体装置の製造方法 | |
| CN102403233B (zh) | 垂直沟道的隧穿晶体管的制造方法 | |
| JP2557206B2 (ja) | 半導体素子の製造方法 | |
| JPS59119870A (ja) | 半導体装置の製造方法 | |
| KR0167253B1 (ko) | 반도체 소자 제조방법 | |
| JPH0366815B2 (ja) | ||
| FI69375B (fi) | Foerfarande foer framstaellning av integrerade kretsar av mos-typ | |
| KR100261173B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH01157570A (ja) | 半導体装置およびその製造方法 | |
| JPS62132363A (ja) | 半導体装置の製造方法 | |
| JPH10163496A (ja) | 半導体装置及びその製造方法 | |
| TW584965B (en) | Method of fabricating trench power MOSFET | |
| JPH01238066A (ja) | 高耐圧トランジスタ | |
| JPS5834951B2 (ja) | 半導体装置の製造方法 | |
| JP2000138347A (ja) | 半導体装置の製造方法 | |
| JPS5950226B2 (ja) | 相補型ｍｉｓ集積回路装置 |