JPS617714A - 内挿フイルタ - Google Patents
内挿フイルタInfo
- Publication number
- JPS617714A JPS617714A JP12871084A JP12871084A JPS617714A JP S617714 A JPS617714 A JP S617714A JP 12871084 A JP12871084 A JP 12871084A JP 12871084 A JP12871084 A JP 12871084A JP S617714 A JPS617714 A JP S617714A
- Authority
- JP
- Japan
- Prior art keywords
- output
- low
- pass filter
- frequency
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は帯域制限信号のサンプル値時系列から、サン
プル点以外の時刻の信号値を得るための内挿フィルタに
関する。
プル点以外の時刻の信号値を得るための内挿フィルタに
関する。
（従来技術とその問題点）
近年、ディジタル信号処理によるデータ変復調技術が盛
んに用いられている。本技術において扱う信号は一定周
期でサンプルされたサンプル値系列であるが、原理的に
はサンプル点以外の時刻の信号値もこれらサンプル値の
内挿によシ確定できる。ただし、内挿を行うにはボーレ
ートとサンプル・レートが整数倍罠ないと先のサンプル
値＋ｍるサンプル周期よシかなり短い周期（たとえばボ
ーレートとサンプル・レートの最小公倍数の周波数に相
補する周期）で動作する内挿フィルタが必要となる。こ
のような内挿フィルタを実現するためＫは高速動作が可
能な素子を必要とすることはもちろんであるが、動作周
波数が高くなることから並列処理など回路設計上の多く
の工夫が必要となり、装置規模が大となることがさけら
れない。
んに用いられている。本技術において扱う信号は一定周
期でサンプルされたサンプル値系列であるが、原理的に
はサンプル点以外の時刻の信号値もこれらサンプル値の
内挿によシ確定できる。ただし、内挿を行うにはボーレ
ートとサンプル・レートが整数倍罠ないと先のサンプル
値＋ｍるサンプル周期よシかなり短い周期（たとえばボ
ーレートとサンプル・レートの最小公倍数の周波数に相
補する周期）で動作する内挿フィルタが必要となる。こ
のような内挿フィルタを実現するためＫは高速動作が可
能な素子を必要とすることはもちろんであるが、動作周
波数が高くなることから並列処理など回路設計上の多く
の工夫が必要となり、装置規模が大となることがさけら
れない。
この結果内挿フィルタ自体はデータ変復調器の本来の機
能の点からみれば、ごく一部を占めるＫすぎないにもか
かわらず装置規模の点からはかなシの比重を占めるとい
う奇妙なことＫならざるをえ々い。
能の点からみれば、ごく一部を占めるＫすぎないにもか
かわらず装置規模の点からはかなシの比重を占めるとい
う奇妙なことＫならざるをえ々い。
第１図はディジタル信号処理によるデータ信号復調器の
ブロック図を示している。±１の２値の帯域制限信号（
波形整形されたピーク値±１のパルスの重畳信号）はア
ナログ・ディジタル変換器（Ａ／Ｄ変換器）１によって
ディジタル値時系列に変換され、このディジタル値が２
の復調器に入り送信符号が再現される。通常復調器２は
この他にＡ／Ｄｆ 換ｉにサンプル・タイミングを供給
するという重要な機能をも有している。すなわち入力信
号１００け第１図中に示したサンプル時刻（ａ）でサン
プルすることにより、送信符号±１がそのまま観測でき
るが、それ以外の点（通常アイが全開でない点）では重
量された前後のパルスの影響で送信符号がそのままでは
観測できない。そこで、普通は復調器２はＡ／Ｄ変換器
１のサンプル・タイミングを（ａ）の位置に保持すべく
タイミング制御全行うわけである。この復調器の場合、
信号復調に最も都合の良いタイミングで入力甫号をサン
プルできることが特長になっている。
ブロック図を示している。±１の２値の帯域制限信号（
波形整形されたピーク値±１のパルスの重畳信号）はア
ナログ・ディジタル変換器（Ａ／Ｄ変換器）１によって
ディジタル値時系列に変換され、このディジタル値が２
の復調器に入り送信符号が再現される。通常復調器２は
この他にＡ／Ｄｆ 換ｉにサンプル・タイミングを供給
するという重要な機能をも有している。すなわち入力信
号１００け第１図中に示したサンプル時刻（ａ）でサン
プルすることにより、送信符号±１がそのまま観測でき
るが、それ以外の点（通常アイが全開でない点）では重
量された前後のパルスの影響で送信符号がそのままでは
観測できない。そこで、普通は復調器２はＡ／Ｄ変換器
１のサンプル・タイミングを（ａ）の位置に保持すべく
タイミング制御全行うわけである。この復調器の場合、
信号復調に最も都合の良いタイミングで入力甫号をサン
プルできることが特長になっている。
第２図は入力信号が後続の復調器の動作に全く独立なり
ロック源４で動作する別の装置３の中に含まれるＡ／Ｄ
変換器１′によってサンプルされる場合を示している。
ロック源４で動作する別の装置３の中に含まれるＡ／Ｄ
変換器１′によってサンプルされる場合を示している。
この様な例は送信搬送波周波数が各々異る複数のデータ
信号群を一括して、ディジタル信号処理して各データ信
号に対応するディジタル値時系列を各々出力する場合に
見られる。
信号群を一括して、ディジタル信号処理して各データ信
号に対応するディジタル値時系列を各々出力する場合に
見られる。
第３図はこの様なサンプル値時系列１０１を受けて、送
信符号を再生するシステムの一例を示したもので、アナ
ログの内挿フィルタ５によって第１図の波形１０（ｌ再
現し、その後で第１図と全く同じ様にＡ／Ｄ変換器１．
復調器２によシ復調するものである。内挿フィルタ５の
ディジタル化は、もちろん可能であり、後の復調器２か
ら破線の様にタイミング制御信号を受けることもできる
。この場合ボーレートと第２図の装置３のサンプル・レ
ートが偶数倍（−またけ整数倍）の場合には復調器が必
要とする内挿タイミングと前記装置３のサンプルタイミ
ングとの関係が固定的であるので、比較的単碗徊路で必
要な内挿値が得られる。一方、ボーレートとサンプル・
レートとが非整数倍の場合には上述したことが成り立た
ず、複雑かつ高速な処理が必須となる。
信符号を再生するシステムの一例を示したもので、アナ
ログの内挿フィルタ５によって第１図の波形１０（ｌ再
現し、その後で第１図と全く同じ様にＡ／Ｄ変換器１．
復調器２によシ復調するものである。内挿フィルタ５の
ディジタル化は、もちろん可能であり、後の復調器２か
ら破線の様にタイミング制御信号を受けることもできる
。この場合ボーレートと第２図の装置３のサンプル・レ
ートが偶数倍（−またけ整数倍）の場合には復調器が必
要とする内挿タイミングと前記装置３のサンプルタイミ
ングとの関係が固定的であるので、比較的単碗徊路で必
要な内挿値が得られる。一方、ボーレートとサンプル・
レートとが非整数倍の場合には上述したことが成り立た
ず、複雑かつ高速な処理が必須となる。
（発明の目的）
本発明の目的は、ボーレートとサンプル・レートが整数
倍の関係にない場合であっても、小さな回路規模で実現
可能な内挿フィルタを提供するにある。
倍の関係にない場合であっても、小さな回路規模で実現
可能な内挿フィルタを提供するにある。
（発明の構成）
本発明によれば、
（８１ディジタルサンプル値系列が供給されるローパス
フィルタであり、第１の遅延回路及び該第１の遅延回路
の入出力差を得る第１の減算器よりなる演算手段と積分
器とを有し、前記演算手段と前記積分器とが縦続接続さ
れてなるローパスフィルタ・ （ｂ） 前記ローパスフィルタ出力が供給される第２
の遅延回路。
フィルタであり、第１の遅延回路及び該第１の遅延回路
の入出力差を得る第１の減算器よりなる演算手段と積分
器とを有し、前記演算手段と前記積分器とが縦続接続さ
れてなるローパスフィルタ・ （ｂ） 前記ローパスフィルタ出力が供給される第２
の遅延回路。
（ｅ） 前記ローパスフィルタ出力と前記第２の遅延
回路出力との差を得る第２の減算器。
回路出力との差を得る第２の減算器。
（ｄ） 前記第２の減算器出力に、Ｏと１の間の値を
乗する掛算器であり、前記サンプル値開からはなれるに
したがってより大きな値を乗する掛算器。
乗する掛算器であり、前記サンプル値開からはなれるに
したがってより大きな値を乗する掛算器。
（、） 核掛算器出力と前記ローパスフィルタ出力の
和をとり前記内挿値を得る加算器。
和をとり前記内挿値を得る加算器。
とから少なくとも構成される内挿フィルタが得られる。
（実施例）
すでに述べた通り、本発明は、関る状況の中で、いかに
簡単な内挿フィルタを作るかを目標にするものである。
簡単な内挿フィルタを作るかを目標にするものである。
第４図（１ｋ） 、 （ｂ）は本発明の一要素であるロ
ーパスフィルタの構成を示すもので、積分器７及び遅延
回路８．減算器９から構成される装置器とから成ってい
る。（ａ） 、（ｂ）は微分器、積分器の位置が異るが
入出力特性は全く同じである。
ーパスフィルタの構成を示すもので、積分器７及び遅延
回路８．減算器９から構成される装置器とから成ってい
る。（ａ） 、（ｂ）は微分器、積分器の位置が異るが
入出力特性は全く同じである。
第５図は第４図のローパスフィルタの入出力特性で（ａ
）がインパルス入力（ｂ）がローパスフィルタのインパ
ルスレスポンスであり、遅延回路の遅延量Ｔ（秒）に対
応する矩形波が出力される。
）がインパルス入力（ｂ）がローパスフィルタのインパ
ルスレスポンスであり、遅延回路の遅延量Ｔ（秒）に対
応する矩形波が出力される。
第６図は第５図（ｂ）のインパルス・レスポンスのフー
リエ変換、すなわち第４図のローパスフィルタの周波数
特性を示しており、低域通過特性が遅延量Ｔによって変
化することを示している。よって遅延量Ｔｉ適当に設定
することによって、波形整形フィルタを近似させること
ができる。
リエ変換、すなわち第４図のローパスフィルタの周波数
特性を示しており、低域通過特性が遅延量Ｔによって変
化することを示している。よって遅延量Ｔｉ適当に設定
することによって、波形整形フィルタを近似させること
ができる。
第７図は第４甲の積分器をディジタル回路で構成した場
合の出力波形であり、積分器の入力蓄積周期τ３ごとに
変化する階段波になっている。この階段のステップの両
端以外の値は、これら両端の値からの内挿により求める
必要がある。その為にはτ、（秒）だけ出力に時間差の
ある第４図のローパスフィルタを２組用意することによ
って、ステップ間の内挿値が求められる。
合の出力波形であり、積分器の入力蓄積周期τ３ごとに
変化する階段波になっている。この階段のステップの両
端以外の値は、これら両端の値からの内挿により求める
必要がある。その為にはτ、（秒）だけ出力に時間差の
ある第４図のローパスフィルタを２組用意することによ
って、ステップ間の内挿値が求められる。
÷噂→１鰺か
第８図は本発明の一実施例を示すプロ、り図である。図
中１０ 、２０’は第４図（ａ）に示したローパスフィ
ルタと同一の構成をしているが、第４図（ｂ）に示した
構成であってもよい。またブロック２０′の後に接続さ
れている遅延量τ、を作る遅延回路３０はブロック２０
′の前に有っても、積分器７′の後に有ってもよい。ま
た次にステップ間の内挿値Ｆ（ｋｒ、＋ｔ）はローパス
フィルタ１ｏの出力端子１２０、ローパスフィルタ２Ｃ
Ｌの出力端子１３０を各々Ｆ（（ｋ＋１．）τ、）、ｐ
（ｋｒ、）とするとτ３が小さい場合 Ｆ（ｋｔａ＋ｔ）＝ （Ｆ（（ｋ＋ｔ）ｒＩｌ）−ｐ（
ｋｒ、））−＋ｐ（ｓｃｒ、）τ１ なる−次内挿で十分であるので、減算器４０．掛算器５
０．加算器６０だけＫより構成される。掛算器の入力端
子１４０には（’／、）に対応して０〜ｌの値が入力さ
れ、（／１）＝０の時には出力端子１５０にはローパス
フィルタ２０の値が、（ｔ／ｒ）＝ｔの時にはローパス
フィルタ１０の値がそのまま出力され、０ ＜ 、（ｔ
／Ｔ、 ） ＜１の時には、２つのローパスフィルタの
内挿値が出力される。
中１０ 、２０’は第４図（ａ）に示したローパスフィ
ルタと同一の構成をしているが、第４図（ｂ）に示した
構成であってもよい。またブロック２０′の後に接続さ
れている遅延量τ、を作る遅延回路３０はブロック２０
′の前に有っても、積分器７′の後に有ってもよい。ま
た次にステップ間の内挿値Ｆ（ｋｒ、＋ｔ）はローパス
フィルタ１ｏの出力端子１２０、ローパスフィルタ２Ｃ
Ｌの出力端子１３０を各々Ｆ（（ｋ＋１．）τ、）、ｐ
（ｋｒ、）とするとτ３が小さい場合 Ｆ（ｋｔａ＋ｔ）＝ （Ｆ（（ｋ＋ｔ）ｒＩｌ）−ｐ（
ｋｒ、））−＋ｐ（ｓｃｒ、）τ１ なる−次内挿で十分であるので、減算器４０．掛算器５
０．加算器６０だけＫより構成される。掛算器の入力端
子１４０には（’／、）に対応して０〜ｌの値が入力さ
れ、（／１）＝０の時には出力端子１５０にはローパス
フィルタ２０の値が、（ｔ／ｒ）＝ｔの時にはローパス
フィルタ１０の値がそのまま出力され、０ ＜ 、（ｔ
／Ｔ、 ） ＜１の時には、２つのローパスフィルタの
内挿値が出力される。
第８図の実施例の場合、ローパスフィルタ１０゜ブロッ
ク２０′には同一人力が加えられているので、どちらか
一方を残して、それを共用することもできる。これは積
分器７，７′及び遅延回路８．８’。
ク２０′には同一人力が加えられているので、どちらか
一方を残して、それを共用することもできる。これは積
分器７，７′及び遅延回路８．８’。
減算器９．９′に対しても同様なことが言える。
第９図は第１と第２のローパスフィルタを単純化した場
合の実施例である。
合の実施例である。
（発明の効果）
以上説明した様に本発明による内挿フィルタは高々４程
度度の加減算と１回の乗算で内挿フィルタが実現される
。なお、本内挿フィルタのロールオフ（振幅周波数特性
のカットオフ近傍での減衰のし方）は通常の波形整形フ
ィルタ処比較して零周波数近傍からだらだらと落ちる形
になっているが、これは簡単なアパーチャー等信器（カ
ットオフ近傍全上昇させるフィルタ）Ｋよって通常のデ
ータ伝送に対し波形劣化を十分小さくすることができる
。
度度の加減算と１回の乗算で内挿フィルタが実現される
。なお、本内挿フィルタのロールオフ（振幅周波数特性
のカットオフ近傍での減衰のし方）は通常の波形整形フ
ィルタ処比較して零周波数近傍からだらだらと落ちる形
になっているが、これは簡単なアパーチャー等信器（カ
ットオフ近傍全上昇させるフィルタ）Ｋよって通常のデ
ータ伝送に対し波形劣化を十分小さくすることができる
。
第１図は従来のディジタル信号処理による復調システム
を示すブロック図、第２図は復調器のタイミング制量と
無関係なタイミングで入力信号をサンプルし、復調器へ
これを送や出すシステムを示ｆ７”ロック図、第３図は
第２図のシステムのディジタル・サンプル［系列を受け
て、復調する復調システムのブロック図、第４図は本発
明の構成要素の一つのローパスフィルタを示すブロック
図、第５図は第４図のローパスフィルタのインパルスレ
スポンスを示す図、第６図は第４図のローパスフィルタ
の振幅周波数特性を示す図、第７図は矩形出力波形の内
挿を説明する為の図、第８図、第９図は本発明の一実施
例を示すプロ、り図である。 図中、１０・・・第１のローパスフィルタ、２０・・第
２のローパスフィルタ、４０ 第３の減算器。 ５０・・掛算器、６０・・加算器、である。
を示すブロック図、第２図は復調器のタイミング制量と
無関係なタイミングで入力信号をサンプルし、復調器へ
これを送や出すシステムを示ｆ７”ロック図、第３図は
第２図のシステムのディジタル・サンプル［系列を受け
て、復調する復調システムのブロック図、第４図は本発
明の構成要素の一つのローパスフィルタを示すブロック
図、第５図は第４図のローパスフィルタのインパルスレ
スポンスを示す図、第６図は第４図のローパスフィルタ
の振幅周波数特性を示す図、第７図は矩形出力波形の内
挿を説明する為の図、第８図、第９図は本発明の一実施
例を示すプロ、り図である。 図中、１０・・・第１のローパスフィルタ、２０・・第
２のローパスフィルタ、４０ 第３の減算器。 ５０・・掛算器、６０・・加算器、である。
Claims (1)
- 【特許請求の範囲】 （ａ）ディジタルサンプル値系列が供給されるローパス
フィルタであり、第１の遅延回路及び該第１の遅延回路
の入出力差を得る第１の減算器よりなる演算手段と積分
器とを有し、前記演算手段と前記積分器とが縦続接続さ
れてなるローパスフィルタ、 （ｂ）前記ローパスフィルタ出力が供給される第２の遅
延回路、 （ｃ）前記ローパスフィルタ出力と前記第２の遅延回路
出力との差を得る第２の減算器、 （ｄ）前記第２の減算器出力に、０と１の間の値を乗す
る掛算器であり、前記サンプル時刻からはなれるにした
がってより大きな値を乗ずる掛算器、（ｅ）該掛算器出
力と前記ローパスフィルタ出力の和をとり前記内挿値を
得る加算器、 とから少なくとも構成される内挿フィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12871084A JPS617714A (ja) | 1984-06-22 | 1984-06-22 | 内挿フイルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12871084A JPS617714A (ja) | 1984-06-22 | 1984-06-22 | 内挿フイルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS617714A true JPS617714A (ja) | 1986-01-14 |
Family
ID=14991513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12871084A Pending JPS617714A (ja) | 1984-06-22 | 1984-06-22 | 内挿フイルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS617714A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06204797A (ja) * | 1992-10-23 | 1994-07-22 | Grass Valley Group Inc:The | サンプリング・レート変換装置 |
| US7254345B2 (en) | 2001-09-03 | 2007-08-07 | Nec Corporation | Receiver and receiving method capable of detecting an eye aperture size formed by reception data signals |
-
1984
- 1984-06-22 JP JP12871084A patent/JPS617714A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06204797A (ja) * | 1992-10-23 | 1994-07-22 | Grass Valley Group Inc:The | サンプリング・レート変換装置 |
| US7254345B2 (en) | 2001-09-03 | 2007-08-07 | Nec Corporation | Receiver and receiving method capable of detecting an eye aperture size formed by reception data signals |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2910855B2 (ja) | Ｆｓｋ弁別器 | |
| JP3089630B2 (ja) | サンプリングレート変換装置 | |
| JP3400003B2 (ja) | 複素変復調方式 | |
| JPS62190973A (ja) | ノイズリダクシヨン回路 | |
| EP0015681A1 (en) | Binary transversal filter | |
| US4779054A (en) | Digital inphase/quadrature product detector | |
| EP0273581A2 (en) | A method and apparatus for digital compensation and digital equalization | |
| Ozarow et al. | Achievable rates for a constrained Gaussian channel | |
| JPS6348904A (ja) | ロックイン増幅器 | |
| JPS617714A (ja) | 内挿フイルタ | |
| US4755961A (en) | Digital tank circuit | |
| KR20090009080A (ko) | 비균일하게 샘플링된 신호에 대한 가변적 보간기 및 방법 | |
| JPH0746810B2 (ja) | 伝送システム | |
| JPS6331987B2 (ja) | ||
| US6665694B1 (en) | Sampling rate conversion | |
| KR100289404B1 (ko) | 국소대칭강제파형부를 이용한 패턴지터를 줄이는 장치 및 방법 | |
| JPS623517A (ja) | 巡回形デイジタルフイルタ | |
| US4622649A (en) | Convolution processor | |
| JPS642259B2 (ja) | ||
| Spaulding | A new digital coherent demodulator | |
| JP2635361B2 (ja) | 変調装置 | |
| SU790107A1 (ru) | Устройство задержки низкочастотных сигналов | |
| HRP931406A2 (hr) | Digitalni krug za razdvajanje faznog signala i signala ovojnice iz signala jednog bočnog frekvencijskog pojasa | |
| Baghdady | Theory of low-distortion transmission of FM signals through linear systems | |
| GB1570840A (en) | Generation of modulated carrier waves for phase or phase- amplitude shift keying |