[go: up one dir, main page]

JPS617656A - マルチチップパッケ−ジ - Google Patents

マルチチップパッケ−ジ

Info

Publication number
JPS617656A
JPS617656A JP59128918A JP12891884A JPS617656A JP S617656 A JPS617656 A JP S617656A JP 59128918 A JP59128918 A JP 59128918A JP 12891884 A JP12891884 A JP 12891884A JP S617656 A JPS617656 A JP S617656A
Authority
JP
Japan
Prior art keywords
pad
wiring
substrate
seal ring
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59128918A
Other languages
English (en)
Other versions
JPH0365662B2 (ja
Inventor
Yoshitaka Fukuoka
義孝 福岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59128918A priority Critical patent/JPS617656A/ja
Publication of JPS617656A publication Critical patent/JPS617656A/ja
Publication of JPH0365662B2 publication Critical patent/JPH0365662B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野、］ 本発明はハイブリッドＩＣにおいて、チップ部品と埋込
配線との接続替えを容易に行なえるマルチチップパッケ
ージに関する。
［発明の技術的背景とその問題点］ 電子機器の小型化、軽量化が進むにつれ、電子部品の高
密度実装化が一段と強く要請されるようになってきてい
る。
このような背景のもとで、ハイブリッドＩＣは、モノリ
シックＩＣでは実現が困難な大電力・高電圧分野や、多
品種少量生産あるいは多機能化に好適するところから、
その応用分野は急速に拡大してきている。
第２図はハイブリッドＩＣの一例を示すもので、埋込配
線１を多層埋設したセラミック多層基板２上に、埋込配
ｆｌ；Ａ１に導通するボンディングパッド３ａ〜３「が
形成されており、セラミック多層基板２上に配置したＩ
Ｃチップその他のチップ部品４８〜４Ｃの端子はボンド
線５８〜５「を介して所定のボンディングパッド３８〜
３ｔに接続されている。
このようなハイブリッドＩＣは、客先ニーズに応じて開
発設計され、試作品を評価して必要な修正を行ない、所
期の機能が発揮されることを確認した後、製品生産に入
るのが一般的であるが、最近では開発設計から生産まで
の時間的余裕が少ないことが多いため、特に少量製品で
は、試年品の試作評価と製品の生産とを平行して進行さ
せる必要を生ずる場合が少なくない。
このような場合、ＩＣチップ４８〜４Ｃ間、あるいはＩ
Ｃチップと入出力回路間の埋込配線１を追加、削除する
必要が生じた際には、従来はセラミツク多層基板２自体
を作り直していたが、これに要する工数と時間およびパ
ターンマスクや金型等の開発設計費を節減するため、第
３図に示すハイブリッドＩＣの変更方法が−考えられて
いる。
即ち、第２図の構成のハイブリッドＩＣを評価した結果
、例えば、ＩＣチップ４ａと埋込配線１との導通を解き
、代りにＩＣチップ４ａと４ｂの端子間を導通させる必
要があることが判明した場合には、第３図に示すように
、セラミック多層基板２上の配線替えを行なうＩＣ・チ
ップ４ａの端子近傍位置に追加パッド６を取付け、ボン
ド線５ｂの一端をボンディングパッド３ｂから取外して
追加パッド６上に接続した後、追加パッド６とボンディ
ングパッド３ｄの間に追加配線７を配線する。
このようにすれば、原設計のセラミック多層基板を用い
ながら、ＩＣチップ間の接続を容易に変更することがで
き、セラミック多層基板やそれに取付けたＩＣチップを
そのまま利用することができるので、ロスや時間を大幅
に減少させることが可能となる。
また、ボンド線と追加配線の接続は追加パッドを中継し
て行なわれるので、ボンディングは確実に行なわれ、信
頼性が低下することはない。
しかしながら、上述したハイブリッドＩＣの変更方法に
は次のような問題がある。
即ち、マルチチップパッケージにおいては、通常、セラ
ミック多層基板上に金属キャップを固着してチップ部品
を気密に封止するが、この金属キャップの取付は用とし
て基板上にシールリングパターンが設けられているため
、このシールリングパターンをま光いて追加配線を設け
ることはできない。
このため、システム側の変更により、Ｉ１０リードから
の配線を接続替えする場合には適用することができない
。
さらに基板の製造工程で、例えば第１図のＡの部分・が
オープンとなった場合（符号２１．２２が薇来はない）
Ｉ１０シードと接続するにはシーリングパターンを跨い
で追加配線を設けねばならぬため変更不可能であった。
［発明の目的］ 本発明は背景技術における上述の如き問題点を解決すべ
くなされたもので、ハイブリッドＩＣの配線変更を更に
容易に行なえるようにしたマルチチップパッケージを提
供することを目的とするものである。
［発明の概要］ 本発明のマルチチップパッケージは、埋込配線を配設し
た基板上に°複数個のチップ部品を搭載し、その近傍に
前記埋込配線に導通するボンディング゛パッドを形成し
、さらにこれらを囲んでシールリングパターンを形成す
るとともに、前記チップ部品とボンディングパッドとの
間をボンド線で連結し、かつ前記シールリングパターン
上にキャップを封着してなるハイブリッドＩＣにおいて
、前記基板上のシールリングパターンの内側位置に接続
替え用のボンディングパッドを設け、このボンディング
パッドと前記埋込配線とを分岐配線により接続したこと
を特徴とするものである。
［発明の実施例］ 次に、第１図を参照して本発明の詳細な説明する。
同図において、セラミック多層基板１０内には多数の埋
込配線１１が配設されている。
埋込配線１１にはその用途に応じて多くの種類があるが
、これがデータバスであるとすると、その一端は基板の
周縁部に設けたＩ１０バッド１２を介してＩ１０リード
１３に連結されている。１４はＩ１０パッド１２とマル
チチップパッケージ１３を接続する銀ろう層を示す。
セラミック多層基板１０の表面上に設けた接地または電
源電位のダイパッド１５上には、ハンダまたは導電性接
着剤１６を介してＩＣチップその他のチップ部品１７が
固着されている。また、基板１０上にはその周縁部より
やや内側にシールリングパターン１８が枠状に形成され
ており、金属キャップ１９の下端はハンダ層２ｏにより
シールリングパターン１８に気密に接続されている。
埋込配線１１はシールリングパターン１８よりやや内側
位置に設けた分岐配線２０を介して、基板１０上に配設
した小径の接続替え用ボンディングパッド２１に接続さ
れている。また、埋込配線１１から分岐する分岐配線２
２に導通にするボンディングパッド２３とチップ部品１
７の端子の間、および他の配線２４に導通するボンディ
ングパッド２５とチップ部品１７の端子の間はそれぞれ
ボンド線２６．２７でボンディングされている。
上述のように構成した本発明のマルチチップパッケージ
において、例えばチップ部品１７とボンディングパッド
２５との間のボンド線２６をボンディングパッド２１側
に接続替えすることが必要になったような場合には、ボ
ンディングパッド２５側のボンド線２６をボンディング
パッド２１側に接続替えすればよい。
［発明の効果］ 上述しノ〔ように本発明のマルチチップパッケージでは
基板上に、埋込配線に導通する接続替え用のボンディン
グパッドを設けであるから、ボンド線を接続替えするだ
けで簡単に変更要求に応することができる。
また、接続替え用のボンディングパッド２１はシールリ
ングパターン１８の内側に設けられているので、第１図
のＡの部分がオーブンである場合もボンド線や追加配線
をシールリングパターンを跨いで配設する必要がなく、
キャップ内の気密性を低下させるようなことはない。
【図面の簡単な説明】

Claims (2)

    【特許請求の範囲】
  1. （１）埋込配線を配設した基板上に複数個のチップ部品
    を搭載し、その近傍に前記埋込配線に導通するボンディ
    ングパッドを形成し、さらにこれらを囲んでシールリン
    グパターンを形成するとともに、前記チップ部品とボン
    ディングパッドとの間をボンド線で連結し、かつ前記シ
    ールリングパターン上にキャップを封着してなるハイブ
    リッドＩＣにおいて、前記基板上のシールリングパター
    ンの内側位置に接続替え用のボンディングパッドを設け
    、このボンディングパッドと前記埋込配線とを分岐配線
    により接続したことを特徴とするマルチチップパッケー
    ジ。
  2. （２）各埋込配線には接続替え用のボンディングパッド
    が複数ずつ接続されていることを特徴とする特許請求の
    範囲第１項記載のマルチチップパッケージ。
JP59128918A 1984-06-22 1984-06-22 マルチチップパッケ−ジ Granted JPS617656A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59128918A JPS617656A (ja) 1984-06-22 1984-06-22 マルチチップパッケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59128918A JPS617656A (ja) 1984-06-22 1984-06-22 マルチチップパッケ−ジ

Publications (2)

Publication Number Publication Date
JPS617656A true JPS617656A (ja) 1986-01-14
JPH0365662B2 JPH0365662B2 (ja) 1991-10-14

Family

ID=14996590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59128918A Granted JPS617656A (ja) 1984-06-22 1984-06-22 マルチチップパッケ−ジ

Country Status (1)

Country Link
JP (1) JPS617656A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03113852U (ja) * 1990-03-09 1991-11-21
US5280413A (en) * 1992-09-17 1994-01-18 Ceridian Corporation Hermetically sealed circuit modules having conductive cap anchors
US5315486A (en) * 1991-12-16 1994-05-24 General Electric Company Hermetically packaged HDI electronic system
US5359496A (en) * 1989-12-21 1994-10-25 General Electric Company Hermetic high density interconnected electronic system
US7120069B2 (en) * 1991-02-28 2006-10-10 Hitachi, Ltd. Electronic circuit package
JP2008502155A (ja) * 2004-06-04 2008-01-24 イーストマン コダック カンパニー イメージセンサの金属配線

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5359496A (en) * 1989-12-21 1994-10-25 General Electric Company Hermetic high density interconnected electronic system
JPH03113852U (ja) * 1990-03-09 1991-11-21
US7120069B2 (en) * 1991-02-28 2006-10-10 Hitachi, Ltd. Electronic circuit package
US5315486A (en) * 1991-12-16 1994-05-24 General Electric Company Hermetically packaged HDI electronic system
US5280413A (en) * 1992-09-17 1994-01-18 Ceridian Corporation Hermetically sealed circuit modules having conductive cap anchors
WO1994007350A1 (en) * 1992-09-17 1994-03-31 Ceridian Corporation Hermetically sealed circuit modules having conductive cap anchors
JP2008502155A (ja) * 2004-06-04 2008-01-24 イーストマン コダック カンパニー イメージセンサの金属配線
JP4856064B2 (ja) * 2004-06-04 2012-01-18 オムニヴィジョン テクノロジーズ インコーポレイテッド イメージセンサの金属配線

Also Published As

Publication number Publication date
JPH0365662B2 (ja) 1991-10-14

Similar Documents

Publication Publication Date Title
US5600181A (en) Hermetically sealed high density multi-chip package
US4891687A (en) Multi-layer molded plastic IC package
JPS6290953A (ja) 樹脂封止型半導体装置
JPH02501873A (ja) 高密度電子パッケージ及びその製造方法
JPH08148603A (ja) ボールグリッドアレイ型半導体装置およびその製造方法
JPH03225854A (ja) 半導体デバイス及びその製造方法
JPH04273451A (ja) 半導体装置
JPH0613436A (ja) キャリアのない集積回路パッケージ
EP0272390A2 (en) Packages for a semiconductor device
JPS5992556A (ja) 半導体装置
JPS617656A (ja) マルチチップパッケ−ジ
US20040152242A1 (en) Device package utilizing interconnect strips to make connections between package and die
JPS617657A (ja) マルチチツプパツケ−ジ
JPS6220707B2 (ja)
KR100207902B1 (ko) 리드 프레임을 이용한 멀티 칩 패키지
JPH04129250A (ja) 薄型混成集積回路基板
JPS58178544A (ja) リ−ドフレ−ム
US5434450A (en) PGA package type semiconductor device having leads to be supplied with power source potential
JPH07130900A (ja) 半導体装置
JPS617646A (ja) ハイブリツドｉｃの変更方法
JPH04139737A (ja) 半導体チップの実装方法
JPH04164359A (ja) 混成集積回路装置
JPH02102568A (ja) 半導体集積回路装置
JPS617658A (ja) ハイブリツドｉｃの接続変更方法
JPH05343604A (ja) ハイブリッドｉｃとその製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term