JPS58178544A - リ−ドフレ−ム - Google Patents
リ−ドフレ−ムInfo
- Publication number
- JPS58178544A JPS58178544A JP6147682A JP6147682A JPS58178544A JP S58178544 A JPS58178544 A JP S58178544A JP 6147682 A JP6147682 A JP 6147682A JP 6147682 A JP6147682 A JP 6147682A JP S58178544 A JPS58178544 A JP S58178544A
- Authority
- JP
- Japan
- Prior art keywords
- flexible insulating
- insulating plate
- wirings
- plate
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は可撓性絶縁板上に導電箔体を配設した構造のリ
ードフレームに関する。
ードフレームに関する。
半導体装置用のリードフレームは、通常、金属板を打ち
抜き加工して一体形成したものが実用されている。この
種のリードフレームでは、複数個の半導体チップを各独
立に載置する場合、同載置部を外部導出線から浮かせた
状態で設けることが困難であるため、これを支持する余
分な外部導出線を必要とし、形状が大きくな・）たり、
あるいは独立の半導体チップや回路要素の内蔵に限度が
あるという難点を有する。
抜き加工して一体形成したものが実用されている。この
種のリードフレームでは、複数個の半導体チップを各独
立に載置する場合、同載置部を外部導出線から浮かせた
状態で設けることが困難であるため、これを支持する余
分な外部導出線を必要とし、形状が大きくな・）たり、
あるいは独立の半導体チップや回路要素の内蔵に限度が
あるという難点を有する。
一方、半導体集積回路の実装に際し、可撓性絶縁板上に
配設した多数の金属箔リードの先端を半導体チップの所
定の接続部にボンディングする方式が用いられることも
、いわゆるフィルムキャリア方式として、広く知られて
いる。しかるに、かかるフィルムキャリア方式では、フ
ィンガリードと称される前記金属箔リードと半導体チッ
プ−トの多数のポンディングパッド部とを一度のボンデ
ィング工程で形成し得る利点はあるが、複数個の半導体
チップを独立に塔載したり、あるいは、半導体チップと
他の回路要素を複合して塔載する混成集積回路の場合に
は、半導体チップ側、回路要素側のそれぞれの接続部に
バンプ（突起電極）と呼ばれる個有の加工を施こす必要
があり、従来からの組立技術であるダイボンディング、
ワイヤボンディングの技術との融合性に難点がある。
配設した多数の金属箔リードの先端を半導体チップの所
定の接続部にボンディングする方式が用いられることも
、いわゆるフィルムキャリア方式として、広く知られて
いる。しかるに、かかるフィルムキャリア方式では、フ
ィンガリードと称される前記金属箔リードと半導体チッ
プ−トの多数のポンディングパッド部とを一度のボンデ
ィング工程で形成し得る利点はあるが、複数個の半導体
チップを独立に塔載したり、あるいは、半導体チップと
他の回路要素を複合して塔載する混成集積回路の場合に
は、半導体チップ側、回路要素側のそれぞれの接続部に
バンプ（突起電極）と呼ばれる個有の加工を施こす必要
があり、従来からの組立技術であるダイボンディング、
ワイヤボンディングの技術との融合性に難点がある。
本発明は、従来の金属板リードフレームあるいはフィル
ムキャリア方式にみられた上述の問題点を一挙に解消す
るものである。すなわち、本発明は可撓性絶縁板上に１
回路要素体の載置部、相ｑ配線部および外部導出線要部
を導電箔体で形成したリードフレームを提供するもので
ある。
ムキャリア方式にみられた上述の問題点を一挙に解消す
るものである。すなわち、本発明は可撓性絶縁板上に１
回路要素体の載置部、相ｑ配線部および外部導出線要部
を導電箔体で形成したリードフレームを提供するもので
ある。
次に図面を用いて本発明の詳細な説明する。
第１図は本発明の一実施例で、デュアルインライン（Ｄ
ＩＬ）型リードフレームの平面図である。
ＩＬ）型リードフレームの平面図である。
同図において、１，２．３は、たとえば半導体チップ、
あるいは受動回路素子よりなる回路要素体の載置部、４
，６は内部の相互配線部、６．７は外部導出線部、小孔
８，９はスルーホール、１゜は可撓性絶縁板、１１．１
２．１３は可撓性絶縁板１０に設けられた開孔部であり
、さらに、１４．１６は組立工程で使用する送り孔、１
６は枠部である。可撓性絶縁板１ｏは、たとえばポリイ
ミドフィルムが好適に用いられ、この可撓性絶縁板１ｏ
上に導電箔体として銅箔を張り付けて層板になし、この
銅箔部を所望のマスクパターンに写真食刻技法で加工し
、回路要素体の載置部１．２゜β、相互配線部４．６、
外部導出線部６．７および枠部１６を残置させたリード
フレーム構体を形成する。かかる導電箔体は可撓性絶縁
板１ｏの両面に設けられ、これら両面の導電箔体間が１
ｑ路構成上の必要性に応じて、スルーホール８．９を通
じて導電接続される。なお、外部導出線部６．７は強度
維持と外部接続を良好にするために可撓性絶縁板１０を
はさむ両面に設けられ、互いにスルーホール９で導電結
合される。このリードフレームを用いて集積回路を構成
するには、先ず、回路要素体の載置部１，２．３にそれ
ぞれ所定の集゛積回路半導体チップ、抵抗、コンデンサ
等の受動回路素子を選定して載置し、これら各回路要素
体の−各電極部を各外部導出ｍ６．７の力先端部および
所定の相互配線部４．５にそれぞれ周知のワイヤボンデ
ィング技術で金属細線接続する。唾だ、集積回路構成に
抵抗、コンデンサなどの受動回路要素が載置部の個数を
こえて必要であれば、これらの回路要素を、外部導出線
部６．７、相互配線部４．６のいずれかを選択して、は
んだ付けで接続し、各配線部間の接続を要する場合には
金属細線によるワイヤボンディングを行なって充当する
こともできる。相互配線部４．５は、可撓性絶縁板１ｏ
に張り付けられているから、外部導出線部６゜７とは分
離されて、いわゆる浮遊状態で配設されており、混成集
積回路構成の内部結線に有用であり、回路要素の高密度
実装が可能であるのみならず、ワイヤボンディングの際
の中継配線部として用いることにより、金属細線接続の
交錯化を避けることが可能になる。つぎに、集積回路構
成の結線を完了したものは樹脂封止成型により外囲体を
形成するが、このとき、可撓性絶縁板１ｏに開孔１１．
１２を設けたことにより、樹脂がこれらの開孔部に流入
して、同可撓性絶縁板１ｏの両面を包み込む。この結果
、樹脂封止外囲体が集積回路部を確実に内封するととも
に、可撓性絶縁板１゜の両面を覆う際の結合性もよくな
り、外囲体の強度も向上する。なお、樹脂対Ｉト外囲体
の封止側面は可撓性絶縁板１ｏの開孔１１，１２の中央
部を結ぶ鎖線の位置、いわゆる樹脂モールドライン（第
１図中の鎖線）１７に配される。
あるいは受動回路素子よりなる回路要素体の載置部、４
，６は内部の相互配線部、６．７は外部導出線部、小孔
８，９はスルーホール、１゜は可撓性絶縁板、１１．１
２．１３は可撓性絶縁板１０に設けられた開孔部であり
、さらに、１４．１６は組立工程で使用する送り孔、１
６は枠部である。可撓性絶縁板１ｏは、たとえばポリイ
ミドフィルムが好適に用いられ、この可撓性絶縁板１ｏ
上に導電箔体として銅箔を張り付けて層板になし、この
銅箔部を所望のマスクパターンに写真食刻技法で加工し
、回路要素体の載置部１．２゜β、相互配線部４．６、
外部導出線部６．７および枠部１６を残置させたリード
フレーム構体を形成する。かかる導電箔体は可撓性絶縁
板１ｏの両面に設けられ、これら両面の導電箔体間が１
ｑ路構成上の必要性に応じて、スルーホール８．９を通
じて導電接続される。なお、外部導出線部６．７は強度
維持と外部接続を良好にするために可撓性絶縁板１０を
はさむ両面に設けられ、互いにスルーホール９で導電結
合される。このリードフレームを用いて集積回路を構成
するには、先ず、回路要素体の載置部１，２．３にそれ
ぞれ所定の集゛積回路半導体チップ、抵抗、コンデンサ
等の受動回路素子を選定して載置し、これら各回路要素
体の−各電極部を各外部導出ｍ６．７の力先端部および
所定の相互配線部４．５にそれぞれ周知のワイヤボンデ
ィング技術で金属細線接続する。唾だ、集積回路構成に
抵抗、コンデンサなどの受動回路要素が載置部の個数を
こえて必要であれば、これらの回路要素を、外部導出線
部６．７、相互配線部４．６のいずれかを選択して、は
んだ付けで接続し、各配線部間の接続を要する場合には
金属細線によるワイヤボンディングを行なって充当する
こともできる。相互配線部４．５は、可撓性絶縁板１ｏ
に張り付けられているから、外部導出線部６゜７とは分
離されて、いわゆる浮遊状態で配設されており、混成集
積回路構成の内部結線に有用であり、回路要素の高密度
実装が可能であるのみならず、ワイヤボンディングの際
の中継配線部として用いることにより、金属細線接続の
交錯化を避けることが可能になる。つぎに、集積回路構
成の結線を完了したものは樹脂封止成型により外囲体を
形成するが、このとき、可撓性絶縁板１ｏに開孔１１．
１２を設けたことにより、樹脂がこれらの開孔部に流入
して、同可撓性絶縁板１ｏの両面を包み込む。この結果
、樹脂封止外囲体が集積回路部を確実に内封するととも
に、可撓性絶縁板１゜の両面を覆う際の結合性もよくな
り、外囲体の強度も向上する。なお、樹脂対Ｉト外囲体
の封止側面は可撓性絶縁板１ｏの開孔１１，１２の中央
部を結ぶ鎖線の位置、いわゆる樹脂モールドライン（第
１図中の鎖線）１７に配される。
第１図のリードフレームは、実際の集積回路組立工程で
は、第２図に示されるように、多数個を連結した形状で
使用され、また、これを半導体チップや回路要素の載置
工程、ワイヤボンディング工程ならびに樹脂対ｆ１一工
程における自動送り装置に適合させるために、送り孔１
４．１５が利用される。そして、最終工程で、枠部１６
が切り離されて、第３図に示すような半導体集積回路チ
ップを含むＤＩＬ型混成集積回路単体として完成される
。第３図示のＤＩＬ型混成集積回路装置は、゛それの外
部導出線部６．７を用いて、応用機器に直接はんだ付け
するか、あるいはコネクタ類で連結して使用することが
できる。とくに、第３図でもわかるように、外部導出線
部６．７はその樹脂外囲体１８の側で、拡幅部が可撓性
絶縁板１ｏによって一体的に張り合わせられているから
、その外側先端をコネクタ類に挿し込む作業にも十分に
耐える機械的強度を有している。
は、第２図に示されるように、多数個を連結した形状で
使用され、また、これを半導体チップや回路要素の載置
工程、ワイヤボンディング工程ならびに樹脂対ｆ１一工
程における自動送り装置に適合させるために、送り孔１
４．１５が利用される。そして、最終工程で、枠部１６
が切り離されて、第３図に示すような半導体集積回路チ
ップを含むＤＩＬ型混成集積回路単体として完成される
。第３図示のＤＩＬ型混成集積回路装置は、゛それの外
部導出線部６．７を用いて、応用機器に直接はんだ付け
するか、あるいはコネクタ類で連結して使用することが
できる。とくに、第３図でもわかるように、外部導出線
部６．７はその樹脂外囲体１８の側で、拡幅部が可撓性
絶縁板１ｏによって一体的に張り合わせられているから
、その外側先端をコネクタ類に挿し込む作業にも十分に
耐える機械的強度を有している。
本発明は、第１図〜第３図の実施例で示したＤＩＬ型集
積回路装置に限らず、７ングルインライン（ＳＩＬ）型
、フラットパッケージ型の集積回路装置に対しても適用
可能であり、さらには任意の外囲体形状および外部導出
線部形状のものにも適用され、実質上、可撓性絶縁板−
ヒに、回路要素体の載置部、相互配線部および外部導出
線要部を導電箔体で形成して構成されたものである。本
発明のリードフレームには、導電箔体が可撓性絶縁板の
両面上にあって、互いにスルーホールで導電接続された
もの、可撓性絶縁板上に導電箔体よりなる回路要素体の
載置部を複数に有するもの、可撓性絶縁板の一部に成型
用樹脂の流通可能な開孔を有するものが、それぞれ、実
施態様として例示される。
積回路装置に限らず、７ングルインライン（ＳＩＬ）型
、フラットパッケージ型の集積回路装置に対しても適用
可能であり、さらには任意の外囲体形状および外部導出
線部形状のものにも適用され、実質上、可撓性絶縁板−
ヒに、回路要素体の載置部、相互配線部および外部導出
線要部を導電箔体で形成して構成されたものである。本
発明のリードフレームには、導電箔体が可撓性絶縁板の
両面上にあって、互いにスルーホールで導電接続された
もの、可撓性絶縁板上に導電箔体よりなる回路要素体の
載置部を複数に有するもの、可撓性絶縁板の一部に成型
用樹脂の流通可能な開孔を有するものが、それぞれ、実
施態様として例示される。
本発明によれば、可撓性絶縁板上に導電箔体で々る回路
要素体の載置部、相互配線部および外部導出線部を有す
るから、集積回路要素としての半導体チップ、各種の受
動回路要素をそれぞれ内部結線して、単一封止外囲体内
に収納でき、高密度実装を達成することができる。加え
て、本発明によれば、ダイボンディング、ワイヤボンデ
ィングなどの組立技術や、トランスフプモールド樹脂成
型封止も可能であり、従来からの集積回路構成に用いら
れる慣用技術との融合性にもすぐれたリードフレームが
実現されるので、本発明のリードフレームの工業的価値
は大きいものである。
要素体の載置部、相互配線部および外部導出線部を有す
るから、集積回路要素としての半導体チップ、各種の受
動回路要素をそれぞれ内部結線して、単一封止外囲体内
に収納でき、高密度実装を達成することができる。加え
て、本発明によれば、ダイボンディング、ワイヤボンデ
ィングなどの組立技術や、トランスフプモールド樹脂成
型封止も可能であり、従来からの集積回路構成に用いら
れる慣用技術との融合性にもすぐれたリードフレームが
実現されるので、本発明のリードフレームの工業的価値
は大きいものである。
第１図は本発明の実施例のリードフレームの平面斡拡大
図、第２図は本発明の実施例に係るリードフレームの連
結体を示す図、第３図は本発明の実施例による集積回路
装置実装体の斜視図である。 １．２．３・・・・・・回路要素体の載置部、４．６・
・・・・・相互配線部、６．７・・・・・・外部導出線
部、８．９・・・・・スルーホール、１０・・・・・・
可撓性絶ｍ板、１１゜１２．１３・・・・・・開孔部、
１４．１５・・・・・・送り孔、１６・・・・・・枠部
、１７・・・・・・樹脂封止側面、１８・・・・・・樹
脂外囲体。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
図、第２図は本発明の実施例に係るリードフレームの連
結体を示す図、第３図は本発明の実施例による集積回路
装置実装体の斜視図である。 １．２．３・・・・・・回路要素体の載置部、４．６・
・・・・・相互配線部、６．７・・・・・・外部導出線
部、８．９・・・・・スルーホール、１０・・・・・・
可撓性絶ｍ板、１１゜１２．１３・・・・・・開孔部、
１４．１５・・・・・・送り孔、１６・・・・・・枠部
、１７・・・・・・樹脂封止側面、１８・・・・・・樹
脂外囲体。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
Claims (1)
- 【特許請求の範囲】 （１）可撓性絶縁板上に、回路要素体の載置部、相互配
線部および外部導出線要部ｐ′導電箔体で形成されてい
ることを特徴とするリードフレーム。 し）導電箔体が可撓性絶縁板の両面上に形成されており
、前記導電箔体が互いにスルーホールで導電接続されて
いることを特徴とする特許請求の範囲第１項に記載のリ
ードフレーム。 図 回路要素体の載置部を複数有することを特徴とする
特許請求の範囲第１項に記載の１ノードフレーム。 （４）可撓性絶縁板に封止用樹脂の流通可能な開孔を有
することを特徴とする特許請求の範囲第１項に記載のリ
ードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6147682A JPS58178544A (ja) | 1982-04-12 | 1982-04-12 | リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6147682A JPS58178544A (ja) | 1982-04-12 | 1982-04-12 | リ−ドフレ−ム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58178544A true JPS58178544A (ja) | 1983-10-19 |
| JPH0517709B2 JPH0517709B2 (ja) | 1993-03-09 |
Family
ID=13172148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6147682A Granted JPS58178544A (ja) | 1982-04-12 | 1982-04-12 | リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58178544A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4721994A (en) * | 1985-06-25 | 1988-01-26 | Toray Silicone Co., Ltd. | Lead frame for semiconductor devices |
| US5075760A (en) * | 1988-01-18 | 1991-12-24 | Texas Instruments Incorporated | Semiconductor device package assembly employing flexible tape |
| US5084753A (en) * | 1989-01-23 | 1992-01-28 | Analog Devices, Inc. | Packaging for multiple chips on a single leadframe |
| JPH0514516Y2 (ja) * | 1988-10-28 | 1993-04-19 | ||
| US6897092B2 (en) | 1999-09-03 | 2005-05-24 | Micron Technology, Inc. | Method of supporting a substrate film |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5343475A (en) * | 1976-10-01 | 1978-04-19 | Seiko Epson Corp | Flexible tape structure for gang bonding |
| JPS54161270A (en) * | 1978-06-09 | 1979-12-20 | Nec Corp | Lead frame for integrated-circuit device |
| JPS5585051A (en) * | 1978-12-22 | 1980-06-26 | Hitachi Ltd | Preparation of multilayer wiring structure |
| JPS5678255U (ja) * | 1979-11-07 | 1981-06-25 | ||
| JPS5788752A (en) * | 1980-11-25 | 1982-06-02 | Hitachi Ltd | Lead frame and semiconductor device prepared by using the same |
-
1982
- 1982-04-12 JP JP6147682A patent/JPS58178544A/ja active Granted
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5343475A (en) * | 1976-10-01 | 1978-04-19 | Seiko Epson Corp | Flexible tape structure for gang bonding |
| JPS54161270A (en) * | 1978-06-09 | 1979-12-20 | Nec Corp | Lead frame for integrated-circuit device |
| JPS5585051A (en) * | 1978-12-22 | 1980-06-26 | Hitachi Ltd | Preparation of multilayer wiring structure |
| JPS5678255U (ja) * | 1979-11-07 | 1981-06-25 | ||
| JPS5788752A (en) * | 1980-11-25 | 1982-06-02 | Hitachi Ltd | Lead frame and semiconductor device prepared by using the same |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4721994A (en) * | 1985-06-25 | 1988-01-26 | Toray Silicone Co., Ltd. | Lead frame for semiconductor devices |
| US5075760A (en) * | 1988-01-18 | 1991-12-24 | Texas Instruments Incorporated | Semiconductor device package assembly employing flexible tape |
| JPH0514516Y2 (ja) * | 1988-10-28 | 1993-04-19 | ||
| US5084753A (en) * | 1989-01-23 | 1992-01-28 | Analog Devices, Inc. | Packaging for multiple chips on a single leadframe |
| US6897092B2 (en) | 1999-09-03 | 2005-05-24 | Micron Technology, Inc. | Method of supporting a substrate film |
| US6975021B1 (en) * | 1999-09-03 | 2005-12-13 | Micron Technology, Inc. | Carrier for substrate film |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0517709B2 (ja) | 1993-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6228683B1 (en) | High density leaded ball-grid array package | |
| US4941033A (en) | Semiconductor integrated circuit device | |
| JPS6290953A (ja) | 樹脂封止型半導体装置 | |
| WO1999065062A9 (en) | Ic stack utilizing secondary leadframes | |
| JPH01251778A (ja) | Ｉｃカード | |
| JPH05121644A (ja) | 電子回路デバイス | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JPS58178544A (ja) | リ−ドフレ−ム | |
| JP3029736B2 (ja) | 混成集積回路装置の製造方法 | |
| JP2798108B2 (ja) | 混成集積回路装置 | |
| JPS616832A (ja) | 実装体 | |
| JPH01289273A (ja) | 配線基板 | |
| JPH02343A (ja) | 電子部品搭載用基板 | |
| JPH05343610A (ja) | 混成集積回路装置 | |
| JPH04155856A (ja) | 混成集積回路装置およびその製造方法 | |
| JPH07122701A (ja) | 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム | |
| JPS6154656A (ja) | 半導体装置 | |
| JPH11102991A (ja) | 半導体素子搭載フレーム | |
| JPS60200559A (ja) | メモリモジュール | |
| JPH06216492A (ja) | 電子装置 | |
| JPH07283274A (ja) | 半導体装置及び接合シート | |
| JPS60240153A (ja) | 電子部品体 | |
| JP2568057B2 (ja) | 集積回路装置 | |
| JPH0222886A (ja) | 混成集積回路 | |
| JPH03236245A (ja) | 半導体装置 |