JPS6158306A - トランジスタの並列接続回路 - Google Patents
トランジスタの並列接続回路Info
- Publication number
- JPS6158306A JPS6158306A JP59180076A JP18007684A JPS6158306A JP S6158306 A JPS6158306 A JP S6158306A JP 59180076 A JP59180076 A JP 59180076A JP 18007684 A JP18007684 A JP 18007684A JP S6158306 A JPS6158306 A JP S6158306A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- winding
- transistors
- diodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/12—Modifications for increasing the maximum permissible switched current
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は複数個のトランジスタを並列接続する回路に関
する。
する。
第２図は従来のトランジスタの並列接続回路を示す図で
ある。同図において、Ｑ□、Ｑ２は夫々が並列接続され
ているトランジスタ、Ｔ。
ある。同図において、Ｑ□、Ｑ２は夫々が並列接続され
ているトランジスタ、Ｔ。
は帰還巻線Ｎ１、駆動巻線Ｎ２、制御巻線Ｎ。
を有する駆動トランス、Ｔ１ は上記各トランジスタ
Ｑ１、Ｑ２ に流れる電流を均等にするバランサ用変
流器であシ、該変流器の等しい巻数の１次巻線Ｎ、及び
２次巻線Ｎ、は夫々トランジスタＱ□ 、Ｑ２ のエ
ミッタに直列接続されてい 。
Ｑ１、Ｑ２ に流れる電流を均等にするバランサ用変
流器であシ、該変流器の等しい巻数の１次巻線Ｎ、及び
２次巻線Ｎ、は夫々トランジスタＱ□ 、Ｑ２ のエ
ミッタに直列接続されてい 。
る。１．２は主回路端子である。尚、各巻線に付されて
いる黒点は同一極性を示す。
いる黒点は同一極性を示す。
次にこの回路の動作を説明する。今、各トランジスタＱ
ユ 、Ｑ２ が負荷電流を等しく分担しているとすれ
ば、トランジスタＱ、 、Ｑ２ のエミッタ電流は
等しい。従ってバランサ用変流器Ｔ８ の巻線Ｎｐ％
Ｎｓ に流れる電流も等しく、巻線Ｎ、と巻線Ｎ３
は逆極性で且つ等しい巻数であるから夫々の電流の形
成する磁束は打消し合って巻線Ｎ ％Ｎ８ の両端電圧
は零である。
ユ 、Ｑ２ が負荷電流を等しく分担しているとすれ
ば、トランジスタＱ、 、Ｑ２ のエミッタ電流は
等しい。従ってバランサ用変流器Ｔ８ の巻線Ｎｐ％
Ｎｓ に流れる電流も等しく、巻線Ｎ、と巻線Ｎ３
は逆極性で且つ等しい巻数であるから夫々の電流の形
成する磁束は打消し合って巻線Ｎ ％Ｎ８ の両端電圧
は零である。
ところが、今、電流バランスが崩れて、例えばトランジ
スタＱ１ の電流がトランジスタＱ２ の電流よりも
増加したとするとこの増加した電流の磁束の変化によシ
巻線Ｎ、 （従って巻線Ｎ３にも）には図示極性の電
圧ｅ１ が誘起される。
スタＱ１ の電流がトランジスタＱ２ の電流よりも
増加したとするとこの増加した電流の磁束の変化によシ
巻線Ｎ、 （従って巻線Ｎ３にも）には図示極性の電
圧ｅ１ が誘起される。
該電圧ｅ１ は駆動巻線Ｎ２ の電圧ｅ０ と逆極
性なのでトランジスタのバイアスを浅＜シ、エミツタ電
流全減少させる。同時に巻線Ｎ３ に誘起された電圧−
ｅｌは駆動巻線Ｎ２ のｔ圧ｅ０ と同極性であって
トランジスタＱ２ のバイアスを深くシ、エミッタ電
流を増加させる。これによりトランジスタＱ、 、Ｑ
２ の電流のアンバランスが補償される。以上の説明
はトランジスタＱ工の電流の増加についてのみの説明で
あるが電流の減少についても同様に説明できる。又、ト
ランジスタＱ２ についても全く同様である。
性なのでトランジスタのバイアスを浅＜シ、エミツタ電
流全減少させる。同時に巻線Ｎ３ に誘起された電圧−
ｅｌは駆動巻線Ｎ２ のｔ圧ｅ０ と同極性であって
トランジスタＱ２ のバイアスを深くシ、エミッタ電
流を増加させる。これによりトランジスタＱ、 、Ｑ
２ の電流のアンバランスが補償される。以上の説明
はトランジスタＱ工の電流の増加についてのみの説明で
あるが電流の減少についても同様に説明できる。又、ト
ランジスタＱ２ についても全く同様である。
しかしこの従来回路では、上記トランジスタＱ□ とＱ
２ の特性上の相異から該トランジスタＱ１、Ｑ２ｔ
−同時にターンオフ、或はターンオフさせることが難し
く、従ってターンオン時にはターンオンの遅いトランジ
スタに、又ターンオフ時にはターンオフの速いトランジ
スタニ夫々電圧２Ｅ（Ｅは主回路端子１．２間に印加さ
れる電源電圧）が印加される為、耐圧の高いトランジス
タを必要とするという欠点がめった。
２ の特性上の相異から該トランジスタＱ１、Ｑ２ｔ
−同時にターンオフ、或はターンオフさせることが難し
く、従ってターンオン時にはターンオンの遅いトランジ
スタに、又ターンオフ時にはターンオフの速いトランジ
スタニ夫々電圧２Ｅ（Ｅは主回路端子１．２間に印加さ
れる電源電圧）が印加される為、耐圧の高いトランジス
タを必要とするという欠点がめった。
本発明は以上の欠点を除去するために、上記バランサ用
変流器の１次巻線或は／及び２次巻線の両端にダイオー
ドを接続したことを特徴とするトランジスタの並列接続
回路を提供するものである。
変流器の１次巻線或は／及び２次巻線の両端にダイオー
ドを接続したことを特徴とするトランジスタの並列接続
回路を提供するものである。
本発明は上記のような構成になっているので、トランジ
スタのターンオン及びターンオフ時に、トランジスタの
エミッタに接続されたバランサ用変流器の各巻線に誘起
する電圧上上記ダイオードの順方向ドロップ電圧以下に
抑制することにより並列接続された各トランジスタがほ
ぼ同時にターンオン、ターンオフするように動作させる
ことができると共に、各トランジスタのコレクタ・エミ
ッタ間電圧を電源電圧と上記ダイオードの順方向ドロッ
プ電圧の和の電圧以下に抑制することができる。
スタのターンオン及びターンオフ時に、トランジスタの
エミッタに接続されたバランサ用変流器の各巻線に誘起
する電圧上上記ダイオードの順方向ドロップ電圧以下に
抑制することにより並列接続された各トランジスタがほ
ぼ同時にターンオン、ターンオフするように動作させる
ことができると共に、各トランジスタのコレクタ・エミ
ッタ間電圧を電源電圧と上記ダイオードの順方向ドロッ
プ電圧の和の電圧以下に抑制することができる。
第１図は本発明の一実施例を示す図でおる。
同図において、変流器Ｔ１ の巻数の等しい１次巻Ｍ
Ｎ、及び２次巻線Ｎ、の両端に夫々巻線Ｎ、 、Ｎ、に
発生するＴｔ８Ｅｔ−制限するダイオ−欅 ドＤ１．
Ｄ、 が接続されている。
Ｎ、及び２次巻線Ｎ、の両端に夫々巻線Ｎ、 、Ｎ、に
発生するＴｔ８Ｅｔ−制限するダイオ−欅 ドＤ１．
Ｄ、 が接続されている。
次にこの回路の動作を説明する。トランジスタＱ１、Ｑ
２ が共にオンしている状態の動作は第２図の説明と同
様であるので省略し、トランジスタＱ１、Ｑ２ のタ
ーンオン時、ターンオフ時の動作について説明する。
２ が共にオンしている状態の動作は第２図の説明と同
様であるので省略し、トランジスタＱ１、Ｑ２ のタ
ーンオン時、ターンオフ時の動作について説明する。
先ストランジスタのターンオン時の動作について説明す
る。例えはトランジスタのターンオン時にトランジスタ
Ｑ８ がＱ２ よシ先にオンしようとすると、巻線
Ｎ、に黒点を正とする電圧が誘起し、ダイオードＤ２？
！−通して電流ｉＤ２が流れる。この為トランジスタＱ
２ のエミッタ電圧は負の電圧−ｖＤ２（ｖＤ２はダイ
オードＤ２ の順方向ドロップ電圧）となフ、トラン
ジスタＱ２のペース・エミッタ間は順方向バイアスとな
ってトランジスタＱ２七オンさせるように作用する。他
方トランジスタＱ１ のエミッタ電圧は正の電圧ｖＤ２
となってトランジスタＱ１ のペース・エミッタ間は
逆バイアスとなり、トランジスタＱ１ｔ″オフさせるよ
うに作用する。このようにしてトランジスタのターンオ
ン時にはトランジスタＱ、 、Ｑ、 ｔ−はぼ同時
にオンさせることができると共に、トランジスタＱ２
のコレクタ・エミッタ間電圧’ｉＥ＋ｖＤ２に抑制する
ことができる。
る。例えはトランジスタのターンオン時にトランジスタ
Ｑ８ がＱ２ よシ先にオンしようとすると、巻線
Ｎ、に黒点を正とする電圧が誘起し、ダイオードＤ２？
！−通して電流ｉＤ２が流れる。この為トランジスタＱ
２ のエミッタ電圧は負の電圧−ｖＤ２（ｖＤ２はダイ
オードＤ２ の順方向ドロップ電圧）となフ、トラン
ジスタＱ２のペース・エミッタ間は順方向バイアスとな
ってトランジスタＱ２七オンさせるように作用する。他
方トランジスタＱ１ のエミッタ電圧は正の電圧ｖＤ２
となってトランジスタＱ１ のペース・エミッタ間は
逆バイアスとなり、トランジスタＱ１ｔ″オフさせるよ
うに作用する。このようにしてトランジスタのターンオ
ン時にはトランジスタＱ、 、Ｑ、 ｔ−はぼ同時
にオンさせることができると共に、トランジスタＱ２
のコレクタ・エミッタ間電圧’ｉＥ＋ｖＤ２に抑制する
ことができる。
次にトランジスタのターンオフ時の動作について説明す
る。例えばトランジスタのターンオフ時にトランジスタ
Ｑ１ がＱ２ よシ先にオフしようとすると、巻線
Ｎｐ に黒点を負とする電圧が誘起し、ダイオードＤ
１ 全通して電流’ＤＩが流れる。この為トランジスタ
Ｑ１ のエミッタ電圧は負の電圧−ｖＤ８（ｖＤｌは
ダイオードＤ□ の順方向ドロップ電圧）となシ、トラ
ンジスタＱ１のペース・エミッタ間は順方向バイアスと
なってトランジスタＱ１ ｋオンさせるように作用する
。他方トランジスタＱ２ のエミッタ電圧は正の電圧
ｖＤよとなってトランジスタＱ２ のペース・エミッ
タ間は逆バイアスとなり、トランジスタＱ２ヲオフさせ
るように作用する。このようにしてトランジスタのター
ンオフ時にはトランジスタＱｌ 、Ｑ２ ｋ−はぼ同
時にオフさせることができると共に、トランジスタＱ０
のコレクターエミッタ間電圧’ｋＥ＋ＶＤ１に抑制
することができる。
る。例えばトランジスタのターンオフ時にトランジスタ
Ｑ１ がＱ２ よシ先にオフしようとすると、巻線
Ｎｐ に黒点を負とする電圧が誘起し、ダイオードＤ
１ 全通して電流’ＤＩが流れる。この為トランジスタ
Ｑ１ のエミッタ電圧は負の電圧−ｖＤ８（ｖＤｌは
ダイオードＤ□ の順方向ドロップ電圧）となシ、トラ
ンジスタＱ１のペース・エミッタ間は順方向バイアスと
なってトランジスタＱ１ ｋオンさせるように作用する
。他方トランジスタＱ２ のエミッタ電圧は正の電圧
ｖＤよとなってトランジスタＱ２ のペース・エミッ
タ間は逆バイアスとなり、トランジスタＱ２ヲオフさせ
るように作用する。このようにしてトランジスタのター
ンオフ時にはトランジスタＱｌ 、Ｑ２ ｋ−はぼ同
時にオフさせることができると共に、トランジスタＱ０
のコレクターエミッタ間電圧’ｋＥ＋ＶＤ１に抑制
することができる。
第３図は本発明の他の一実施例上水す図である。同図に
おいて、Ｔ１、Ｔ２ は１次巻線Ｎ、１、Ｎ と２次
巻線Ｎ、Ｎｓ□の巻数比が１：ｎでｐ２
８１ おる同一規格の変流器であシ、２次巻線Ｎ、１、Ｎ８□
の両端に夫々ダイオードＤ１、Ｄ２ が接続されてい
る。この実施例と第１図の実施例とは。
おいて、Ｔ１、Ｔ２ は１次巻線Ｎ、１、Ｎ と２次
巻線Ｎ、Ｎｓ□の巻数比が１：ｎでｐ２
８１ おる同一規格の変流器であシ、２次巻線Ｎ、１、Ｎ８□
の両端に夫々ダイオードＤ１、Ｄ２ が接続されてい
る。この実施例と第１図の実施例とは。
第１図の実施例がトランジスタＱ、 、Ｑ２ のエ
ミッタに直列接続されている巻線に誘起される電圧を該
巻線の両端に接続されているダイオードＤ１、Ｄ２
により直接制限しようとするものであるのに対してこの
実施例は変流器Ｔ、、Ｔ２の２次巻線Ｎ、、％Ｎ、□に
発生する電圧を制限することによって間接的に変流器Ｔ
、 、Ｔ２０１次巻線Ｎ ＳＮ の電圧を制限し
ようとするとｐｉ ｐ２ ころが異なるのみで、動作は第１図の実施例で説明した
のとほぼ同様であり、同様の効果が得られる。特にこの
実施例においては変流器Ｔ１、Ｔ２ の１次巻線と２次
巻線の巻数比’に１ ： ｎとしているので、ダイオー
ドＤ□ 、Ｄ２ ｔ−流れる電流は第１図の実施例に
用いられているダイオ−）”Ｄｌ、Ｄ、 ｔ−流れる
ｔｍの１／ｎで足りることとなシ、電流容量の小さなダ
イオードを用いることができ、装置ｋ小型化するのに適
している。
ミッタに直列接続されている巻線に誘起される電圧を該
巻線の両端に接続されているダイオードＤ１、Ｄ２
により直接制限しようとするものであるのに対してこの
実施例は変流器Ｔ、、Ｔ２の２次巻線Ｎ、、％Ｎ、□に
発生する電圧を制限することによって間接的に変流器Ｔ
、 、Ｔ２０１次巻線Ｎ ＳＮ の電圧を制限し
ようとするとｐｉ ｐ２ ころが異なるのみで、動作は第１図の実施例で説明した
のとほぼ同様であり、同様の効果が得られる。特にこの
実施例においては変流器Ｔ１、Ｔ２ の１次巻線と２次
巻線の巻数比’に１ ： ｎとしているので、ダイオー
ドＤ□ 、Ｄ２ ｔ−流れる電流は第１図の実施例に
用いられているダイオ−）”Ｄｌ、Ｄ、 ｔ−流れる
ｔｍの１／ｎで足りることとなシ、電流容量の小さなダ
イオードを用いることができ、装置ｋ小型化するのに適
している。
第４図は本発明の他の一実施例を示す図である。同図に
おいて、Ｔ１ 〜Ｔ３ は１次巻線Ｎｐ０〜Ｎｐ３と
２次巻線Ｎｓ１〜Ｎ８．の巻数比が１：ｎである同一規
格の変流器であり、１次善線Ｎ、１〜Ｎｐ３の両端に夫
々ダイオードＤ□ 〜Ｄ３ が接続嘔れている。この
実施例は第１図の実施例が２つのトランジスタＱ１、Ｑ
２ の並列接続回路であるのに対して、３つのトランジ
スタＱ１〜Ｑ３の並列接続回路でるる点が異なるが、動
作は第１図の実施例で述べたのとほぼ同様であシ同様−
の効果が得られる。
おいて、Ｔ１ 〜Ｔ３ は１次巻線Ｎｐ０〜Ｎｐ３と
２次巻線Ｎｓ１〜Ｎ８．の巻数比が１：ｎである同一規
格の変流器であり、１次善線Ｎ、１〜Ｎｐ３の両端に夫
々ダイオードＤ□ 〜Ｄ３ が接続嘔れている。この
実施例は第１図の実施例が２つのトランジスタＱ１、Ｑ
２ の並列接続回路であるのに対して、３つのトランジ
スタＱ１〜Ｑ３の並列接続回路でるる点が異なるが、動
作は第１図の実施例で述べたのとほぼ同様であシ同様−
の効果が得られる。
尚、以上の実施例ではトランジスタ１２個或は６個差列
接続した回路について述べたが、４個以上のトランジス
タ全並列接続した回路についても同様に実施することが
できる。又、巻線の両端に接続するダイオードは１個に
限らず必要に応じて数個直列接続したものを使用するこ
とができる。
接続した回路について述べたが、４個以上のトランジス
タ全並列接続した回路についても同様に実施することが
できる。又、巻線の両端に接続するダイオードは１個に
限らず必要に応じて数個直列接続したものを使用するこ
とができる。
以上述べ次ように本発明は複数個のトランジスタを並列
接続する回路において、上記各トランジスタのエミッタ
に変流器の１次巻線或は２次巻線を直列接続し、且つ該
変流器の１次巻線或は／及び２次巻線の両端にダイオー
ドを接続したこと七特徴とするトランジスタの並列接続
回路でおる。本発明はこのような特徴を有する°ので並
列接続された複数個のトランジスタをほぼ同時にターン
オン、ターンオフすることができると共に、上記各トラ
ンジスタのコレクタ・エミッタ間電圧？電源電圧と上記
ダイオードの順方向ドロップ電圧の和以下に抑制するこ
とができる。
接続する回路において、上記各トランジスタのエミッタ
に変流器の１次巻線或は２次巻線を直列接続し、且つ該
変流器の１次巻線或は／及び２次巻線の両端にダイオー
ドを接続したこと七特徴とするトランジスタの並列接続
回路でおる。本発明はこのような特徴を有する°ので並
列接続された複数個のトランジスタをほぼ同時にターン
オン、ターンオフすることができると共に、上記各トラ
ンジスタのコレクタ・エミッタ間電圧？電源電圧と上記
ダイオードの順方向ドロップ電圧の和以下に抑制するこ
とができる。
第１図は本発明の一実施例上水す図、第２図は従来のト
ランジスタの並列接続回路を示す図、第３図及び第４図
は本発明の他の一実施例を示す図でおる。 １．２・・・主回路端子 Ｑｌ、 Ｑ２． ＱＢ・・・トランジスタＴ ・・・駆
動トランス Ｎｏ・・・帰還巻線Ｎ２・・・駆動巻線
Ｎ３・・・制御巻線Ｔ１．Ｔ２．Ｔ３・・・バ
ランサ用変流器Ｎ、 、Ｎ 、Ｎ 、Ｎ ・・
・１次巻線ｐｉ ｐ２ ｐ３ Ｎ、、Ｎ、□、 Ｎ８２． Ｎｌ５３・・・２次巻線Ｄ
１． Ｄ２． Ｄ、・・・ダイオード特許出願人 オ
リジン電気株式会社 先 １ 図 第 ２ 図 １．２−一一玉Ｃ］踵ス） にｂ、Ｑｚ・−一トラ）９スフ Ｔｏ−−−Ａ区重カＦう）大 丁ドー Ｉす：１〕す秤１ｊう矢壁シ Ｄｌ、Ｄ２−−・フ゛イ才−ば ＋）ｚ・−主回路！痛今 Ｑ＋、Ｑｚ −−−１−ラ〉ジ入り Ｔｏ −−コ区勤トラ〉人 エピ司イラ〉が弔蛮法恭
ランジスタの並列接続回路を示す図、第３図及び第４図
は本発明の他の一実施例を示す図でおる。 １．２・・・主回路端子 Ｑｌ、 Ｑ２． ＱＢ・・・トランジスタＴ ・・・駆
動トランス Ｎｏ・・・帰還巻線Ｎ２・・・駆動巻線
Ｎ３・・・制御巻線Ｔ１．Ｔ２．Ｔ３・・・バ
ランサ用変流器Ｎ、 、Ｎ 、Ｎ 、Ｎ ・・
・１次巻線ｐｉ ｐ２ ｐ３ Ｎ、、Ｎ、□、 Ｎ８２． Ｎｌ５３・・・２次巻線Ｄ
１． Ｄ２． Ｄ、・・・ダイオード特許出願人 オ
リジン電気株式会社 先 １ 図 第 ２ 図 １．２−一一玉Ｃ］踵ス） にｂ、Ｑｚ・−一トラ）９スフ Ｔｏ−−−Ａ区重カＦう）大 丁ドー Ｉす：１〕す秤１ｊう矢壁シ Ｄｌ、Ｄ２−−・フ゛イ才−ば ＋）ｚ・−主回路！痛今 Ｑ＋、Ｑｚ −−−１−ラ〉ジ入り Ｔｏ −−コ区勤トラ〉人 エピ司イラ〉が弔蛮法恭
Claims (1)
- 複数個のトランジスタを並列接続する回路において、上
記各トランジスタのエミッタに変流器の１次巻線或は２
次巻線を直列接続し、且つ該変流器の１次巻線或は／及
び２次巻線の両端にダイオードを接続したことを特徴と
するトランジスタの並列接続回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59180076A JPS6158306A (ja) | 1984-08-29 | 1984-08-29 | トランジスタの並列接続回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59180076A JPS6158306A (ja) | 1984-08-29 | 1984-08-29 | トランジスタの並列接続回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6158306A true JPS6158306A (ja) | 1986-03-25 |
| JPH0261176B2 JPH0261176B2 (ja) | 1990-12-19 |
Family
ID=16077033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59180076A Granted JPS6158306A (ja) | 1984-08-29 | 1984-08-29 | トランジスタの並列接続回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6158306A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5953523A (ja) * | 1982-09-22 | 1984-03-28 | Sumitomo Bakelite Co Ltd | 合成樹脂用難燃剤 |
| EP0287166A2 (de) * | 1987-04-15 | 1988-10-19 | Philips Patentverwaltung GmbH | Schaltungsanordnung zur Begrenzung der Einschaltstromspitzen bei einem Schalttransistor |
| US20090055664A1 (en) * | 2007-08-20 | 2009-02-26 | Funai Electric Co., Ltd. | Communication Device |
-
1984
- 1984-08-29 JP JP59180076A patent/JPS6158306A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5953523A (ja) * | 1982-09-22 | 1984-03-28 | Sumitomo Bakelite Co Ltd | 合成樹脂用難燃剤 |
| JPS6218572B2 (ja) * | 1982-09-22 | 1987-04-23 | Sumitomo Bakelite Co | |
| EP0287166A2 (de) * | 1987-04-15 | 1988-10-19 | Philips Patentverwaltung GmbH | Schaltungsanordnung zur Begrenzung der Einschaltstromspitzen bei einem Schalttransistor |
| US20090055664A1 (en) * | 2007-08-20 | 2009-02-26 | Funai Electric Co., Ltd. | Communication Device |
| US8214659B2 (en) * | 2007-08-20 | 2012-07-03 | Funai Electric Co., Ltd. | Communication device having pull-up voltage supply circuit supplying pull-up voltage via one power supply during standby state and another power supply during power-on state |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0261176B2 (ja) | 1990-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3699358A (en) | Current sharing parallel transistor circuit | |
| US4121118A (en) | Bipolar signal generating apparatus | |
| US4201957A (en) | Power inverter having parallel switching elements | |
| JPS6158306A (ja) | トランジスタの並列接続回路 | |
| US3858119A (en) | Folded push-pull amplifier | |
| JP4631409B2 (ja) | 半導体スイッチ回路 | |
| US4204265A (en) | Static converter suitable for high input voltage applications | |
| JPH11136939A (ja) | スイッチング電源 | |
| TWI876726B (zh) | 邏輯電路和包含邏輯電路的前端模組 | |
| KR100224124B1 (ko) | 디씨-디씨 컨버터 | |
| JP7281812B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JPS61257035A (ja) | Ｌｅｄ駆動回路 | |
| JPS61161020A (ja) | Ｎｍｏｓインバ−タ回路 | |
| SU1314439A1 (ru) | Двухтактный усилитель мощности | |
| SU754382A1 (ru) | Стабилизатор напряжения постоянного тока 1 | |
| SU1246361A1 (ru) | Транзисторный ключ переменного тока | |
| US3218567A (en) | Multiple-stage signal translation apparatus including transformer coupling and a bridge circuit | |
| SU1193762A1 (ru) | Устройство дл управлени силовым транзистором | |
| SU1480069A1 (ru) | Двухтактный самовозбуждающийс инвертор | |
| SU1617583A1 (ru) | Трехфазный двухполупериодный выпр митель | |
| JPH0628833Y2 (ja) | 信号入力装置 | |
| SU1462465A1 (ru) | Усилитель | |
| SU807469A1 (ru) | Инвертор | |
| JPS603677Y2 (ja) | 高耐圧形ｄｃ／ｄｃコンバ−タ | |
| JP2593692Y2 (ja) | 直列負荷保護装置 |