JPS6153852B2 - - Google Patents
Info
- Publication number
- JPS6153852B2 JPS6153852B2 JP14131378A JP14131378A JPS6153852B2 JP S6153852 B2 JPS6153852 B2 JP S6153852B2 JP 14131378 A JP14131378 A JP 14131378A JP 14131378 A JP14131378 A JP 14131378A JP S6153852 B2 JPS6153852 B2 JP S6153852B2
- Authority
- JP
- Japan
- Prior art keywords
- leadless
- package
- wiring board
- printed wiring
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004020 conductor Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 16
- 229920005989 resin Polymers 0.000 claims description 15
- 239000011347 resin Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 12
- 229910000679 solder Inorganic materials 0.000 claims description 10
- 239000000853 adhesive Substances 0.000 claims description 9
- 230000001070 adhesive effect Effects 0.000 claims description 9
- 238000000465 moulding Methods 0.000 claims description 2
- 239000000919 ceramic Substances 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- 229920002050 silicone resin Polymers 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【発明の詳細な説明】
本発明はリードレスICパツケージを印刷配線
基板に装着する方法に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method of mounting a leadless IC package to a printed wiring board.
近年、電子機器の小型軽量化や薄形化、さらに
は高性能化への要望が高まるにつれ、その回路を
構成する抵抗、コンデンサーなどの電子部品のリ
ードレスタイプのものが多く使用されるようにな
つて来た。 In recent years, as the demand for smaller, lighter, thinner, and even higher performance electronic devices has increased, leadless types of electronic components such as resistors and capacitors that make up the circuits are increasingly being used. I'm getting used to it.
一方、ICにおいては、抵抗、コンデンサーな
どの電子部品のリードレス化と並行して、そのパ
ツケージ技術は近年著しい発展を遂げ、従来のデ
ユアルインラインパツケージやフラツトパツケー
ジなどのリード線を有するものにかわり、より小
型化、薄型化を指向したリードレスICパツケー
ジが開発され、電子回路の高密度実装化に大いに
貢献している。 On the other hand, in ICs, in parallel with the shift to leadless electronic components such as resistors and capacitors, packaging technology has made remarkable progress in recent years, replacing conventional dual-in-line packages and flat packages with lead wires. Leadless IC packages have been developed that are smaller and thinner, greatly contributing to the high-density packaging of electronic circuits.
このリードレスICパツケージは、第１図およ
び第２図に示すように、ガラスエポキシ積層板や
セラミツクスなどの耐熱性を有する絶縁基板１の
表面から側面および裏面の一部まで連続した配線
回路導体２ａ，２ｂが複数本形成された、いわゆ
るサブストレート基板１の表面にICチツプ３が
装着され、ICチツプ３の各電極端子がサブスト
レート基板の表面に形成されているところの各々
独立した前記配線回路導体２ａ，２ｂにそれぞれ
電気的に接続され、そのICチツプ３の表面とそ
の周辺部をエポキシ樹脂やシリコン樹脂などの耐
熱性や耐湿性にすぐれた樹脂４でモールドした構
造を有するものである。 As shown in FIGS. 1 and 2, this leadless IC package consists of a wired circuit conductor 2a that is continuous from the surface of a heat-resistant insulating substrate 1 such as a glass epoxy laminate or ceramics to a portion of the side and back surfaces. . It is electrically connected to conductors 2a and 2b, respectively, and has a structure in which the surface and surrounding area of the IC chip 3 are molded with a resin 4 having excellent heat resistance and moisture resistance, such as epoxy resin or silicone resin.
従来、このような構造を有するリードレスIC
パツケージ５を印刷配線基板に装着する方法とし
ては主として次の２つの方法が実施されている。
その１つは、印刷配線基板の接続を必要とする配
線回路導体面にスクリーン印刷法によつて予じめ
ペースト状のはんだを塗布しておき、樹脂モール
ドされたICチツプを上向きにして、サブストレ
ート基板１の裏面の接続端子面とはんだペースト
を接触させた後で、加熱炉を通してはんだペース
トを再溶融させて装着する方法である。 Conventionally, leadless ICs with this kind of structure
The following two methods are mainly used to attach the package 5 to the printed wiring board.
One method is to use a screen printing method to apply paste-like solder in advance to the printed circuit conductor surface that requires connection on the printed wiring board, and then place the resin-molded IC chip facing upward and submerge it. This is a method of mounting by bringing the solder paste into contact with the connection terminal surface on the back surface of the straight substrate 1, and then remelting the solder paste in a heating furnace.
また、もう１つの方法は、印刷配線基板上の接
続を必要とする配線回路導体で囲まれた部分に接
着剤を塗布して、樹脂モールドされたICチツプ
を上向きにしてサブストレート基板を仮固定した
後、溶融したはんだ槽に浸漬してはんだつけを行
なうことにより装着する方法である。 Another method is to temporarily fix the substrate board with the resin-molded IC chip facing upward by applying adhesive to the area surrounded by the circuit conductors that require connection on the printed wiring board. After that, it is attached by dipping it into a bath of molten solder and soldering.
しかしながら前者の方法ではリードレスICパ
ツケージの装着に多くの手間を要するばかりでな
く、他のデイスクリート部品を同時に印刷配線基
板装着して回路を構成することができない欠点が
ある。 However, the former method not only requires a lot of effort to attach the leadless IC package, but also has the disadvantage that it is not possible to simultaneously attach other discrete components to the printed wiring board to form a circuit.
一方、後者の方法では、前者の方法における欠
点は解消される反面、樹脂モールドされたICチ
ツプが直接溶融したはんだ槽に浸漬されるために
その熱衝撃によつてICチツプの電極端子とサブ
ストレート基板上の配線回路導体間の接続が不安
定となり信頼性に欠ける欠点があつた。 On the other hand, in the latter method, although the drawbacks of the former method are overcome, since the resin-molded IC chip is directly immersed in a molten solder bath, the thermal shock causes the electrode terminals of the IC chip to The problem was that the connection between the wiring circuit conductors on the board became unstable, resulting in a lack of reliability.
さらに、両者の方法に共通する最大の欠点とし
て印刷配線基板上に装着されたICパツケージは
いずれも樹脂モールド層が表面に露出されている
ために、回路薄形化がはかりにくいばかりでなく
ICチツプの耐湿特性の劣化を招きやすいことで
ある。 Furthermore, the biggest drawback common to both methods is that the resin mold layer is exposed on the surface of the IC package mounted on the printed wiring board, which not only makes it difficult to make the circuit thinner.
This is likely to cause deterioration of the moisture resistance characteristics of the IC chip.
本発明による装着方法では、上述のような従来
例の欠点を一挙に解決するものであり、以下本発
明による方法を一実施例にもとづいて詳細に説明
する。 The mounting method according to the present invention solves the above-mentioned drawbacks of the conventional example at once, and the method according to the present invention will be explained in detail below based on one embodiment.
第３図から第６図は本発明によるリードレス
ICパツケージの装着方法の工程を説明するため
のもので、第３図は本発明の使用する印刷配線基
板の一例を示す断面図である。 Figures 3 to 6 show leadless devices according to the present invention.
This is for explaining the steps of the IC package mounting method, and FIG. 3 is a sectional view showing an example of a printed wiring board used in the present invention.
この印刷配線基板は、絶縁基板６′の表面に配
線回路導体７ａ，７ｂが形成されたものであり、
全面に銅はくと接着した紙フエノール積層やガラ
スエポキシ積層板を使用して、不要部分の銅はく
をエツチングして所望の配線回路導体を形成した
ものや、アルミナなどのセラミツクス基板の表面
にガラスフリツトと有機質バインダーの中に銀や
銀パラジウム、金などの貴金属微粉末を分散混合
した厚膜導電ベーストを配線回路状に印刷して高
温焼成することにより配線回路導体７ａ，７ｂを
形成したものを使用した。 This printed wiring board has wiring circuit conductors 7a and 7b formed on the surface of an insulating substrate 6',
A paper phenol laminate or a glass epoxy laminate with copper foil bonded to the entire surface is used, and the unnecessary copper foil is etched to form the desired wiring circuit conductor, or the surface of a ceramic substrate such as alumina is used. The wiring circuit conductors 7a and 7b are formed by printing a thick film conductive base in which noble metal fine powder such as silver, silver palladium, or gold is dispersed and mixed in glass frit and an organic binder in the shape of a wiring circuit and firing at a high temperature. used.
そして、この印刷配線基板のICパツケージを
取付ける位置に第４図に示すように貫通孔８をあ
け、貫通孔８の周辺部に接着剤９をスクリーン印
刷法やデイスペンサーなどによつて塗布する。 Then, as shown in FIG. 4, a through hole 8 is made at a position on the printed wiring board where the IC package is to be attached, and an adhesive 9 is applied around the through hole 8 by screen printing or a dispenser.
この場合、貫通孔８は第８図に示すように、リ
ードレスICパツケージ５の側面に形成された各
外部接続端子部２a′，２b′を接続するように形成
された印刷配線基板上の相対する配線回路７ａ，
７ｂの中心部にあけ、その孔径はリードレスIC
パツケージ５の樹脂モールド層の径よりも大きく
する必要がある。 In this case, as shown in FIG. 8, the through holes 8 are formed on the printed wiring board, which are formed to connect the respective external connection terminal parts 2a' and 2b' formed on the side surface of the leadless IC package 5. wiring circuit 7a,
Drill in the center of 7b, and the hole diameter is suitable for leadless IC.
It needs to be larger than the diameter of the resin mold layer of the package 5.
尚、この孔あけ加工は、印刷配線基板が紙・フ
エノール積層板やガラスエポキシ積層板などの合
成樹脂基板で作られたものについては、エツチン
グにより配線回路導体を形成した後で、金型を使
用してあけられるが、アルミナなどのセラミツク
ス基板の場合には、セラミツクス基板の成型時に
金型を使用して孔あけ加工を行ない焼成後、この
基板上に厚膜導電ペーストを印刷して配線回路導
体７ａ，７ｂを形成すると良い。 In addition, for printed circuit boards made of synthetic resin substrates such as paper/phenol laminates or glass epoxy laminates, this hole-drilling process is performed using a mold after forming the wiring circuit conductors by etching. However, in the case of ceramic substrates such as alumina, holes are made using a mold during molding of the ceramic substrate, and after firing, a thick film conductive paste is printed on the substrate to form wiring circuit conductors. It is preferable to form 7a and 7b.
次に、第５図に示すように、貫通孔８の周辺部
に塗布した接着剤９の上に、第１図に示した構造
を有するリードレスICパツケージ５のICを樹脂
モールドした層４を下向きにしてのせ、貫通孔８
の一部に樹脂モールド層４を挿入させて、接着剤
９の加熱硬化する。 Next, as shown in FIG. 5, a layer 4 in which the IC of the leadless IC package 5 having the structure shown in FIG. Place it face down, through hole 8
The resin mold layer 4 is inserted into a part of the adhesive 9, and the adhesive 9 is cured by heating.
この時、リードレスICパツケージの側面接続
端子部２a′，２b′は印刷配線基板６上の接続を必
要とする配線回路導体７ａ，７ｂに確実に位置合
わせされなければならない。 At this time, the side connection terminal portions 2a' and 2b' of the leadless IC package must be reliably aligned with the wiring circuit conductors 7a and 7b on the printed wiring board 6 that require connection.
そして、第６図に示すようにリードレスICパ
ツケージ５を印刷配線基板６の所定の位置に仮固
定した基板を従来同様に250℃〜260℃の温度に溶
融したはんだに印刷配線基板６の配線回路導体７
ａ，７ｂを下にして直接浸漬して、印刷配線基板
６上の配線回路導体７ａ，７ｂをサブストレート
基板５の裏面の配線回路導体２ａ，２ｂの一部と
側面の接続端子部２a′，２b′にはんだ１０ａ，１
０ｂを付着させ、はんだ接続を行なう。 Then, as shown in FIG. 6, the leadless IC package 5 is temporarily fixed at a predetermined position on the printed wiring board 6, and then the wiring of the printed wiring board 6 is applied to the solder melted at a temperature of 250°C to 260°C as in the conventional method. circuit conductor 7
Directly immerse the printed circuit conductors 7a and 7b on the printed wiring board 6 with the sides a and 7b facing down, and connect the printed circuit conductors 7a and 7b on the back side of the substrate board 5 to a part of the printed circuit conductors 2a and 2b and the connection terminal portions 2a' and 2a' on the side surfaces. Solder 10a, 1 to 2b'
0b and make solder connections.
このようにして、リードレスICパツケージ５
を印刷配線基板６に装着した後で、第７図に示す
ように、リードレスICパツケージ５のICチツプ
３を樹脂モールドした層４が挿入された印刷配線
基板の貫通孔８の中に、耐湿性を有する樹脂１１
を充填するとICの耐湿特性劣化を完全に防止す
ることができ、ICの信頼性が著しく向上する。
実験結果によると、耐湿性樹脂１１として、エポ
キシ樹脂やシリコン樹脂がICの耐湿特性劣化を
防止するのにもつとも効果があり、また、ワツク
スなどを充填してもICの耐湿特性の劣化防止に
十分な効果が得られることがわかつた。 In this way, the leadless IC package 5
After mounting the IC chip 3 on the printed wiring board 6, as shown in FIG. Resin 11 with properties
Filling with oxide can completely prevent deterioration of the moisture resistance characteristics of the IC, significantly improving the reliability of the IC.
According to experimental results, epoxy resins and silicone resins are effective in preventing deterioration of the moisture-resistant characteristics of ICs as moisture-resistant resins 11, and filling with wax etc. is also sufficient to prevent deterioration of moisture-resistant characteristics of ICs. It was found that this effect can be obtained.
以上の説明から明らかなように、本発明によれ
ば次のような数々のすぐれた効果が得られる。 As is clear from the above description, the present invention provides the following excellent effects.
(1) 樹脂モールドされたICチツプは、印刷配線
基板の貫通孔内に挿入された状態で、はんだづ
けされるので、はんだつけにおける熱衝撃の影
響が著しく緩和され、ICの接続の信頼性が向
上する。(1) Since resin-molded IC chips are soldered while being inserted into the through-holes of the printed circuit board, the effects of thermal shock during soldering are significantly reduced, improving the reliability of IC connections. do.
(2) ICをモールドした樹脂層４が印刷配線基板
６の表面に露出しないので、従来の方法に比べ
てより薄形の回路を構成することが可能とな
る。(2) Since the resin layer 4 on which the IC is molded is not exposed on the surface of the printed wiring board 6, it is possible to construct a thinner circuit than in the conventional method.
(3) はんだつけの際使用するフラツクスがICチ
ツプをモールドした樹脂層にあまり付着しない
のでフラツクスによるICのリーク不良を防止
することができ、しかもその対策としてのフラ
ツクスの洗浄除去を特に必要としない。(3) Since the flux used during soldering does not adhere to the resin layer in which the IC chip is molded, it is possible to prevent IC leakage defects due to flux, and there is no need to wash or remove the flux as a countermeasure. .
(4) また、必要に応じてICチツプをモールドし
た樹脂層を挿入した印刷配線基板の貫通孔内に
耐湿性を有する樹脂を充填することにより、
ICの耐湿特性が著しく向上することが出来
る。(4) In addition, by filling moisture-resistant resin into the through-holes of the printed wiring board into which the resin layer in which the IC chip is molded is inserted, if necessary.
The moisture resistance properties of IC can be significantly improved.
(5) 他のチツプ部品やデイスクリート部品と同時
に装着することができるので、回路の組立てコ
ストが安価になる。(5) Since it can be installed at the same time as other chip parts or discrete parts, the circuit assembly cost is reduced.
第１図は本発明に使用するリードレスICパツ
ケージの斜視図、第２図は本発明に使用するリー
ドレスICパーケージの要部断面図、第３図から
第７図は、本発明の一実施例を説明するための各
工程における印刷配線基板の要部断面図、第８図
は本発明の実施例を説明するための印刷配線基板
の平面図である。
１……サブストレート基板、２ａ，２ｂ……外
部接続端子、２a′，２b′……外部接続端子、３…
…ICチツプ、４……絶縁性樹脂、５……リード
レスICパツケージ、６……印刷配線基板、７
ａ，７ｂ……配線回路導体、８……貫通孔、９…
…接着剤、１０ａ，１０ｂ……はんだ、１１……
耐湿性樹脂。
Fig. 1 is a perspective view of a leadless IC package used in the present invention, Fig. 2 is a sectional view of main parts of the leadless IC package used in the present invention, and Figs. 3 to 7 are one embodiment of the present invention. FIG. 8 is a cross-sectional view of a main part of a printed wiring board in each step for explaining an example, and FIG. 8 is a plan view of a printed wiring board for explaining an embodiment of the present invention. 1...Substrate board, 2a, 2b...External connection terminal, 2a', 2b'...External connection terminal, 3...
...IC chip, 4...Insulating resin, 5...Leadless IC package, 6...Printed wiring board, 7
a, 7b...Wiring circuit conductor, 8...Through hole, 9...
...Adhesive, 10a, 10b...Solder, 11...
Moisture resistant resin.
Claims (1)
外部接続端子となる配線回路導体が形成された絶
縁基板の表面にICチツプが装着され、前記ICチ
ツプの表面とその周辺部の一部が絶縁性の樹脂で
モールドされた構造を有するリードレスICパツ
ケージを印刷配線基板に装着する方法において、
印刷配線基板の前記リードレスICパツケージを
装着する位置に予じめ設けられた貫通孔の周辺部
に接着剤を塗布する第１工程と、前記接着剤上に
前記リードレスICパツケージ基板を樹脂モール
ドされたICチツプが前記貫通孔の一部に挿入さ
れるように載置して前記接着剤を硬化させる第２
工程と、前記印刷配線基板を溶融したはんだに浸
漬することにより前記リードレスICパツケージ
の外部接続端子と前記印刷配線板の回路導体層と
を接続する第３工程を経て、取付けるようにした
ことを特徴とするリードレスICパツケージの装
着方法。 ２ 特許請求の範囲の第１項の記載において、前
記リードレスICパツケージを装着した印刷配線
基板の貫通孔内に耐湿性を有する樹脂を充填する
ことを特徴とするリードレスICパツケージの装
着方法。[Scope of Claims] 1. An IC chip is mounted on the surface of an insulating substrate on which a wiring circuit conductor is formed, which is an external connection terminal that continues from the front surface to a part of the back surface via the side surface, and the surface of the IC chip and In a method for mounting a leadless IC package having a structure in which a part of its periphery is molded with insulating resin on a printed wiring board,
A first step of applying an adhesive to the periphery of a through hole previously provided at a position where the leadless IC package is mounted on the printed wiring board, and resin molding the leadless IC package board on the adhesive. A second step for curing the adhesive by inserting the IC chip into the through hole and curing the adhesive.
and a third step of connecting the external connection terminals of the leadless IC package and the circuit conductor layer of the printed wiring board by immersing the printed wiring board in molten solder. How to install the featured leadless IC package. 2. A method for mounting a leadless IC package as set forth in claim 1, characterized in that a moisture-resistant resin is filled into a through hole of a printed wiring board on which the leadless IC package is mounted.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14131378A JPS5567154A (en) | 1978-11-15 | 1978-11-15 | Method of installing lead-less ic package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14131378A JPS5567154A (en) | 1978-11-15 | 1978-11-15 | Method of installing lead-less ic package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5567154A JPS5567154A (en) | 1980-05-21 |
| JPS6153852B2 true JPS6153852B2 (en) | 1986-11-19 |
Family
ID=15288986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14131378A Granted JPS5567154A (en) | 1978-11-15 | 1978-11-15 | Method of installing lead-less ic package |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5567154A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0282876U (en) * | 1988-12-15 | 1990-06-27 | ||
| JPH0530286Y2 (en) * | 1987-10-30 | 1993-08-03 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6027433U (en) * | 1983-07-29 | 1985-02-25 | 松下電工株式会社 | Electronic component mounting structure |
| JPS6078141U (en) * | 1983-10-31 | 1985-05-31 | 松下電工株式会社 | Electronic component mounting structure |
| KR100226782B1 (en) * | 1996-12-06 | 1999-10-15 | 김영환 | Structure of Semiconductor Package |
-
1978
- 1978-11-15 JP JP14131378A patent/JPS5567154A/en active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0530286Y2 (en) * | 1987-10-30 | 1993-08-03 | ||
| JPH0282876U (en) * | 1988-12-15 | 1990-06-27 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5567154A (en) | 1980-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5519936A (en) | Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US6519161B1 (en) | Molded electronic package, method of preparation and method of shielding-II | |
| JPH0945805A (en) | Wiring board, semiconductor device, method for removing semiconductor device from wiring board, and method for manufacturing semiconductor device | |
| JPS6153852B2 (en) | ||
| CN1326432C (en) | High-density circuit board without pad design and manufacturing method thereof | |
| JPH0210571B2 (en) | ||
| JPH1051034A (en) | Surface-mount electronic component, its manufacture, method for mounting the component on circuit board, and circuit board mounting the component | |
| JP2652223B2 (en) | Substrate for mounting electronic components | |
| US20040119155A1 (en) | Metal wiring board and method for manufacturing the same | |
| JP2676107B2 (en) | Substrate for mounting electronic components | |
| JPH01312892A (en) | Circuit board and manufacture thereof | |
| JP2779843B2 (en) | Electronic component mounting board and electronic component package | |
| JPS59123291A (en) | Circuit board for electronic device | |
| JPH02260592A (en) | Circuit board | |
| JPH09260529A (en) | Substrate for semiconductor device, and semiconductor device | |
| JPS6293993A (en) | Electronic circuit device and mounting of the same | |
| JPS5842259A (en) | Ceramic package for semiconductor | |
| JPH03192793A (en) | How to mount electrical circuit components | |
| JPH0955448A (en) | Manufacture of semiconductor device | |
| JPS5941888A (en) | Electronic circuit board and method of producing same | |
| JPH0536300Y2 (en) | ||
| JPH07115254A (en) | Connection structure of printed circuit board | |
| JPS5999787A (en) | thick film wiring board | |
| JPH0514391B2 (en) |