JPS6152686A - Ｃｒｔ表示装置のリフレツシユメモリアクセス方式 - Google Patents
Ｃｒｔ表示装置のリフレツシユメモリアクセス方式Info
- Publication number
- JPS6152686A JPS6152686A JP59173282A JP17328284A JPS6152686A JP S6152686 A JPS6152686 A JP S6152686A JP 59173282 A JP59173282 A JP 59173282A JP 17328284 A JP17328284 A JP 17328284A JP S6152686 A JPS6152686 A JP S6152686A
- Authority
- JP
- Japan
- Prior art keywords
- refresh memory
- period
- display
- signal
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、表示期間中にリフレッシュメモリをアクセス
して表示データを読出すコントローラと、水平帰線期間
中にリフレッシュメモリをアクセスして新たな表示デー
タ金書込むプロセッサと全備えたＣＢ、Ｔ表示装置にお
いて、プロセッサからリフレッシュメモリをアクセスす
る際のリフレッシュメモリアクセス方式に関するもので
ある。
して表示データを読出すコントローラと、水平帰線期間
中にリフレッシュメモリをアクセスして新たな表示デー
タ金書込むプロセッサと全備えたＣＢ、Ｔ表示装置にお
いて、プロセッサからリフレッシュメモリをアクセスす
る際のリフレッシュメモリアクセス方式に関するもので
ある。
第３ 図＜ 一般的なマイクロコンピュータ（以下ＭＰ
Ｕと称す）ｔ−用いた２スタスキャン形ＣＲＴ表示装置
の構成を示す。同図において、１はＭＰＵでめ’Ｊ、’
ＣＩＬＴ表示装置全体の制御ＭＫ実行する。
Ｕと称す）ｔ−用いた２スタスキャン形ＣＲＴ表示装置
の構成を示す。同図において、１はＭＰＵでめ’Ｊ、’
ＣＩＬＴ表示装置全体の制御ＭＫ実行する。
すなわち、通信回線等で接続きれた上位計算機力・らの
データを後述のリフレッシュメモリ８に書き込むと共に
、キーボード（図示せず）からの入力データをリフレッ
シュメモリ８に書き込み、さらに通信回線等を経由して
上位計算機に伝達する制御全行う。２はメそりであり、
ＭＰＵ１が実行するプログラムを収納したり、演算時の
一時記憶等に使用される。３ｔｉデータＩくスであり、
ＭＰＵＩがこのデータバス３ｔ−使用して装置全体のデ
ータ授受ケ行う。４はアドレスノくスであり、ＭＰＵＩ
がデータ授受ケ行うための相手（′ａ地）？指定する情
報を送出する。５はドツトクロック発生回路であり、後
述のＣＲＴモニタ１５のラスクスキャン周波数の基本と
なるドツトクロック１４ｆｆｉ出力する。６ｆｉＣＲＴ
Ｃ（ＣＲ，Ｔコントローラ）であり、画面構成に応じて
水平、垂直のラスクスキャン周期に同期したタイミング
全発生する。７はアドレスマルチプレクサであり、リフ
レッシュメモリ８に対するアクセスのためのアドレス情
報全切換える。すなわち、ＣＲＴＣ６がリフレッシュメ
モリ８をアクセスする場合はＣＲ，ＴＣ６側金選択し、
ＭＰＵ１がアクセスする場合はＭＰＵ側を選択する。Ｉ
ｌｌリフレッシュメモリであり、表示画面の表示キャラ
クタ毎に対応したメモリアドレス金有している。ＭＰＵ
Ｉからこのメモリ８にデータ全書き込めば、以後ノ・−
ドウエアのみの動作により、ＣＲＴのリフレッシュ周期
で映像信号が出力され、ＣＲＴ両面上に映像として表示
される。
データを後述のリフレッシュメモリ８に書き込むと共に
、キーボード（図示せず）からの入力データをリフレッ
シュメモリ８に書き込み、さらに通信回線等を経由して
上位計算機に伝達する制御全行う。２はメそりであり、
ＭＰＵ１が実行するプログラムを収納したり、演算時の
一時記憶等に使用される。３ｔｉデータＩくスであり、
ＭＰＵＩがこのデータバス３ｔ−使用して装置全体のデ
ータ授受ケ行う。４はアドレスノくスであり、ＭＰＵＩ
がデータ授受ケ行うための相手（′ａ地）？指定する情
報を送出する。５はドツトクロック発生回路であり、後
述のＣＲＴモニタ１５のラスクスキャン周波数の基本と
なるドツトクロック１４ｆｆｉ出力する。６ｆｉＣＲＴ
Ｃ（ＣＲ，Ｔコントローラ）であり、画面構成に応じて
水平、垂直のラスクスキャン周期に同期したタイミング
全発生する。７はアドレスマルチプレクサであり、リフ
レッシュメモリ８に対するアクセスのためのアドレス情
報全切換える。すなわち、ＣＲＴＣ６がリフレッシュメ
モリ８をアクセスする場合はＣＲ，ＴＣ６側金選択し、
ＭＰＵ１がアクセスする場合はＭＰＵ側を選択する。Ｉ
ｌｌリフレッシュメモリであり、表示画面の表示キャラ
クタ毎に対応したメモリアドレス金有している。ＭＰＵ
Ｉからこのメモリ８にデータ全書き込めば、以後ノ・−
ドウエアのみの動作により、ＣＲＴのリフレッシュ周期
で映像信号が出力され、ＣＲＴ両面上に映像として表示
される。
したがって、ＭＰＵ１が、リフレッシュメモリをいかＶ
Ｃ早くアクセスすることができるかにエリ表示性能が決
定される。９はデータバッファであり、リフレッシュメ
モリ８にデータ′ｆｒ：書き込んだり、読与出したりす
るための一時記憶に用いられる。
Ｃ早くアクセスすることができるかにエリ表示性能が決
定される。９はデータバッファであり、リフレッシュメ
モリ８にデータ′ｆｒ：書き込んだり、読与出したりす
るための一時記憶に用いられる。
１０はキャラクタジェネレータであり、リフレッシュメ
モリ８から読み出された内容にしたがってその映像のド
ツト（フォント）データを出力する。
モリ８から読み出された内容にしたがってその映像のド
ツト（フォント）データを出力する。
１１Ｖｉパラレルシリアル変換器であり、キャラクタジ
ェネレータ１０から読み出されたフォントデータを直列
の信号に変換する。１３はＣ凡ＴＣより出力される水平
同期、垂直同期信号、１４Ｖｉドントクロツクである。
ェネレータ１０から読み出されたフォントデータを直列
の信号に変換する。１３はＣ凡ＴＣより出力される水平
同期、垂直同期信号、１４Ｖｉドントクロツクである。
１５はＣＢ、Ｔモニタであり、ビデオ回路１２から送ら
ルてきた映像信号紫衣示する。１２はビデオ回路であり
、パラレル／リアル変換器１１からの直列データとＣＲ
ＴＣ６からの同期信号１３金会成してビデオ信号として
出力する。
ルてきた映像信号紫衣示する。１２はビデオ回路であり
、パラレル／リアル変換器１１からの直列データとＣＲ
ＴＣ６からの同期信号１３金会成してビデオ信号として
出力する。
次に、４因に示すタイミング図に基づきラスクスキャン
の基本動作全説明する。第４図において、２１はＣＲ，
ＴＩＪＭ面上に表示される表示領域、２２はＣＢ、 Ｔ
のビームスポット（ラスクスキャン）ヲ水平方向に掃引
するための水平掃引期間であり、この間に映像データが
ＣＲＴモニタ１５に輝点として表示される。２３Ｖ′ｉ
水平掃引にエリビームが左方向から右端に達すると左端
に戻すための水平掃引帰線時間であり、この間はＣＲＴ
モニタ１５に映像が表示されない工うに制両される。２
４は水平ブランク信号であり、この信号２４がｌ”（Ｈ
ｉ ｇｈ ） の場合のみ映像が表示され、°０゛（
Ｌｏｗ） の場合は映像の表示は禁止される。
の基本動作全説明する。第４図において、２１はＣＲ，
ＴＩＪＭ面上に表示される表示領域、２２はＣＢ、 Ｔ
のビームスポット（ラスクスキャン）ヲ水平方向に掃引
するための水平掃引期間であり、この間に映像データが
ＣＲＴモニタ１５に輝点として表示される。２３Ｖ′ｉ
水平掃引にエリビームが左方向から右端に達すると左端
に戻すための水平掃引帰線時間であり、この間はＣＲＴ
モニタ１５に映像が表示されない工うに制両される。２
４は水平ブランク信号であり、この信号２４がｌ”（Ｈ
ｉ ｇｈ ） の場合のみ映像が表示され、°０゛（
Ｌｏｗ） の場合は映像の表示は禁止される。
２５１−ｊ水平同期信号、２６ｉ１：Ｃｔ（Ｔのビーム
スポットケ垂直方向に掃引するための画面掃引期間であ
り、この期間と水平掃引期間とにエリビームスポットは
画面上で順次スキャンきｒする。２７は垂直掃引電圧に
！ＩＩ）ＣＲＴ表示画面上端エリ下端に掃引−５ｎたビ
ーム？上端の左端（ホームポジション）まで戻すための
垂直帰線期間、２８は水平ブランク信号と同様に垂直方
向に映像表示が可能であることケ示す垂直ブランク信号
、２９Ｖｉ垂直同期信号、３０は帰線期間であり、この
期間３０がＣＦｔＴＣ６のリフレッシュメモリアクセス
と衝突することなぐ〜（Ｐ［Ｊがリフレッシュメモリ金
アクセスすることが可能な期間である。
スポットケ垂直方向に掃引するための画面掃引期間であ
り、この期間と水平掃引期間とにエリビームスポットは
画面上で順次スキャンきｒする。２７は垂直掃引電圧に
！ＩＩ）ＣＲＴ表示画面上端エリ下端に掃引−５ｎたビ
ーム？上端の左端（ホームポジション）まで戻すための
垂直帰線期間、２８は水平ブランク信号と同様に垂直方
向に映像表示が可能であることケ示す垂直ブランク信号
、２９Ｖｉ垂直同期信号、３０は帰線期間であり、この
期間３０がＣＦｔＴＣ６のリフレッシュメモリアクセス
と衝突することなぐ〜（Ｐ［Ｊがリフレッシュメモリ金
アクセスすることが可能な期間である。
以上のようなハードウェア構成と信号構成に工り、ＣＲ
Ｔのリフレッシュ周期に同期して映像がＣＢ、Ｔモニタ
１５に表示てれる。
Ｔのリフレッシュ周期に同期して映像がＣＢ、Ｔモニタ
１５に表示てれる。
ところで、このようなＣＲＴ表示装置において、表示期
間中（ＣＲＴＣ６がリフレッシュメモリ８ケアクセス中
）にＭＰＵＩがリフレッシュメモリ８をアクセスすると
、ＣＲＴＣ６のリフレッシュメモリアクセス動作と親会
するため、映像が乱れる。これをブラッシングと称し、
人間に非常に不快感を与える。従って、リフレッシュメ
モリ８のアクセス権とどの工うに分配するかがＣＲＴ表
示装置を構成するうえでキーポイントとなる。
間中（ＣＲＴＣ６がリフレッシュメモリ８ケアクセス中
）にＭＰＵＩがリフレッシュメモリ８をアクセスすると
、ＣＲＴＣ６のリフレッシュメモリアクセス動作と親会
するため、映像が乱れる。これをブラッシングと称し、
人間に非常に不快感を与える。従って、リフレッシュメ
モリ８のアクセス権とどの工うに分配するかがＣＲＴ表
示装置を構成するうえでキーポイントとなる。
一般的に、表示期間中にリフレッシュメモリ８をアクセ
スするためには、特別のノ・−ドウエアと筒速の論理素
゛子、メモリ素子を使用し、かつｌキャラクタの表示期
間金、ＣＲＴＣ６とＭＰ［Ｊｌに２分割して割当てる等
の方法がとられる。これはＣＡＤＸ ＣＡＭ等の高性能
機には工〈深川きれる方法である。しかし、高価になる
欠点がめる。
スするためには、特別のノ・−ドウエアと筒速の論理素
゛子、メモリ素子を使用し、かつｌキャラクタの表示期
間金、ＣＲＴＣ６とＭＰ［Ｊｌに２分割して割当てる等
の方法がとられる。これはＣＡＤＸ ＣＡＭ等の高性能
機には工〈深川きれる方法である。しかし、高価になる
欠点がめる。
そこで、ハードフェアの量を増加することなくリフレッ
シュメモリ８のフラッシング金なく丁ためには、第４図
に示す帰線期間ｌＯのみＭ Ｐ Ｕ １がアクセスする
方法であればよい。
シュメモリ８のフラッシング金なく丁ためには、第４図
に示す帰線期間ｌＯのみＭ Ｐ Ｕ １がアクセスする
方法であればよい。
第５図に水平表示時間のタイムチャート全示す。
図中記号Ｔａはバンクポーチ、Ｔｒｌ’ｌフロントポー
チ、ＴＮは水平同期パルス？示す。帰線期間中にＭＰＵ
Ｉがメモリ８をアクセスするためには、Ｔ２の期間を確
実に認識する必要がある。そのためには、水平、垂直の
ブランク信号２４．２８’ｉ監視していればよいが、Ｃ
ＲＴＣによっては、垂直のブランク信号２８が出力さｔ
′１．ないものもある。
チ、ＴＮは水平同期パルス？示す。帰線期間中にＭＰＵ
Ｉがメモリ８をアクセスするためには、Ｔ２の期間を確
実に認識する必要がある。そのためには、水平、垂直の
ブランク信号２４．２８’ｉ監視していればよいが、Ｃ
ＲＴＣによっては、垂直のブランク信号２８が出力さｔ
′１．ないものもある。
したがって、Ｔ２の期間？確実に認識可能な信号として
、水−ト同期信号２５が考えらｒＬる。一般的には水平
帰線期間中にリフレッシュメモリ８をアクセスするＣＲ
Ｔ表示装置の多くは、ＭＰＵ１との同期信号として水平
同期信号を使用している。
、水−ト同期信号２５が考えらｒＬる。一般的には水平
帰線期間中にリフレッシュメモリ８をアクセスするＣＲ
Ｔ表示装置の多くは、ＭＰＵ１との同期信号として水平
同期信号を使用している。
この信号は垂直帰線中にも出力されており、ＣＲＴシス
テム共迎に使用できる。
テム共迎に使用できる。
しかし、この水子同期信号を利用する方法では該信号が
帰線期間の中間で発生する。このため、ＭＰＵＩがこの
期間内でメモリ８をアクセスするためには、第５図で示
し１ｒＴｏ＋ＴｒＪの期間しか利用できない。又この同
期信号勿割込信号としてＭＰ［Ｊｌとの同期のために用
いるためＫは、割込処理のオーバヘッド時間が加算きれ
て、実際にリフレッシュメモリ８ｒアクセスする時間は
きらに短かくなり、装置としての性能が低下する。
帰線期間の中間で発生する。このため、ＭＰＵＩがこの
期間内でメモリ８をアクセスするためには、第５図で示
し１ｒＴｏ＋ＴｒＪの期間しか利用できない。又この同
期信号勿割込信号としてＭＰ［Ｊｌとの同期のために用
いるためＫは、割込処理のオーバヘッド時間が加算きれ
て、実際にリフレッシュメモリ８ｒアクセスする時間は
きらに短かくなり、装置としての性能が低下する。
この欠点？補うためには、ＣＦＬ’ｌ’の水平掃引時間
？変えてに４線期間を長くするなどの工夫が必要となる
。しかし、表示画面の太番量化、高精細度、ドツト（フ
ォント）の高密度化のニーズにエリ帰線時間は短かくで
きないという条件もめる。
？変えてに４線期間を長くするなどの工夫が必要となる
。しかし、表示画面の太番量化、高精細度、ドツト（フ
ォント）の高密度化のニーズにエリ帰線時間は短かくで
きないという条件もめる。
本発明は以上の事情に鑑公なされたもので、その目的は
簡牟な溝底で表示性能を向上させることができるＣＲＴ
表示装置のリフレッシュメモリアクセス方式全提供する
ことにある。
簡牟な溝底で表示性能を向上させることができるＣＲＴ
表示装置のリフレッシュメモリアクセス方式全提供する
ことにある。
□
〔発明の概要〕
本発明はプロセッサ（ＭＰＵ）のリフレッシュメモリに
対すアクセス開始までのオーバヘット時間と見込んで表
示期間中にリフレッシュメモリに対するアクセス可能信
号を割込み信号として与えるようにしたものである。
対すアクセス開始までのオーバヘット時間と見込んで表
示期間中にリフレッシュメモリに対するアクセス可能信
号を割込み信号として与えるようにしたものである。
以下、実施例に基づき本発明を説明する。
第１図は本発明の一実施例を示すブロック図であり、第
２図は動作ｆｔ説明するためのタイムチャートである。
２図は動作ｆｔ説明するためのタイムチャートである。
第１図において１−１５は第１図のものと同一であるが
、新たにＭ Ｐ Ｕ用リフレッシュメモリアクセス同期
信号発生回路１６が何カ【隠れている。この回路１６は
水平同期信号２５の発生時刻エリＦ９Ｔ冗時間前に同期
信号を発生してＭＰＵ１に対して割込信号１７として供
給する。
、新たにＭ Ｐ Ｕ用リフレッシュメモリアクセス同期
信号発生回路１６が何カ【隠れている。この回路１６は
水平同期信号２５の発生時刻エリＦ９Ｔ冗時間前に同期
信号を発生してＭＰＵ１に対して割込信号１７として供
給する。
すなわち、回路１６Ｖ′ｉ第２図に示すようなタイミン
グで割込み信号１７２発生する。なお、第２図において
、３１ＵＭＰＵｌの動作スティタス、３２は通常処理状
態（この状態はリフレッシュメモリアクセス以外の処理
金実行している）、３３は割込入力によるオーバーヘッ
ド時間、３４はりフレンゾユメモリ８のアクセス時間、
３５はリフレッシュメモリ８のアクセス後処理時間であ
る。
グで割込み信号１７２発生する。なお、第２図において
、３１ＵＭＰＵｌの動作スティタス、３２は通常処理状
態（この状態はリフレッシュメモリアクセス以外の処理
金実行している）、３３は割込入力によるオーバーヘッ
ド時間、３４はりフレンゾユメモリ８のアクセス時間、
３５はリフレッシュメモリ８のアクセス後処理時間であ
る。
水平同期信号２５を待ってメモリ８のアクセス？開始し
たのでは水平同期信号２５のパルス幅時ｎＪＩ Ｔ ｎ
とフロントポーチ時間Ｔｒ Ｌか、す７Ｌ／ノンユメモ
リ８をアクセスする時間確保ｇｎ、ｎくなる。このため
高速にしかも多量のデータ金リフレッシュメモリ８に書
込むには困難が伴う。
たのでは水平同期信号２５のパルス幅時ｎＪＩ Ｔ ｎ
とフロントポーチ時間Ｔｒ Ｌか、す７Ｌ／ノンユメモ
リ８をアクセスする時間確保ｇｎ、ｎくなる。このため
高速にしかも多量のデータ金リフレッシュメモリ８に書
込むには困難が伴う。
そこで、本発明では回路１１１−付加し第２図に示すよ
うに、ＭＰＵＩのオーバーヘッド時間Ｔ。
うに、ＭＰＵＩのオーバーヘッド時間Ｔ。
全見込んで前もって割込今信号１７ｉ発生きぜ、水平帰
線期間全体をリフレッシュメモリ８のアクセスのために
使用可能なように溝底した。
線期間全体をリフレッシュメモリ８のアクセスのために
使用可能なように溝底した。
この方式では、割込みに工す生じるＭＰＵＩのオーバー
ヘッド時間Ｔｏ が水平帰線期間の開始きｎる時間以前
の表示領域内にぐるように、割込信号の印加時間Ｔｘが
予め設定される。この結果、ＭＰＵＩによるリフレッシ
ュメモリ８アクセス処理は水平帰線時間のすべてで可能
となり、事実上アクセス時間が拡大する。これにより、
ＣＦＬＴ表示装置、としての性能を向上きせることがで
きる。
ヘッド時間Ｔｏ が水平帰線期間の開始きｎる時間以前
の表示領域内にぐるように、割込信号の印加時間Ｔｘが
予め設定される。この結果、ＭＰＵＩによるリフレッシ
ュメモリ８アクセス処理は水平帰線時間のすべてで可能
となり、事実上アクセス時間が拡大する。これにより、
ＣＦＬＴ表示装置、としての性能を向上きせることがで
きる。
そして、ＴＸのタイミングを可変することにより、どの
工うな棟傾のＭ Ｐ Ｕにも使用することが可能となる
。この場合、ＴｘはＩＣカウンタで設定することが町１
１ヒてあり、装置全体から見ても大きな価格上昇とはな
らない。
工うな棟傾のＭ Ｐ Ｕにも使用することが可能となる
。この場合、ＴｘはＩＣカウンタで設定することが町１
１ヒてあり、装置全体から見ても大きな価格上昇とはな
らない。
以上の説明から明らかなように本発明によれば簡単な構
成で表示性能ケ向上させることができる。
成で表示性能ケ向上させることができる。
第１図は本発明によるＣＲＴ衆示装置の一実施例？示す
構成図、第２図は実施例の動作？説明するためのタイム
チャート、第３図は一般的なラスタスキャン形ＣＲ，Ｔ
表示装置の構成図、第４図はラスタスキャン方式の表示
領域と同期信号との関係図、第５図は水平掃引動作時の
タイムチャートである。 ｌ・・・Ｌ〜ＩＰＵ、６・・・ＣＲ，’１’コントロー
２．７・・・アドレスマルチグレッサ、８・・・リフレ
ッシュメモ１７ 。 ’ｌ ５・・・ｔ、’Ｒ，Ｔモニタ。 着／ＩＺＪ
構成図、第２図は実施例の動作？説明するためのタイム
チャート、第３図は一般的なラスタスキャン形ＣＲ，Ｔ
表示装置の構成図、第４図はラスタスキャン方式の表示
領域と同期信号との関係図、第５図は水平掃引動作時の
タイムチャートである。 ｌ・・・Ｌ〜ＩＰＵ、６・・・ＣＲ，’１’コントロー
２．７・・・アドレスマルチグレッサ、８・・・リフレ
ッシュメモ１７ 。 ’ｌ ５・・・ｔ、’Ｒ，Ｔモニタ。 着／ＩＺＪ
Claims (1)
- １、表示期間中にリフレッシュメモリをアクセスして表
示データを読出すコントローラと、水平帰線期間中にリ
フレッシュメモリをアクセスして新たな表示データに書
込むプロセッサを備えたＣＲＴ表示装置において、上記
プロセッサのリフレッシュメモリに対するアクセス開始
までのオーバヘッド時間を見込んで、表示期間中に上記
プロセッサに対しリフレッシュメモリのアクセス可能信
号を割込み信号として与えることを特徴とするＣＲＴ装
置のリフレッシュメモリアクセス方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59173282A JPS6152686A (ja) | 1984-08-22 | 1984-08-22 | Ｃｒｔ表示装置のリフレツシユメモリアクセス方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59173282A JPS6152686A (ja) | 1984-08-22 | 1984-08-22 | Ｃｒｔ表示装置のリフレツシユメモリアクセス方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6152686A true JPS6152686A (ja) | 1986-03-15 |
Family
ID=15957558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59173282A Pending JPS6152686A (ja) | 1984-08-22 | 1984-08-22 | Ｃｒｔ表示装置のリフレツシユメモリアクセス方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6152686A (ja) |
-
1984
- 1984-08-22 JP JP59173282A patent/JPS6152686A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5065346A (en) | Method and apparatus for employing a buffer memory to allow low resolution video data to be simultaneously displayed in window fashion with high resolution video data | |
| JPS61188582A (ja) | マルチウインドウ書込み制御装置 | |
| US4591845A (en) | Character and graphic signal generating apparatus | |
| US4581611A (en) | Character display system | |
| JPS6152686A (ja) | Ｃｒｔ表示装置のリフレツシユメモリアクセス方式 | |
| JPS60211494A (ja) | パタ−ン表示装置 | |
| JPS58136093A (ja) | 表示制御装置 | |
| JPS6032089A (ja) | Ｃｒｔ表示端末装置 | |
| JPS6330891A (ja) | Ｃｒｔコントロ−ラ | |
| JPS58194090A (ja) | デイスプレイ装置 | |
| JPS60101590A (ja) | 表示装置 | |
| JPS6330892A (ja) | Ｃｒｔコントロ−ラ | |
| JPH0371714B2 (ja) | ||
| SU1499331A1 (ru) | Устройство дл отображени символьной информации на экране видеоконтрольного блока | |
| JP2895514B2 (ja) | ページプリンタの画像データ転送制御方法 | |
| JPS61137186A (ja) | 表示制御装置 | |
| JPS60153082A (ja) | 表示制御装置 | |
| JPH08314425A (ja) | ビデオメモリ装置 | |
| JPS61284797A (ja) | 表示装置 | |
| JPH05333829A (ja) | 情報処理装置 | |
| JPS6170583A (ja) | グラフイツクデイスプレイ装置 | |
| JPH0321988A (ja) | 表示制御装置 | |
| JPS63285591A (ja) | 画像表示装置 | |
| JPS61137184A (ja) | 表示装置 | |
| JPS61124983A (ja) | 文字表示装置 |