JPS6150344A - 集積回路の接続方法 - Google Patents
集積回路の接続方法Info
- Publication number
- JPS6150344A JPS6150344A JP59172281A JP17228184A JPS6150344A JP S6150344 A JPS6150344 A JP S6150344A JP 59172281 A JP59172281 A JP 59172281A JP 17228184 A JP17228184 A JP 17228184A JP S6150344 A JPS6150344 A JP S6150344A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- adhesive layer
- adhesive
- chip
- conductivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Dicing (AREA)
- Non-Insulated Conductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路（以下ＩＣと称ｊ）の接続方
法に関する。
法に関する。
一般に半導体工業において、ＩＣ等の単一素子（以下チ
ップと称″′ｆ′）を回路基板に実装する方法として、
まずシリコン単結晶等よりなる円板上に格子状の複数個
の回路パターンを同時に形成したウェハを、切断（ダイ
シング）′１−ることによりチップとなし、次にこのチ
ップの抜敬個の電極と回路基板とを、ワイヤボンディン
グやフェイスダウンボンディングすることで接続されて
いる。
ップと称″′ｆ′）を回路基板に実装する方法として、
まずシリコン単結晶等よりなる円板上に格子状の複数個
の回路パターンを同時に形成したウェハを、切断（ダイ
シング）′１−ることによりチップとなし、次にこのチ
ップの抜敬個の電極と回路基板とを、ワイヤボンディン
グやフェイスダウンボンディングすることで接続されて
いる。
上記工程をさらに詳しく述べると、まずウェハの切断方
法としては、ダイシングソウと一般に称さ八るダイヤモ
ンド等の回転刃を用いて高速でウェハ厚み方向に完全切
断（フルカット）する方法が、チップの寸法精度の良い
ことから、最近多く用いられるようになってきた。
法としては、ダイシングソウと一般に称さ八るダイヤモ
ンド等の回転刃を用いて高速でウェハ厚み方向に完全切
断（フルカット）する方法が、チップの寸法精度の良い
ことから、最近多く用いられるようになってきた。
このフルカットの除に、一般にはチップの飛散防止を目
的として粘着シートが使用される。
的として粘着シートが使用される。
この時の問題点として、ウェハ切断時にダイシングソウ
の回転速度が数千数万ｒｐｌ程度と高速な為に粘着シー
トの接着力はこの回転速度に耐えうる高接着力を必要と
し、一方決工程における粘着シートからのチップ剥離時
においては、低接着力でないと剥離困難であり、強引に
剥離した場合粘着剤がチップ面に転着し、汚染を極度に
嫌う半導体用としては使用不可能となる欠点を有してい
た。
の回転速度が数千数万ｒｐｌ程度と高速な為に粘着シー
トの接着力はこの回転速度に耐えうる高接着力を必要と
し、一方決工程における粘着シートからのチップ剥離時
においては、低接着力でないと剥離困難であり、強引に
剥離した場合粘着剤がチップ面に転着し、汚染を極度に
嫌う半導体用としては使用不可能となる欠点を有してい
た。
またウェハ切断時における他の問題点として前記したよ
うにダイシングソウの回転が高速であるため多量の静電
気が発生しウェハ内に蓄積される傾向にあり、微細な回
路パターンを有するＩＣ等の場合には、導体間などでの
絶縁破敵を起し易く、特にＭＯ５型半導体ではこの危険
性が太きい。
うにダイシングソウの回転が高速であるため多量の静電
気が発生しウェハ内に蓄積される傾向にあり、微細な回
路パターンを有するＩＣ等の場合には、導体間などでの
絶縁破敵を起し易く、特にＭＯ５型半導体ではこの危険
性が太きい。
一方チツブと基板回路系との接続における問題点として
はワイヤボンディングにあっては、Ａｕ−３ｉ共轟合金
や樹脂接合などによりチップを基板に固定した後に、Ａ
ｕやＡＩＩＩＡによりチ１ ・プ電極
と基板回路を接続するが・このとき高価な材料を用いる
ことや多数の接続点の一括接続が出来ない等の欠点を有
している。
はワイヤボンディングにあっては、Ａｕ−３ｉ共轟合金
や樹脂接合などによりチップを基板に固定した後に、Ａ
ｕやＡＩＩＩＡによりチ１ ・プ電極
と基板回路を接続するが・このとき高価な材料を用いる
ことや多数の接続点の一括接続が出来ない等の欠点を有
している。
またフェイスダウンボンディングは、チップ面の電極と
回路系とを直接接続するため、ワイヤボンディングに較
べて接続個所が半分となり、しかも電極の数によらず１
回の操作でボンディングが終了することから注目されて
いる。
回路系とを直接接続するため、ワイヤボンディングに較
べて接続個所が半分となり、しかも電極の数によらず１
回の操作でボンディングが終了することから注目されて
いる。
このフェイスダウンボンディングにおける接続方法とし
ては、たとえばハンダ融看ではＩＣが２００℃以上の高
温となるためＩＣＫ悪影峙をおよばし、等方性の導電性
接着剤による接続では、ＩＣの高密度化に伴い微細な回
路部のみに２導電性接着剤をつけてボンディングするこ
とは内押となってきた。
ては、たとえばハンダ融看ではＩＣが２００℃以上の高
温となるためＩＣＫ悪影峙をおよばし、等方性の導電性
接着剤による接続では、ＩＣの高密度化に伴い微細な回
路部のみに２導電性接着剤をつけてボンディングするこ
とは内押となってきた。
上記対策として、ゼブラ構成を代表とする異方導電性ゴ
ムの弾性および厚み方向の導電性を利用して押付けるこ
とで導通を得る方法（特開昭５３−５３２６０、特開昭
５３−５５９７１）もあるが押付ける為の別途固定手取
を必要とＴることから、導電性にバラツキを生じ、信＃
４性が低かった。
ムの弾性および厚み方向の導電性を利用して押付けるこ
とで導通を得る方法（特開昭５３−５３２６０、特開昭
５３−５５９７１）もあるが押付ける為の別途固定手取
を必要とＴることから、導電性にバラツキを生じ、信＃
４性が低かった。
上記の如（ウェハ切断工程およびチップの接続工程共に
多くの問題点をか工えながら行なわれているのが現状で
ある。
多くの問題点をか工えながら行なわれているのが現状で
ある。
本発明はか〜る状況に鑑み鋭意検討の結果なされたもの
であって半導体ウェハの切断工程ならびにチップの接続
工程を大巾に改善することができる集積回路の接続方法
を提供せんとするものである。
であって半導体ウェハの切断工程ならびにチップの接続
工程を大巾に改善することができる集積回路の接続方法
を提供せんとするものである。
すなわち本発明は多数の集積回路を形成した半導体ウェ
ハ表面（（異方導電性接着剤層を設ける工程、前記ウェ
ハな接着剤層と共に切断しエチップ化する工程、前記チ
ップを回路基板に接着同定することにより集積回路電極
と回路基板とを導通接続する工程とを含むことを％黴と
する集積回路の接続方法である。
ハ表面（（異方導電性接着剤層を設ける工程、前記ウェ
ハな接着剤層と共に切断しエチップ化する工程、前記チ
ップを回路基板に接着同定することにより集積回路電極
と回路基板とを導通接続する工程とを含むことを％黴と
する集積回路の接続方法である。
本発明におい工用いられる異方導電性接着剤は厚み方向
に導電性を示し、面方向には絶縁性を示すものが好まし
いが、厚み方向に加えて面方向の一方向が導電性を有す
るものも適用可能である。この時の導電性および絶縁性
の尺度としては、導通方向に１０！Ω−ｃｍ以下、絶縁
方向に１０６０−〇ｆｌＩ以上の抵抗率であることが好
ましい。厚み方向の導電性は接続部間に導通を得る為に
必要であり、面方向の絶縁性は、隣接回路と電気的に遮
断する目的で必要である。厚み方向に加えて、面方向の
一方向が導゛亀性を有する場合であっても、ＩＣの電極
配置を工夫することで適用可能となる。
に導電性を示し、面方向には絶縁性を示すものが好まし
いが、厚み方向に加えて面方向の一方向が導電性を有す
るものも適用可能である。この時の導電性および絶縁性
の尺度としては、導通方向に１０！Ω−ｃｍ以下、絶縁
方向に１０６０−〇ｆｌＩ以上の抵抗率であることが好
ましい。厚み方向の導電性は接続部間に導通を得る為に
必要であり、面方向の絶縁性は、隣接回路と電気的に遮
断する目的で必要である。厚み方向に加えて、面方向の
一方向が導゛亀性を有する場合であっても、ＩＣの電極
配置を工夫することで適用可能となる。
この異方導電性を得る為の接着剤の構成は絶縁性”接着
剤成分中に、比較的小さな導電付与材を所定量分散させ
てなるものである。
剤成分中に、比較的小さな導電付与材を所定量分散させ
てなるものである。
導電付与材としては平均粒径００１〜１００μｍの金属
粒子が好ましいが、カーボン系でも良い。粒径α０１μ
ｍ以下では、粒子の表面積が太き（粒子間の接触が必要
以上に生じることから面方向の絶縁性が得られない。
粒子が好ましいが、カーボン系でも良い。粒径α０１μ
ｍ以下では、粒子の表面積が太き（粒子間の接触が必要
以上に生じることから面方向の絶縁性が得られない。
また平均粒径１００μｍでは、回路が倣細な場合に隣接
回路間に粒子が存在する確率が高くなり、やはり面方向
の絶縁性が得られない。
回路間に粒子が存在する確率が高くなり、やはり面方向
の絶縁性が得られない。
平均粒径りは次式で求めるものとする。
Ｄ＝Σｎｄ／Σｎ
ここに、ｎはｄなる粒径の粒子の数を示す。
これら粒径の観察方法としては、一般的に用いられる電
子顕微鏡や光学顕微鏡、コールタカウンター、光散乱法
などが採用可能である。
子顕微鏡や光学顕微鏡、コールタカウンター、光散乱法
などが採用可能である。
導電付与材として金属粒子が好ましい理由は、接続回路
部の熱放散性の良いことによる。接続部における熱放散
性が悪いと、回路を流れる電流により接続部がジュール
熱により発熱し、極端な場合には接続部が剥離する。こ
れら金ｉ８子の例として（！、Ｆｅ、 Ｎｉ、 Ｃｒ、
Ｃｏ、 ＡＪ、 Ｓｂ、Ｍｏ。
部の熱放散性の良いことによる。接続部における熱放散
性が悪いと、回路を流れる電流により接続部がジュール
熱により発熱し、極端な場合には接続部が剥離する。こ
れら金ｉ８子の例として（！、Ｆｅ、 Ｎｉ、 Ｃｒ、
Ｃｏ、 ＡＪ、 Ｓｂ、Ｍｏ。
Ｃｕ、 Ａｇ、 Ｐｔ、’Ａｕ 等があり、これらの単
体あるいは合金や酸化物などでもよく、これらの２糧以
上を複合して用いることも可能である。
体あるいは合金や酸化物などでもよく、これらの２糧以
上を複合して用いることも可能である。
また金属粒子の中には、ガラスや合成樹脂の表面に前記
金属層を設けた物も含まれる。
金属層を設けた物も含まれる。
これら導電付与材の含有量はａ１〜１０体積１
％が良好な異方導電性を示す。
％が良好な異方導電性を示す。
１１体積％以下では、微細回路の接続において厚み方向
の導電性が得られニ＜＜、１０体積％以上では臨接回路
間の絶縁性が得られなくなる。
の導電性が得られニ＜＜、１０体積％以上では臨接回路
間の絶縁性が得られなくなる。
このような理由から、信頼性の高い異方導電性を得る為
の含有量は０．５〜５体積％がさらに好ましい。
の含有量は０．５〜５体積％がさらに好ましい。
次に接着剤成分について説明するが、基本的には通常の
接着剤類に用いられている配合が適用可能であり、好ま
しくは抵抗率が１０７０−０１１１以上の物が適用でき
る。
接着剤類に用いられている配合が適用可能であり、好ま
しくは抵抗率が１０７０−０１１１以上の物が適用でき
る。
かＮる接着剤の配合成分としては凝集力を付与するポリ
マーと、その他必要に応じて用（・る粘着付与剤、粘着
性調整剤、架橋剤、老化防止剤、分散剤等からなってい
る。
マーと、その他必要に応じて用（・る粘着付与剤、粘着
性調整剤、架橋剤、老化防止剤、分散剤等からなってい
る。
ポリマ一種としては、エチレン酢酸ビニル共重合体、エ
チレン−酢飯ビニル共１合体変性物、ポリエチレン、エ
チレン−プロピレン共重合体、エチレン会アクリル酸共
重合体、エチレン−アクリル酸エステル共重合体、エチ
レン−アクリル酸塩共重合体、アクリル酸エステル系ゴ
ム、ポリイソブチレン、アタクチックポリプロピレン、
ポリビニルブチラール、テクリロニトリルーブタジエン
共重合体、スチレン−ブタジェンブロック共重合体、ス
チレン−イソグレンブロック共重合体、ポリブタジェン
、エチレンセルロース−、ポリエステル、ポリアミド、
ポリウレタン、天然ゴム、シリコン系ゴム、ポリクロロ
プレン、ポリビニルエーテルなどが適用可能であり単独
あるいは２種類以上を併用し１用いる。
チレン−酢飯ビニル共１合体変性物、ポリエチレン、エ
チレン−プロピレン共重合体、エチレン会アクリル酸共
重合体、エチレン−アクリル酸エステル共重合体、エチ
レン−アクリル酸塩共重合体、アクリル酸エステル系ゴ
ム、ポリイソブチレン、アタクチックポリプロピレン、
ポリビニルブチラール、テクリロニトリルーブタジエン
共重合体、スチレン−ブタジェンブロック共重合体、ス
チレン−イソグレンブロック共重合体、ポリブタジェン
、エチレンセルロース−、ポリエステル、ポリアミド、
ポリウレタン、天然ゴム、シリコン系ゴム、ポリクロロ
プレン、ポリビニルエーテルなどが適用可能であり単独
あるいは２種類以上を併用し１用いる。
粘着付与剤としては、ジシクロペンタジェン樹脂、ロジ
ン、変性ロジン、テルペン樹脂、キシレン樹脂、テルペ
ン−フェノール＆Ｊ ＡＦＩ、アルキルフェノール拘月
旨、クマロン−インデン樹月旨等があり、こｎらを必要
に応じて、単独あるいは２種以上併用して用いる。
ン、変性ロジン、テルペン樹脂、キシレン樹脂、テルペ
ン−フェノール＆Ｊ ＡＦＩ、アルキルフェノール拘月
旨、クマロン−インデン樹月旨等があり、こｎらを必要
に応じて、単独あるいは２種以上併用して用いる。
粘着性調整剤としてはたとえばジオクチルフタレートを
はじめとする各種可塑剤類等が代表的である。
はじめとする各種可塑剤類等が代表的である。
架橋剤はポリマーの＃巣力を高めることが必要な場合に
用いる。ポリマの官能基と反応する多官能性物質であり
、たとえばインシアネート類、メラミン樹脂、尿素樹脂
、フェノール樹脂等があげられる。
用いる。ポリマの官能基と反応する多官能性物質であり
、たとえばインシアネート類、メラミン樹脂、尿素樹脂
、フェノール樹脂等があげられる。
老化防止剤は、ポリマーバインダの熱、酸素光等に対す
る安定性を高めろことが必要な場合に用いるものでたと
えば金属石ケン類を代表とする安定剤や、アルキルフェ
ノール類などの酸化防止剤、ベンゾフェノン系、ベンゾ
トリアゾール系などの紫外線吸収剤等があり、やはり必
要に応じて単独あるいは２棟以上が４ｒＥ用される。
る安定性を高めろことが必要な場合に用いるものでたと
えば金属石ケン類を代表とする安定剤や、アルキルフェ
ノール類などの酸化防止剤、ベンゾフェノン系、ベンゾ
トリアゾール系などの紫外線吸収剤等があり、やはり必
要に応じて単独あるいは２棟以上が４ｒＥ用される。
分散剤は、導電付与材の分散性向上のために用いる場合
かある。この例としてはたとえば界面活性剤かありノニ
オン系、カチオン系、アニオン系、両性のうち１種ある
いは２ｎ／ｉ以上か併用可能である。
かある。この例としてはたとえば界面活性剤かありノニ
オン系、カチオン系、アニオン系、両性のうち１種ある
いは２ｎ／ｉ以上か併用可能である。
以上の摺成材料を用いた接着剤の製造方法は、たとえば
ポリマーおよびその他の必をに応じて使用する添加剤か
らなる接着剤組成智を溶剤に溶解し液状とした後圧、導
電付与材を通常の攪拌等により混合し、このものをウェ
ハにスクリ−ン印刷等により直接塗布し又も良いしある
いはこの溶液をセパレータ等の層材上に塗布し、フィル
ム状にしたものであってもよい。異方導電性は乾燥時の
溶剤揮散による厚み方向の体積収縮により導電材を厚み
方向に配列、密集化する方法、あるいは良く知られてい
る方法として、導電性接着剤組成物を磁場下で成形して
、磁を有する導電付与材を厚み方向に配列させる方法、
導電付与材が繊維状の場合にあっては磁場下あるいは応
力下で一定方向に配列させるなどの方法により導電付与
材が異方配列することによって達成される。基本的には
フィルムの厚み方向に粒子が密集構造をとれば良いので
、製造方法は問わない。
ポリマーおよびその他の必をに応じて使用する添加剤か
らなる接着剤組成智を溶剤に溶解し液状とした後圧、導
電付与材を通常の攪拌等により混合し、このものをウェ
ハにスクリ−ン印刷等により直接塗布し又も良いしある
いはこの溶液をセパレータ等の層材上に塗布し、フィル
ム状にしたものであってもよい。異方導電性は乾燥時の
溶剤揮散による厚み方向の体積収縮により導電材を厚み
方向に配列、密集化する方法、あるいは良く知られてい
る方法として、導電性接着剤組成物を磁場下で成形して
、磁を有する導電付与材を厚み方向に配列させる方法、
導電付与材が繊維状の場合にあっては磁場下あるいは応
力下で一定方向に配列させるなどの方法により導電付与
材が異方配列することによって達成される。基本的には
フィルムの厚み方向に粒子が密集構造をとれば良いので
、製造方法は問わない。
また接続操作後に導電方向に密集構造をとるものでも適
用可能である。
用可能である。
適用される接着剤の厚みは２００ ａｍ以下であること
が好ましくより適切な厚み方向導電性１
を得る為には１００ ｔｔｍ以下がさらに好ましく、
実装時の高さを低（するためには、薄い方がより好まし
い。
が好ましくより適切な厚み方向導電性１
を得る為には１００ ｔｔｍ以下がさらに好ましく、
実装時の高さを低（するためには、薄い方がより好まし
い。
以下本発明を実施例を示す図面を参照しなから説８Ａ−
ｆる。
ｆる。
第１図は集積回路を多数形成してなるウェハ１に接着剤
層２を設けた断面模式図であるうこの接着剤の適用法と
し又は、接着剤がフィルム状の場合にあっては、ウェハ
１の電極面側に加熱、加圧、加熱加圧等の手段により接
続すれば良い。
層２を設けた断面模式図であるうこの接着剤の適用法と
し又は、接着剤がフィルム状の場合にあっては、ウェハ
１の電極面側に加熱、加圧、加熱加圧等の手段により接
続すれば良い。
接着剤が液状の場合にあっては、たとえばシルクスクリ
ーン印刷等で均一厚みとなるようにウェハの電極面側に
塗布すればよく、溶剤の含まれる場合にあっては加熱等
の適当な手段で溶剤を除去すればよい。
ーン印刷等で均一厚みとなるようにウェハの電極面側に
塗布すればよく、溶剤の含まれる場合にあっては加熱等
の適当な手段で溶剤を除去すればよい。
なお接続部材とウェハとの一体化工程においては、ウェ
ハが硬く脆いので、破壊しないように光分注意して取り
あっが５必要がある。
ハが硬く脆いので、破壊しないように光分注意して取り
あっが５必要がある。
第２〜３図はウェハ切断時の構成を示す断面模式図であ
る。第２図は接着剤層２を設けたウェハを固定盤３＃／
ｃより固定した状況を示す。
る。第２図は接着剤層２を設けたウェハを固定盤３＃／
ｃより固定した状況を示す。
この時の固定方法としては、たとえば固定盤６に無数の
小さな微細孔を設けて真壁吸引すればよい。
小さな微細孔を設けて真壁吸引すればよい。
その他、接着剤が粘着性を有する場合にあっては固定盤
３にロール等による加圧手段を用いて固定しても良いし
、接着剤がホットメルト性の場合にあっては、加熱およ
び加熱加圧により固定盤３に固定することも可能である
。
３にロール等による加圧手段を用いて固定しても良いし
、接着剤がホットメルト性の場合にあっては、加熱およ
び加熱加圧により固定盤３に固定することも可能である
。
第５図は、接着剤Ｎ２が基材４により補強されている場
合である。この時の基材４としては、紙、プシスチクク
ンイルム等からなるセパレータ等でも良いし、Ｃｕ、
ＡＡ 等の金属箔あるいは導電性グラスチックフィルム
等でもよい。
合である。この時の基材４としては、紙、プシスチクク
ンイルム等からなるセパレータ等でも良いし、Ｃｕ、
ＡＡ 等の金属箔あるいは導電性グラスチックフィルム
等でもよい。
すなわち第５図の場合における本発明の為の要件は、次
工程におけるチップ接続時に基材４と接着剤層２が分離
できれば可能であり基材４の材質および形状は問わない
。固定盤５との固定方法は前記第２図の説明による方法
が適用できるがなかでも真空吸引法が好ましく、その他
基材４をたとえば両面粘着テープ等で固定することも可
能である。
工程におけるチップ接続時に基材４と接着剤層２が分離
できれば可能であり基材４の材質および形状は問わない
。固定盤５との固定方法は前記第２図の説明による方法
が適用できるがなかでも真空吸引法が好ましく、その他
基材４をたとえば両面粘着テープ等で固定することも可
能である。
第２〜３図においてウェハ１上よりダイｉングソウ（図
では省略）により切断してチップ化することが可能とな
る。
では省略）により切断してチップ化することが可能とな
る。
この時の切断深さは、接着剤層の厚み方向の一部を残し
てウェハを全層切断（フルカット）することが、チップ
飛散防止には最も好ましいが、ウェハ１の厚み方向の一
部を残して（ハーフカット）切断後接続部材と共にチッ
プを取出す方法も、ウェハ１に較べ又接着剤強度が者し
く小さなことから可能である。
てウェハを全層切断（フルカット）することが、チップ
飛散防止には最も好ましいが、ウェハ１の厚み方向の一
部を残して（ハーフカット）切断後接続部材と共にチッ
プを取出す方法も、ウェハ１に較べ又接着剤強度が者し
く小さなことから可能である。
また第２〜６図において、接着剤層２を接地すると切断
時におけるＩＣの静電破壊現象が皆無となり著しい効果
を示すことがわかった。
時におけるＩＣの静電破壊現象が皆無となり著しい効果
を示すことがわかった。
このことは接着剤層２が厚み方向に導電性を示すことに
より、ダイシングソウの高速回転により発生した静電気
がＩＣに蓄積されることなく、接地される為である。接
地の方法とじ又は、第２図、あるいは、第３図の基材４
が導電性の場合にあっては、固定盤３が導電性であｎば
固定盤３を接地すれば良い。また第６図において接着剤
層２と接する基材４が導電性基材であれば、基材４を接
地しても良い。その他第２〜３図において接着剤層２を
直接アースする構成とすることも可能である。
より、ダイシングソウの高速回転により発生した静電気
がＩＣに蓄積されることなく、接地される為である。接
地の方法とじ又は、第２図、あるいは、第３図の基材４
が導電性の場合にあっては、固定盤３が導電性であｎば
固定盤３を接地すれば良い。また第６図において接着剤
層２と接する基材４が導電性基材であれば、基材４を接
地しても良い。その他第２〜３図において接着剤層２を
直接アースする構成とすることも可能である。
以上により、電極面に接着剤層を有するチップが得られ
る。第４〜５図は、上記により得られたチップ５と基板
回路９とのフェイスダウンボンデングの様子を示す模式
図である。接続の方法としては前記したのと同様１４−
加速、加圧、加熱加圧等の方法が適用できる。
る。第４〜５図は、上記により得られたチップ５と基板
回路９とのフェイスダウンボンデングの様子を示す模式
図である。接続の方法としては前記したのと同様１４−
加速、加圧、加熱加圧等の方法が適用できる。
第４図にあっては接着剤層２が、導電粒子８を含む場合
であり、接着剤層２は厚み方間にのみ導電性を示し面方
向には絶縁性である為に、微細な多数点の電極６を基板
回路９の接続端子と導通接続することが可能であり、面
で接続可能な為に電気的および機械的な接続信頼性が太
きい。
であり、接着剤層２は厚み方間にのみ導電性を示し面方
向には絶縁性である為に、微細な多数点の電極６を基板
回路９の接続端子と導通接続することが可能であり、面
で接続可能な為に電気的および機械的な接続信頼性が太
きい。
１ 第５図は接着剤層２が導電性繊維
１０で構成されており、厚み方間に加えて面方向の一方
向にも導電性を示す場合であるが、チップ５の電極６が
一方向に一列に並んでいる場合において適用可能であり
、第４図の場合と同様に′電気的および機械的な接続を
面で行なえるので、その信頼性が太きい。
１０で構成されており、厚み方間に加えて面方向の一方
向にも導電性を示す場合であるが、チップ５の電極６が
一方向に一列に並んでいる場合において適用可能であり
、第４図の場合と同様に′電気的および機械的な接続を
面で行なえるので、その信頼性が太きい。
第６図はチップと基板系とのワイヤボンディングを示す
断面模式図であり、従来の接合材（Ａｕ−５ｉ共晶合金
、半田、樹脂など）に変えて、異方導電性接着剤を用い
てダイポンディングを行ない、従来方法でワイヤボンデ
ィングした場合を示す。この場合も接着剤／！２は、ウ
ェハ切断時におけるチップ飛散防止材あるいは静電破壊
防止材と共用できるために経済的である。
断面模式図であり、従来の接合材（Ａｕ−５ｉ共晶合金
、半田、樹脂など）に変えて、異方導電性接着剤を用い
てダイポンディングを行ない、従来方法でワイヤボンデ
ィングした場合を示す。この場合も接着剤／！２は、ウ
ェハ切断時におけるチップ飛散防止材あるいは静電破壊
防止材と共用できるために経済的である。
この場合におい工接着剤中の導電性粒子は、熱放散性の
ために全組であることが好ましい。
ために全組であることが好ましい。
以上詳述したように本発明によればウェハを切断する工
程ならびに切断さハた半導体チップを基板回路に接続固
定する工程が大巾に改善されその工業的価値は非常に大
である。
程ならびに切断さハた半導体チップを基板回路に接続固
定する工程が大巾に改善されその工業的価値は非常に大
である。
図面はいずれも本発明の実施椀な示すもので第１図は接
着剤層つきウェハの断面模式図、第２図および第３図は
ウェハ切断時の状態を示す断面模式図、第４図乃至第６
図は半導体チップと基板回路の接続状況を示す概念図で
ある。 符号の説明 １、 ウェハ ゛２．接着剤（層） 五 固定盤 ４．基材 ５、チップ ６．電極 乙 導電性粒子 ａ 導電性稙維 ９ 基板回路 ｉｏ、 ワイヤ １１、基板
着剤層つきウェハの断面模式図、第２図および第３図は
ウェハ切断時の状態を示す断面模式図、第４図乃至第６
図は半導体チップと基板回路の接続状況を示す概念図で
ある。 符号の説明 １、 ウェハ ゛２．接着剤（層） 五 固定盤 ４．基材 ５、チップ ６．電極 乙 導電性粒子 ａ 導電性稙維 ９ 基板回路 ｉｏ、 ワイヤ １１、基板
Claims (1)
- 【特許請求の範囲】 １、多数の集積回路を形成した半導体ウェハ表面に異方
導電性接着剤層を設ける工程、前記ウェハを接着剤層と
共に切断してチップ化する工程、前記チップを回路基板
に接着固定することにより集積回路電極と回路基板とを
導通接続する工程とを含むことを特徴とする集積回路の
接続方法。 ２、異方導電性接着剤が貫層方向にのみ、又は貫層方向
および、沿層方向のうちの一方向にのみ導電性を有する
ものである特許請求の範囲第１項記載の集積回路の接続
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59172281A JPS6150344A (ja) | 1984-08-18 | 1984-08-18 | 集積回路の接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59172281A JPS6150344A (ja) | 1984-08-18 | 1984-08-18 | 集積回路の接続方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6150344A true JPS6150344A (ja) | 1986-03-12 |
| JPH0430742B2 JPH0430742B2 (ja) | 1992-05-22 |
Family
ID=15939009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59172281A Granted JPS6150344A (ja) | 1984-08-18 | 1984-08-18 | 集積回路の接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6150344A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2646018A1 (fr) * | 1989-04-12 | 1990-10-19 | Mitsubishi Electric Corp | Dispositif semiconducteur et son procede de fabrication |
| EP0730294A3 (en) * | 1995-02-28 | 1998-04-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device fabricating method of semiconductor device, and die-bonding method of semiconductor device |
| JP2001237268A (ja) * | 2000-02-22 | 2001-08-31 | Nec Corp | 半導体素子の実装方法及び製造装置 |
| US7327041B2 (en) | 2001-05-28 | 2008-02-05 | Sharp Kabushiki Kaisha | Semiconductor package and a method for producing the same |
| JP2010231797A (ja) * | 2010-05-13 | 2010-10-14 | Dainippon Printing Co Ltd | 非接触データキャリアを付したパッケージ |
| US9190381B2 (en) | 2011-12-09 | 2015-11-17 | Dexerials Corporation | Connection method, connection structure, insulating adhesive member, electronic component having adhesive member, and method for manufacturing same |
| JP2020009895A (ja) * | 2018-07-06 | 2020-01-16 | 株式会社ディスコ | ウェーハの加工方法 |
| JP2020009897A (ja) * | 2018-07-06 | 2020-01-16 | 株式会社ディスコ | ウェーハの加工方法 |
| JP2020009896A (ja) * | 2018-07-06 | 2020-01-16 | 株式会社ディスコ | ウェーハの加工方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59195837A (ja) * | 1983-04-21 | 1984-11-07 | Sharp Corp | Ｌｓｉチツプボンデイング方法 |
-
1984
- 1984-08-18 JP JP59172281A patent/JPS6150344A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59195837A (ja) * | 1983-04-21 | 1984-11-07 | Sharp Corp | Ｌｓｉチツプボンデイング方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2646018A1 (fr) * | 1989-04-12 | 1990-10-19 | Mitsubishi Electric Corp | Dispositif semiconducteur et son procede de fabrication |
| EP0730294A3 (en) * | 1995-02-28 | 1998-04-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device fabricating method of semiconductor device, and die-bonding method of semiconductor device |
| JP2001237268A (ja) * | 2000-02-22 | 2001-08-31 | Nec Corp | 半導体素子の実装方法及び製造装置 |
| US7327041B2 (en) | 2001-05-28 | 2008-02-05 | Sharp Kabushiki Kaisha | Semiconductor package and a method for producing the same |
| JP2010231797A (ja) * | 2010-05-13 | 2010-10-14 | Dainippon Printing Co Ltd | 非接触データキャリアを付したパッケージ |
| US9190381B2 (en) | 2011-12-09 | 2015-11-17 | Dexerials Corporation | Connection method, connection structure, insulating adhesive member, electronic component having adhesive member, and method for manufacturing same |
| JP2020009895A (ja) * | 2018-07-06 | 2020-01-16 | 株式会社ディスコ | ウェーハの加工方法 |
| JP2020009897A (ja) * | 2018-07-06 | 2020-01-16 | 株式会社ディスコ | ウェーハの加工方法 |
| JP2020009896A (ja) * | 2018-07-06 | 2020-01-16 | 株式会社ディスコ | ウェーハの加工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0430742B2 (ja) | 1992-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5180888A (en) | Conductive bonding agent and a conductive connecting method | |
| JP2994510B2 (ja) | 半導体装置およびその製法 | |
| JP5032231B2 (ja) | 半導体装置の製造方法 | |
| KR20180084039A (ko) | 반도체 장치의 제조 방법 | |
| KR20080003002A (ko) | 시트상 언더필재 및 반도체장치의 제조방법 | |
| JP2009283962A (ja) | 接着剤付チップの製造方法 | |
| CN101980361A (zh) | 具有晶圆黏片胶带的集成电路及其封装方法 | |
| JP2003168760A (ja) | 導電接続部を有するインターポーザ | |
| JP2001144140A (ja) | 半導体装置の製造方法 | |
| Feil et al. | The challenge of ultra thin chip assembly | |
| JP2001053110A (ja) | 半導体素子の実装方法及び実装装置 | |
| JPS6150344A (ja) | 集積回路の接続方法 | |
| CN102325430A (zh) | 粘接材料带 | |
| CN111383934A (zh) | 半导体装置制造方法 | |
| JP4190424B2 (ja) | 導電性粒子および接着剤 | |
| US20210189198A1 (en) | Joining film, tape for wafer processing, method for producing joined body, and joined body | |
| WO2018042771A1 (ja) | 加熱接合用シート、及び、ダイシングテープ付き加熱接合用シート | |
| JP2005064239A (ja) | 半導体装置の製造方法 | |
| JPH1050930A (ja) | マルチチップ実装法 | |
| TWI764194B (zh) | 接合薄膜、晶圓加工用膠帶、接合體之製造方法、接合體及貼合體 | |
| JP4574631B2 (ja) | マルチチップ実装法 | |
| JP2001004700A (ja) | インターポーザ基板 | |
| JPS6330782B2 (ja) | ||
| TW202100683A (zh) | 燒結接合用片材及附有基材之燒結接合用片材 | |
| JPH08124613A (ja) | 電気部材の接続構造及び接続方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |