[go: up one dir, main page]

JP2001144140A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2001144140A
JP2001144140A JP32190399A JP32190399A JP2001144140A JP 2001144140 A JP2001144140 A JP 2001144140A JP 32190399 A JP32190399 A JP 32190399A JP 32190399 A JP32190399 A JP 32190399A JP 2001144140 A JP2001144140 A JP 2001144140A
Authority
JP
Japan
Prior art keywords
chip
thin film
adhesive
film layer
adhesive thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP32190399A
Other languages
English (en)
Other versions
JP4180206B2 (ja
Inventor
Hideo Senoo
尾 秀 男 妹
Yuichi Iwakata
方 裕 一 岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lintec Corp
Original Assignee
Lintec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lintec Corp filed Critical Lintec Corp
Priority to JP32190399A priority Critical patent/JP4180206B2/ja
Publication of JP2001144140A publication Critical patent/JP2001144140A/ja
Application granted granted Critical
Publication of JP4180206B2 publication Critical patent/JP4180206B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 【課題】 樹脂封止半導体装置の製造時に、ボイドの発
生を防止し、信頼性の高い製品を効率良く製造しうる方
法を提供すること。 【解決手段】本発明に係る半導体装置の製造方法は、表
面に回路が形成された半導体ウエハの回路面に、接着性
薄膜層を形成し、該半導体ウエハを、回路毎に個別のチ
ップに切断分離し、該個別のチップを該接着性薄膜層を
介して、チップ搭載用基板の所定位置に載置し、該個別
のチップと該チップ搭載用基板との導通を確保しながら
該個別のチップを該チップ搭載用基板に接着固定するこ
とを特徴としている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、さらに詳しくは樹脂封止半導体装置の製造
時に、ボイドの発生を防止し、信頼性の高い製品を効率
良く製造しうる方法に関する。
【０００２】
【従来の技術】一般的に、半導体装置は、回路面を保護
するために、樹脂により封止されている。従来このよう
な樹脂封止された半導体装置は、個々のＩＣチップをそ
れぞれ別個にリードフレームにマウントした後、一つ一
つを金型を用いて樹脂封止することにより製造されてい
る。
【０００３】より具体的には、次の手法が現在行われて
いる。 （１）ＩＣチップとリードフレームとを金線等を用いて
接続し、その後樹脂封止する。 （２）導通用突起物が形成されているリードフレームに
ＩＣチップを載置し、導通用突起物を介してＩＣチップ
とリードフレームとを接続し、その後樹脂封止する。 （３）異方導電性フィルムあるいは異方導電性ペースト
を介してＩＣチップとリードフレームとを接続し、その
後樹脂封止する。
【０００４】しかし、上記（１）の方法では、金線を含
めてモールドしなければならないため、チップサイズに
比べて半導体装置が大き過ぎ、携帯電話などの小型機器
には用いられにくいという問題があった。このため、半
導体装置のサイズがチップサイズとほぼ同等の大きさに
できる（２）あるいは（３）の方法が用いられてくるよ
うになった。
【０００５】しかしながら、上記（２）の方法において
は、導通用突起物の高さの分だけ、ＩＣチップとリード
フレームとの間に空間があり、樹脂封止を行っても、こ
の空間に樹脂が充分に侵入せず、ボイドが発生すること
がある。このため、樹脂封止の前に、ＩＣチップとリー
ドフレームとの間に絶縁性接着剤を充填する必要があっ
た。
【０００６】また上記（３）の方法では、微小なＩＣチ
ップに、異方導電性フィルムを貼付あるいは異方導電性
ペーストを塗布する必要があり、やはり作業工程上煩雑
である。特に異方導電性ペーストは、一定量を塗布する
ことが困難であり、製品毎にペーストの量が異なり、製
品特性にバラツキがでる虞もある。
【０００７】
【発明が解決しようとする課題】本発明は、上記のよう
な従来技術に鑑みてなされたものであって、樹脂封止半
導体装置の製造時に、ボイドの発生を防止し、信頼性の
高い製品を効率良く製造しうる方法を提供することを目
的としている。
【０００８】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、表面に回路が形成された半導体ウエハの
回路面に、接着性薄膜層を形成し、該半導体ウエハを、
回路毎に個別のチップに切断分離し、該個別のチップを
該接着性薄膜層を介して、チップ搭載用基板の所定位置
に載置し、該個別のチップと該チップ搭載用基板との導
通を確保しながら該個別のチップを該チップ搭載用基板
に接着固定することを特徴としている。
【０００９】本発明においては、半導体ウエハを個別の
チップに切断分離する前に、該接着性薄膜層により半導
体ウエハの回路面を保護しながら該半導体ウエハの裏面
研削を行なってもよい。また、前記接着性薄膜層が片面
に剥離性シートを有し、該接着性薄膜層の剥離性シート
が形成されていない面を介して、該接着性薄膜層を半導
体ウエハの回路面に貼付することにより、半導体ウエハ
の回路面に接着性薄膜層を形成し、個別のチップを、チ
ップ搭載用基板に載置する前に、該剥離性シートを接着
性薄膜層から剥離することもできる。
【００１０】さらに、本発明においては、前記接着性薄
膜層を異方導電性接着剤で形成してもよい。また、前記
接着性薄膜層は絶縁性接着剤からなるものであってもよ
く、この場合、チップの回路上および／またはチップ搭
載用基板上に導通用突起物を有するものを用い、該接着
性薄膜層を加熱により流動化させて該導通用突起物を介
してチップとチップ搭載用基板との間に導通を確保する
こともできる。
【００１１】このような本発明に係る半導体装置の製造
方法によれば、樹脂封止半導体装置の製造時に、ボイド
の発生を防止し、信頼性の高い製品を効率良く製造でき
る。
【００１２】
【発明の実施の形態】以下、本発明について図面を参照
しながらさらに具体的に説明する。本発明に係る半導体
装置の第１の製造方法においては、まず図１または図４
に示すように、表面に回路が形成された半導体ウエハ１
の回路面に、接着性薄膜層１２（または２２）を形成す
る。
【００１３】半導体ウエハ１としては、従来より用いら
れているシリコン半導体ウエハ、ガリウム・ヒ素半導体
ウエハなどが挙げられるが、これらに限定されず、種々
の半導体ウエハを用いることができる。ウエハ表面への
回路の形成は、エッチング法、リフトオフ法などの従来
より汎用されている方法を含む、様々な方法により行う
ことができる。半導体ウエハの回路形成工程において、
所定の回路が形成される。
【００１４】この回路形成工程においては、ウエハ裏面
に酸化物被膜が形成されることがあるが、このような酸
化物被膜は、必要に応じ、後述するウエハ裏面の研削に
より除去される。接着性薄膜層は、異方導電性接着剤ま
たは絶縁性接着剤からなる。図１に示す接着性薄膜層１
２は、異方導電性接着剤からなる（以下、この場合を
「異方導電性接着剤層１２」と略記する）。異方導電性
接着剤は、バインダーポリマー中に導電性粒子を含む接
着剤であり、圧着前には接着性薄膜層中の導電性粒子同
士は互いに接触しない範囲でバインダー樹脂中に存在
し、接着性薄膜層を介してチップとチップ搭載用基板と
を圧着すると、電極としての導電性突起物が接着性薄膜
層を圧縮し、接着性薄膜層の厚さ方向にのみ導電性粒子
が接触し、異方導電性を発現するものである。
【００１５】バインダー樹脂として用いられる材料は、
通常の接着剤として使用されている樹脂が特に制限され
ることなく用いられ、熱硬化性のものであっても、熱可
塑性のものであってもよい。また、貼付時に感圧接着性
であり、後に加熱によって硬化する、いわゆる粘接着剤
を使用してもよい。熱硬化性のバインダー樹脂として
は、たとえばエポキシ樹脂、アクリル樹脂、ポリイミド
樹脂、フェノール樹脂、尿素樹脂、メラミン樹脂、レゾ
ルシノール樹脂等が用いられ、好ましくはエポキシ樹
脂、アクリル樹脂が用いられる。
【００１６】熱可塑性のバインダー樹脂としては、たと
えばポリエステル樹脂、ポリ酢酸ビニル、ポリビニルア
ルコール、ポリビニルブチラール、ポリ塩化ビニル、ポ
リメタクリレート、ポリアクリレート、ポリスチレン、
ポリエチレン、ポリアミド、セルロース、ポリイソブチ
レン、ポリビニルエーテル、ポリイミド樹脂、各種のホ
ットメルト系接着剤等が用いられ、好ましくはポリエス
テル樹脂、ポリイミド樹脂が用いられる。
【００１７】粘接着剤としては、たとえば常温で感圧接
着性を有するバインダー樹脂と熱硬化性樹脂との混合物
が挙げられる。常温で感圧接着性を有するバインダー樹
脂としては、たとえばアクリル樹脂、ポリエステル樹
脂、ポリビニルエーテル、ウレタン樹脂、ポリアミド等
が挙げられる。熱硬化性樹脂としては、前述の熱硬化性
のバインダー樹脂と同様の樹脂があげられ、バインダー
樹脂よりも比較的低分子量のものが使用できる。また粘
接着剤には後述の剥離性シートとの剥離性を制御するた
め、ウレタン系アクリレートオリゴマーなどの紫外線硬
化性樹脂を配合することが好ましい。紫外線硬化性樹脂
を配合すると、紫外線照射前は剥離性シートが接着性薄
膜層とよく密着し、紫外線照射後は剥離しやすくなる。
【００１８】導電性粒子として用いられる材料は、金、
銀、銅、ニッケル、アルミニウム等の金属あるいは合金
の粉体や繊維状体やカーボンブラックあるいは、ポリア
ニリン、ポリピロール等の導電性高分子の粉体や繊維状
体が用いられる。これらの材料は、それぞれ単独で用い
てもよく、また複数種を組み合わせて用いてもよい。ま
た、粉体等の形状についても、導電性材料単独で形成さ
れているものであってもよく、またスチレン、アクリル
等の樹脂にコーティングあるいはメッキしたものであっ
てもよい。粉体あるいは繊維状体の大きさは、１〜２０
μｍ程度が好ましい。
【００１９】このような導電性粒子は、上記バインダー
樹脂１００重量部に対して、１〜５００重量部程度の割
合で用いられる。異方導電性接着剤層１２の膜厚は、好
ましくは１〜１００μｍ程度であり、特に好ましくは１
０〜５０μｍ程度である。図４に示す接着性薄膜層２２
は、絶縁性接着剤からなるなる（以下、この場合を「絶
縁性接着剤層２２」と略記する）。
【００２０】絶縁性接着剤は、導電性粒子を含まない以
外は、前記異方導電性接着剤と同様であり、また熱硬化
性のものであっても、熱可塑性のものであっても、また
粘接着剤からなるものであってもよい。すなわち、熱硬
化性絶縁性接着剤層２２は、前述した熱硬化性のバイン
ダー樹脂を主成分としてなり、導電性粒子を含まないも
のであり、また、熱可塑性絶縁性接着剤層２２は、前述
した熱可塑性のバインダー樹脂を主成分としてなり、導
電性粒子を含まないものである。
【００２１】また粘接着性の絶縁性接着剤層２２は、前
述した粘接着剤を主成分としてなり、導電性粒子を含ま
ないものである。絶縁性接着剤層２２の膜厚は、好まし
くは１〜２００μｍ程度であり、特に好ましくは１０〜
７０μｍ程度である。なお、本発明においては、図１ま
たは図４に示すように、接着性薄膜層１２または２２の
片面に、剥離性シート１１または２１が貼着されていて
もよい。
【００２２】接着性薄膜層は所定の工程を剥離性シート
を積層した形で使用され、その後剥離性シートからウエ
ハまたはチップに転写される。剥離性シートは、たとえ
ば接着性薄膜層をウエハに貼付する際に、張力により変
形しないように補強のために用いられる。また、研削工
程や切断分離工程の際に接着性薄膜層の表面を保護する
こともできる。
【００２３】剥離性シートとしては、従来より粘着テー
プ等の基材として用いられている各種の薄層品が特に制
限されることなく用いられ、たとえば紙、金属箔や、ポ
リエチレンテレフタレート、ポリエチレン、ポリスチレ
ン、ポリプロピレン、ナイロン、ウレタン、ポリ塩化ビ
ニリデン、ポリ塩化ビニルなどの合成樹脂フィルムが用
いられる。また、これらの積層品であってもよい。
【００２４】本発明では、接着性薄膜層を剥離性シート
表面から剥離し、チップ等への転写容易にするために、
これら剥離性シートの表面に、必要に応じシリコーン樹
脂やアルキッド樹脂などで離型処理を施してもよい。こ
のような剥離性シート１１または２１の表面張力は、40
mN/m以下であることが好ましく、さらに20〜40mN/mの範
囲にあることが好ましく、特に30〜35mN/mの範囲にある
ことが好ましい。
【００２５】剥離性シートの表面張力が40mN/mより大き
いと、接着性薄膜層の剥離性シートへの密着性が高くな
り、チップ体への転写ができないことがある。一方、20
mN/m未満では、研削工程で剥離性シートと接着性薄膜層
の間に研削水が侵入しウエハを破損するおそれがあり、
また接着性薄膜層の性状によっては剥離性シート上に接
着性薄膜層を形成できないことがある。
【００２６】上記のような剥離性シート１１または２１
の厚さは、通常５〜３００μｍであり、好ましくは１０
〜２００μｍである。本発明の半導体装置の製造方法に
おいては、接着性薄膜の形成工程、切断分離工程、チッ
プの接着固定工程が行なわれる。また、所望により裏面
研削工程が行なわれても良い。
【００２７】接着性薄膜層１２または２２の半導体ウエ
ハ１への形成は、貼付装置による貼付によって行なわれ
る。貼付の際の圧力は、貼付装置の貼付方法（ゴムロー
ラー式、真空密着式）により適宜に設定されるが、加圧
条件が弱過ぎるとウエハに接着性薄膜層が密着しないこ
とがあり、また強過ぎるとウエハを破損することがあ
る。
【００２８】貼付温度は、使用する接着性薄膜層の性質
による。通常は、バインダー樹脂の可塑化温度以上１８
０℃以下の温度が好ましい。なお、粘接着剤を使用した
場合は、常温で貼付できる。貼付温度が高過ぎると、ウ
エハの研削後、ウエハに反りを発生させるおそれがあ
る。またウエハの回路面に設けられる導通用突起物の高
さが５０μｍ以上となるようなウエハの回路面の凹凸が
大きい場合は、標準の加圧条件よりも強い条件または高
い貼付温度で貼付を行ない、ウエハ回路面に密着させる
ことが好ましい。
【００２９】本発明においては、半導体ウエハ１の切断
分離等の各種の所要工程をウエハ１の回路面に接着性薄
膜層１２または２２が貼着された状態で行なう。また、
切断分離に先立ち、必要に応じ、半導体ウエハ１の裏面
研削を行なってもよい。半導体ウエハ１の裏面研削工程
は、回路形成時においてウエハ裏面に形成される酸化物
被膜を除去し、ウエハの厚さを所定の厚さまで研削する
工程である。裏面研削は、たとえば研削装置等の従来公
知の方法により行いうる。本発明においては、接着性薄
膜層が、裏面研削時において、ウエハ回路面の保護シー
トとしての機能をも発現する。
【００３０】次に、ウエハの切断分離を行う。ウエハの
切断分離は、通常のダイシング装置を用いて行なわれ
る。この際、ウエハの裏面にダイシングテープを貼着
し、これを介して円形のフレームに固定してダイシング
が行なわれる。続いて、ピックアップ装置やチップボン
ダーを用いて切断分離されたチップを個別にチップトレ
ー等に回収する。
【００３１】このような所要の工程を経て、図２または
図５に示すように、回路面に接着性薄膜層が形成された
チップ２が得られる。本発明において接着性薄膜層は、
剥離性シートを用いる場合は、剥離性シートの剥離面上
に接着剤の組成物を塗布し、必要に応じて乾燥するか、
薄膜状にキャスト成形した後、剥離性シートを積層して
形成される。また剥離性シートを用いない場合は、キャ
スト成形等により製造される。
【００３２】接着性薄膜層に剥離性シートが積層されて
いる場合、剥離性シートは、切断分離された個別のチッ
プを、チップ搭載用基板に載置する前に、接着性薄膜層
から剥離される。剥離性シートを接着性薄膜層から剥離
する方法としては、幅広の粘着シートを剥離性シートの
全面に貼り付けた後に鋭角で引き剥がすことなどにより
行なわれる。剥離性シートの剥離は切断分離の後に行な
うことが好ましいが、切断分離の前であってもよい。
【００３３】次いで、本発明に係る半導体装置の製造方
法においては、チップ２を、接着性薄膜層を介して、チ
ップ搭載用基板３０上に載置し、チップ２の固着を行う
（図３または図６参照）。チップ２には、表面に所定の
回路が形成され、さらに回路表面にチップ搭載基板３０
と導通するための電極が形成されている。該電極は、好
ましくは金、銅、ハンダ等の導電材料からなる突起物
（導通用突起物３１）からなり、その高さおよび径は、
通常１０〜１００μｍ程度である。またチップ２の回路
面の電極以外の部分は絶縁被膜が形成されている。
【００３４】チップ搭載用基板３０は、たとえばポリイ
ミドなどの絶縁性で耐熱性のシート材料上に、銅箔等の
導電材料で形成された回路が積層されている。この回路
は図８に示すように、チップの電極に相対する端部と、
外部装置と導通するための電極用端部を継ぐ複数個の配
線からなる。接着性薄膜層に絶縁性接着剤を用いる場合
は、チップの電極に相対する端部に導通用突起物３１’
を設けることが好ましい。この突起物は、上記のチップ
上の突起物と同様に、金、銅、ハンダ等の導電材料から
なり、その高さおよび径は、通常１０〜１００μｍ程度
である。
【００３５】接着性薄膜層が異方導電性接着剤からなる
場合には、チップ２をチップ搭載用基板３０に載置後、
圧着することで、異方導電性接着剤層１２の厚さ方向へ
の導電性が発現し、チップ２とチップ搭載用基板３０と
の導通が確保される。この場合、チップ２およびチップ
搭載用基板３０は、導通用突起物３１を及び３１’の両
方を有するものであってもよく、またどちらか一方のみ
有するものであってもよい。図３に示したものは、導通
用突起物３１を有するチップ２を用いた例である。
【００３６】なお、異方導電性接着剤層１２が、熱硬化
性異方導電性接着剤または粘接着剤型異方導電性接着剤
からなる場合には、チップ２を該異方導電性接着剤層１
２を介してチップ搭載用基板３０上に載置した後、該異
方導電性接着剤の硬化温度以上に加熱して、チップ２の
固着を行う。また、異方導電性接着剤層１２が、熱可塑
性異方導電性接着剤からなる場合には、チップ２を該熱
可塑性異方導電性接着剤層１２を介してチップ搭載用基
板３０上に載置した後、熱圧着を行って、チップの固着
を行う。
【００３７】また、前記接着性薄膜層１２が絶縁性接着
剤からなる場合には、チップ２として、回路上に導通用
突起物３１を有するチップを用いるか、あるいは導通用
突起物３１’を有するチップ搭載用基板３０を用いる。
もちろんこれらを併用してもよい。図６に示したもの
は、導通用突起物３１を有するチップ２および導通用突
起物３１’を有するチップ搭載用基板３０を併用した例
である。
【００３８】この場合には、回路面に絶縁性接着剤層２
２が転写されたチップ２を、該絶縁性接着剤層２２を介
して、導通用突起物３１、３１’を有するチップ搭載用
基板３０上に載置する。この時点では、チップ２とチッ
プ搭載用基板３０との導通はとれていないので、絶縁性
接着剤２２を流動化させて該導通用突起物３１、３１’
を介してチップ２とチップ搭載用基板３０とを接続し、
導通を確保した後、チップ２の固着を行う。
【００３９】上記絶縁性接着剤層２２が、熱硬化性絶縁
性接着剤または粘接着剤型絶縁性接着剤からなる場合に
は、チップ２を該絶縁性接着剤層２２を介してチップ搭
載用基板上３０に載置した後、該絶縁性接着剤を硬化し
ないように加熱して、流動化させ、該導通用突起物３
１、３１’を介してチップ２とチップ搭載用基板３０と
の間の導通を確保した後、絶縁性接着剤の硬化温度以上
に加熱して、チップの固着を行う。
【００４０】また、上記絶縁性接着剤層２２が、熱可塑
性絶縁性接着剤からなる場合には、チップ２を該熱可塑
性絶縁性接着剤を介してチップ搭載用基板３０上に載置
した後、該熱可塑性絶縁性接着剤を加熱して、流動化さ
せ、該導通用突起物３１、３１’を介してチップ２とチ
ップ搭載用基板３０との間の導通を確保した後、該熱可
塑性絶縁性接着剤の可塑化温度未満に冷却して、チップ
の固着を行う。
【００４１】チップ２とチップ搭載用基板３０との接着
固定は、フリップチップボンダー等により行うことがで
きる。フリップチップボンダーは、加熱条件、加圧条件
を精度良く設定できるものが好ましい。このような本発
明に係る半導体装置の製造方法によれば、チップ２とチ
ップ搭載用基板３０とを、空間を生じることなく、密着
した状態で固着できるので、樹脂封止を行っても、ボイ
ドのない、信頼性の高い、半導体装置を得ることができ
る。
【００４２】樹脂封止に用いられる樹脂としては、従来
より半導体装置の樹脂封止に用いられてきた種々の熱硬
化性樹脂が用いられる。このような熱硬化性樹脂として
は、具体的には、クレゾールノボラック型エポキシ、ナ
フタレン型エポキシ、ビフェニル型エポキシあるいは芳
香族多官能型エポキシを主原料とし、フェノールノボラ
ック等の一般に用いられる硬化剤およびシリカ、シリコ
ーン、カーボン、フィラー等を混合した樹脂が好ましく
用いられる。加熱硬化の条件は、使用する熱硬化性樹脂
の種類に応じて適宜に定められる。
【００４３】
【発明の効果】このような本発明に係る半導体装置の製
造方法によれば、樹脂封止半導体装置の製造時に、ボイ
ドの発生を防止し、信頼性の高い製品を効率良く製造で
きる。
【００４４】
【実施例】以下本発明を実施例により説明するが、本発
明はこれら実施例に限定されるものではない。なお、半
導体装置の導通評価は、以下のようにして行なった。評
価用のチップとしては、図７に示す大きさが３mm×５mm
で、直径９０μm、高さ３０μmの金製バンプ（導通用突
起物）が４つ設けられた評価用ダミーチップを用いる。
バンプは、２つが一組となり、金線で導通がとられてい
る。したがって、ウエハには、上記のチップに対応する
ダミー回路が多数設けられている。
【００４５】またチップ搭載用基板としては、図８に示
す上記バンプの位置に対応する配線パターンを有する基
板を評価用基板として用いる。
【００４６】
【実施例１】バインダー樹脂としてアクリル樹脂１０重
量部と、ウレタン系アクリレートオリゴマー１０重量部
と、2,2-ジメトキシ-2-フェニルアセトン０．３重量部
と、エポキシ樹脂１０５重量部と、ジシアンジアミド
２．１２重量部と、アクリル系ゴム微粒子５重量部と、
芳香族系ポリイソシアナート２重量部とからなる粘接着
剤組成物を、剥離性シートとして表面張力35 mN/mのポ
リエチレンフィルム（厚さ：100μm)に塗布・乾燥し、
厚さ６０μmの絶縁性粘接着剤層を有する粘接着テープ
を得、これを剥離性シートを有する絶縁性接着性薄膜層
とした。
【００４７】前記した回路パターンを有する半導体ウエ
ハ（６インチ、厚さ625μm）の回路面に、上記接着性薄
膜層を常温で圧着（テープ貼付装置：リンテック社製、
Adwill RAD-3500使用）した。半導体ウエハ裏面を研削
（研削装置：ディスコ社製、DFG-840使用）して、厚さ
を300μmにし、その後研削面にダイシングテープ（Adwi
ll G-19、リンテック社製）を貼付後、ダイシング装置
（ディスコ社製、DAD-2H/6T）を使用して回路パターン
毎に切断分離し、チップを得た。
【００４８】回路面側に紫外線照射（紫外線照射装置：
リンテック社製、Adwill RAD 2000m/6使用）を行い、次
いで、接着性薄膜層上の剥離性シート上に強粘着テープ
を貼付し、これを剥離することで、接着性薄膜層上の剥
離性シートを剥離し、チップの回路面に接着性薄膜層を
残存させた。得られたチップをピックアップし、チップ
トレーに収納した。
【００４９】次いでフリップチップボンダー（九州松下
電器産業（株）製、FB30T-M）を用い、前記評価用基板
に実装した。実装の際の、ステージ温度は６０℃、ヘッ
ド温度は１８０℃、荷重は20Ｎ、時間は６０秒とした。
実装後、１５０℃のオーブン中で６０分保持し、粘接着
剤層を完全に硬化させた。各端子間の抵抗値を、低抵抗
率計（三菱化学製、Loresta-GP MCP-T600）を用いて測
定し、ａｂ間およびｃｄ間の導通と、その他の端子間の
絶縁を確認した。
【００５０】
【実施例２】アクリル樹脂１０重量部と、エポキシ樹脂
８０重量部と、ジシアンジアミド２重量部とからなる粘
接着剤組成物に、平均粒径６〜１０μmのフレーク状銀
粉を、樹脂固形分１００重量部に対し、１０重量部加
え、異方導電性粘接着剤組成物を得た。得られた粘接着
剤組成物を、剥離性シートとして表面張力35 mN/mのポ
リエチレンフィルム（厚さ：100μm)に塗布・乾燥し、
厚さ４０μmの異方導電性の粘接着剤層を有する粘接着
テープを得、これを剥離性シートを有する接着性薄膜層
とした。
【００５１】実施例１と同様にして、前記した回路パタ
ーンを有する半導体ウエハ（６インチ、厚さ625μm）の
回路面に、上記接着性薄膜層を常温で圧着した。また実
施例１と同様にして、半導体ウエハ裏面を研削して、厚
さを300μmにし、その後研削面にダイシングテープを貼
付後、回路パターン毎に切断分離し、チップを得た。次
いで、粘接着テープのポリエチレンフィルム上に強粘着
テープを貼付し、これを剥離することで、粘接着テープ
のポリエチレンフィルムを剥離し、チップの回路面に粘
接着剤層を残存させた。チップをピックアップし、チッ
プトレーに収納した。
【００５２】次いでフリップチップボンダーを用い、前
記評価用基板に実装した。実装の際の、ステージ温度は
６０℃、ヘッド温度は１３０℃、荷重は20Ｎ、時間は６
０秒とした。実装後、１５０℃のオーブン中で６０分保
持し、粘接着剤層を完全に硬化させた。各端子間の抵抗
値を、低抵抗率計を用いて測定し、ａｂ間およびｃｄ間
の導通と、その他の端子間の絶縁を確認した。
【００５３】
【実施例３】剥離性シートとしてアルキッド系剥離剤に
より剥離処理したポリエチレンナフタレートフィルム
（厚さ２５μｍ：融点２７２℃：表面張力３４mN/m）の
処理面に熱可塑性ポリイミド樹脂（Tg=115℃：宇部興産
社製）からなる接着剤を塗布後、乾燥し、厚さ６０μm
の絶縁性接着剤からなる接着性薄膜層を有するシートを
作成した。
【００５４】実施例１と同様にして、前記した回路パタ
ーンを有する半導体ウエハ（６インチ、厚さ625μm）の
回路面に、上記接着性薄膜層を常温で圧着した。また実
施例１と同様にして、半導体ウエハ裏面を研削して、厚
さを300μmにし、その後研削面にダイシングテープを貼
付後、回路パターン毎に切断分離し、チップを得た。次
いで、接着性薄膜層上のポリエチレンナフタレートフィ
ルム上に強粘着テープを貼付し、これを剥離すること
で、接着性薄膜層上のポリエチレンナフタレートフィル
ムを剥離し、チップの回路面に接着性薄膜層を残存させ
た。得られたチップをピックアップし、チップトレーに
収納した。
【００５５】次いでフリップチップボンダーを用い、前
記評価用基板に実装した。実装の際の、ステージ温度は
１５０℃、ヘッド温度は１８０℃、荷重は20Ｎ、時間は
６０秒とした。各端子間の抵抗値を、低抵抗率計を用い
て測定し、ａｂ間およびｃｄ間の導通と、その他の端子
間の絶縁を確認した。
【００５６】
【実施例４】常温で固型のエポキシ樹脂（エポキシ当量
３０００〜５０００）９０重量部と、常温で液状のエポ
キシ樹脂（エポキシ当量１８４〜１９４）１０重量部
と、ジシアンジアミド２重量部とからなる接着剤組成物
を、溶剤で希釈した状態で、実施例３で用いた剥離性シ
ートに塗布後、乾燥し、厚さ６０μmの絶縁性の接着性
薄膜層を有するシートを作成した。
【００５７】実施例１と同様にして、前記した回路パタ
ーンを有する半導体ウエハ（６インチ、厚さ625μm）の
回路面に、上記接着性薄膜層を常温で圧着した。また実
施例１と同様にして、半導体ウエハ裏面を研削して、厚
さを300μmにし、その後研削面にダイシングテープを貼
付後、回路パターン毎に切断分離し、チップを得た。次
いで、接着性薄膜層上のポリエチレンナフタレートフィ
ルム上に強粘着テープを貼付し、これを剥離すること
で、接着性薄膜上のポリエチレンナフタレートフィルム
を剥離し、チップの回路面に接着性薄膜を残存させた。
得られたチップをピックアップし、チップトレーに収納
した。
【００５８】次いでフリップチップボンダーを用い、前
記評価用基板に実装した。実装の際の、ステージ温度は
６０℃、ヘッド温度は１３０℃、荷重は20Ｎ、時間は６
０秒とした。実装後、１５０℃のオーブン中で６０分保
持し、粘接着剤層を完全に硬化させた。各端子間の抵抗
値を、低抵抗率計を用いて測定し、ａｂ間およびｃｄ間
の導通と、その他の端子間の絶縁を確認した。
【図面の簡単な説明】
【図１】 本発明に係る製造方法の工程の概略を示す。
【図２】 本発明に係る製造方法の工程の概略を示す。
【図３】 本発明に係る製造方法の工程の概略を示す。
【図４】 本発明に係る他の製造方法の工程の概略を示
す。
【図５】 本発明に係る他の製造方法の工程の概略を示
す。
【図６】 本発明に係る他の製造方法の工程の概略を示
す。
【図７】 本発明の実施例で用いた評価用チップの平面
図を示す。
【図８】 本発明の実施例で用いた評価用基板の平面図
を示す。
【符号の説明】
１…半導体ウエハ、２…チップ、１１…剥離性シート、
１２…接着性薄膜層（異方導電性接着剤層）、２１…剥
離性シート、２２…接着性薄膜層（絶縁性接着剤層）、
３０…チップ搭載用基板、３１,３１’…導通用突起物

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 表面に回路が形成された半導体ウエハの
    回路面に、接着性薄膜層を形成し、 該半導体ウエハを、回路毎に個別のチップに切断分離
    し、 該個別のチップを該接着性薄膜層を介して、チップ搭載
    用基板の所定位置に載置し、 該個別のチップと該チップ搭載用基板との導通を確保し
    ながら該個別のチップを該チップ搭載用基板に接着固定
    することを特徴とする半導体装置の製造方法。
  2. 【請求項２】 半導体ウエハを個別のチップに切断分離
    する前に、該接着性薄膜層により半導体ウエハの回路面
    を保護しながら該半導体ウエハの裏面を研削することを
    特徴とする請求項１記載の半導体装置の製造方法。
  3. 【請求項３】 前記接着性薄膜層が片面に剥離性シート
    を有し、該接着性薄膜層の剥離性シートが形成されてい
    ない面を介して、該接着性薄膜層を半導体ウエハの回路
    面に貼付することにより、半導体ウエハの回路面に接着
    性薄膜層を形成し、 個別のチップを、チップ搭載用基板に載置する前に、該
    剥離性シートを接着性薄膜層から剥離することを特徴と
    する請求項１または２に記載の半導体装置の製造方法。
  4. 【請求項４】 該接着性薄膜層が異方導電性接着剤から
    なることを特徴とする請求項１〜３の何れかに記載の半
    導体装置の製造方法。
  5. 【請求項５】 該接着性薄膜層が絶縁性接着剤からな
    り、チップの回路上および／またはチップ搭載用基板上
    に導通用突起物を有し、該接着性薄膜層を加熱により流
    動化させて該導通用突起物を介してチップとチップ搭載
    用基板との間に導通を確保することを特徴とする請求項
    １〜３の何れかに記載の半導体装置の製造方法。
JP32190399A 1999-11-12 1999-11-12 半導体装置の製造方法 Expired - Lifetime JP4180206B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32190399A JP4180206B2 (ja) 1999-11-12 1999-11-12 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32190399A JP4180206B2 (ja) 1999-11-12 1999-11-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001144140A true JP2001144140A (ja) 2001-05-25
JP4180206B2 JP4180206B2 (ja) 2008-11-12

Family

ID=18137703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32190399A Expired - Lifetime JP4180206B2 (ja) 1999-11-12 1999-11-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4180206B2 (ja)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237268A (ja) * 2000-02-22 2001-08-31 Nec Corp 半導体素子の実装方法及び製造装置
US7169648B2 (en) 2003-08-12 2007-01-30 Lintec Corporation Process for producing a semiconductor device
CN1333462C (zh) * 2003-07-11 2007-08-22 日东电工株式会社 层压片、用于制造半导体器件的方法和半导体器件
JP2007300081A (ja) * 2006-04-05 2007-11-15 Hitachi Chem Co Ltd 接着剤付き半導体ウエハ、積層物及びこれらの製造方法
JP2009260230A (ja) * 2008-03-21 2009-11-05 Hitachi Chem Co Ltd 半導体装置の製造方法
JP2009277955A (ja) * 2008-05-16 2009-11-26 Nec Corp 半導体装置の製造方法及び半導体素子検査構造
JP2010056531A (ja) * 2008-07-28 2010-03-11 Sekisui Chem Co Ltd 半導体チップ積層体の製造方法
JP2010528450A (ja) * 2007-02-09 2010-08-19 エルジー イノテック カンパニー リミテッド 多機能ダイ接着フィルム及びこれを用いた半導体素子パッケージング方法
JP2010258240A (ja) * 2009-04-24 2010-11-11 Sekisui Chem Co Ltd 絶縁接着シート
JP2010258239A (ja) * 2009-04-24 2010-11-11 Sekisui Chem Co Ltd 絶縁接着シート
JP2011515839A (ja) * 2008-03-14 2011-05-19 チェイル インダストリーズ インコーポレイテッド 半導体パッケージ用複合機能テープ及びこれを用いた半導体素子の製造方法
JP2011171586A (ja) * 2010-02-19 2011-09-01 Sekisui Chem Co Ltd 接着シート用基材、接着シート及び半導体チップの実装方法
JP2012178565A (ja) * 2011-02-25 2012-09-13 Ultratera Corp 半導体パッケージ構造の製造方法
US8409968B2 (en) 2002-12-03 2013-04-02 Hamamatsu Photonics K.K. Method of cutting semiconductor substrate via modified region formation and subsequent sheet expansion
TWI395293B (zh) * 2002-03-12 2013-05-01 Hamamatsu Photonics Kk 半導體基板之切斷方法
US8519511B2 (en) 2002-03-12 2013-08-27 Hamamatsu Photonics K.K. Substrate dividing method
JP2013197557A (ja) * 2012-03-23 2013-09-30 Sumitomo Bakelite Co Ltd 半導体素子の電位測定方法
US8551865B2 (en) 2002-03-12 2013-10-08 Hamamatsu Photonics K.K. Method of cutting an object to be processed
US8685838B2 (en) 2003-03-12 2014-04-01 Hamamatsu Photonics K.K. Laser beam machining method
US8716110B2 (en) 2000-09-13 2014-05-06 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US8969752B2 (en) 2003-03-12 2015-03-03 Hamamatsu Photonics K.K. Laser processing method
US9773769B2 (en) 2015-03-11 2017-09-26 Toshiba Memory Corporation Semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7382708B2 (ja) * 2018-06-29 2023-11-17 リンテック株式会社 実装方法

Cited By (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237268A (ja) * 2000-02-22 2001-08-31 Nec Corp 半導体素子の実装方法及び製造装置
US8716110B2 (en) 2000-09-13 2014-05-06 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US10796959B2 (en) 2000-09-13 2020-10-06 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US9837315B2 (en) 2000-09-13 2017-12-05 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US8969761B2 (en) 2000-09-13 2015-03-03 Hamamatsu Photonics K.K. Method of cutting a wafer-like object and semiconductor chip
US8946592B2 (en) 2000-09-13 2015-02-03 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US8946589B2 (en) 2000-09-13 2015-02-03 Hamamatsu Photonics K.K. Method of cutting a substrate, method of cutting a wafer-like object, and method of manufacturing a semiconductor device
US8946591B2 (en) 2000-09-13 2015-02-03 Hamamatsu Photonics K.K. Method of manufacturing a semiconductor device formed using a substrate cutting method
US8937264B2 (en) 2000-09-13 2015-01-20 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US8933369B2 (en) 2000-09-13 2015-01-13 Hamamatsu Photonics K.K. Method of cutting a substrate and method of manufacturing a semiconductor device
US8927900B2 (en) 2000-09-13 2015-01-06 Hamamatsu Photonics K.K. Method of cutting a substrate, method of processing a wafer-like object, and method of manufacturing a semiconductor device
US9287177B2 (en) 2002-03-12 2016-03-15 Hamamatsu Photonics K.K. Substrate dividing method
US9543256B2 (en) 2002-03-12 2017-01-10 Hamamatsu Photonics K.K. Substrate dividing method
US11424162B2 (en) 2002-03-12 2022-08-23 Hamamatsu Photonics K.K. Substrate dividing method
US10622255B2 (en) 2002-03-12 2020-04-14 Hamamatsu Photonics K.K. Substrate dividing method
US10068801B2 (en) 2002-03-12 2018-09-04 Hamamatsu Photonics K.K. Substrate dividing method
TWI395293B (zh) * 2002-03-12 2013-05-01 Hamamatsu Photonics Kk 半導體基板之切斷方法
US9711405B2 (en) 2002-03-12 2017-07-18 Hamamatsu Photonics K.K. Substrate dividing method
US8519511B2 (en) 2002-03-12 2013-08-27 Hamamatsu Photonics K.K. Substrate dividing method
US8518801B2 (en) 2002-03-12 2013-08-27 Hamamatsu Photonics K.K. Substrate dividing method
US8518800B2 (en) 2002-03-12 2013-08-27 Hamamatsu Photonics K.K. Substrate dividing method
US9553023B2 (en) 2002-03-12 2017-01-24 Hamamatsu Photonics K.K. Substrate dividing method
US8551865B2 (en) 2002-03-12 2013-10-08 Hamamatsu Photonics K.K. Method of cutting an object to be processed
US8598015B2 (en) 2002-03-12 2013-12-03 Hamamatsu Photonics K.K. Laser processing method
US9548246B2 (en) 2002-03-12 2017-01-17 Hamamatsu Photonics K.K. Substrate dividing method
US8673745B2 (en) 2002-03-12 2014-03-18 Hamamatsu Photonics K.K. Method of cutting object to be processed
US9543207B2 (en) 2002-03-12 2017-01-10 Hamamatsu Photonics K.K. Substrate dividing method
US9142458B2 (en) 2002-03-12 2015-09-22 Hamamatsu Photonics K.K. Substrate dividing method
US8802543B2 (en) 2002-03-12 2014-08-12 Hamamatsu Photonics K.K. Laser processing method
US8889525B2 (en) 2002-03-12 2014-11-18 Hamamatsu Photonics K.K. Substrate dividing method
US8409968B2 (en) 2002-12-03 2013-04-02 Hamamatsu Photonics K.K. Method of cutting semiconductor substrate via modified region formation and subsequent sheet expansion
US8450187B2 (en) 2002-12-03 2013-05-28 Hamamatsu Photonics K.K. Method of cutting semiconductor substrate
US8865566B2 (en) 2002-12-03 2014-10-21 Hamamatsu Photonics K.K. Method of cutting semiconductor substrate
US8969752B2 (en) 2003-03-12 2015-03-03 Hamamatsu Photonics K.K. Laser processing method
US8685838B2 (en) 2003-03-12 2014-04-01 Hamamatsu Photonics K.K. Laser beam machining method
CN1333462C (zh) * 2003-07-11 2007-08-22 日东电工株式会社 层压片、用于制造半导体器件的方法和半导体器件
US7521122B2 (en) 2003-07-11 2009-04-21 Nitto Denko Corporation Laminated sheet
US7169648B2 (en) 2003-08-12 2007-01-30 Lintec Corporation Process for producing a semiconductor device
JP2007300081A (ja) * 2006-04-05 2007-11-15 Hitachi Chem Co Ltd 接着剤付き半導体ウエハ、積層物及びこれらの製造方法
JP2010528450A (ja) * 2007-02-09 2010-08-19 エルジー イノテック カンパニー リミテッド 多機能ダイ接着フィルム及びこれを用いた半導体素子パッケージング方法
JP2011515839A (ja) * 2008-03-14 2011-05-19 チェイル インダストリーズ インコーポレイテッド 半導体パッケージ用複合機能テープ及びこれを用いた半導体素子の製造方法
JP2009260230A (ja) * 2008-03-21 2009-11-05 Hitachi Chem Co Ltd 半導体装置の製造方法
JP2013021337A (ja) * 2008-03-21 2013-01-31 Hitachi Chem Co Ltd 半導体装置の製造方法
JP2014045206A (ja) * 2008-03-21 2014-03-13 Hitachi Chemical Co Ltd 半導体装置の製造方法
JP2009277955A (ja) * 2008-05-16 2009-11-26 Nec Corp 半導体装置の製造方法及び半導体素子検査構造
JP2010056531A (ja) * 2008-07-28 2010-03-11 Sekisui Chem Co Ltd 半導体チップ積層体の製造方法
JP2010258240A (ja) * 2009-04-24 2010-11-11 Sekisui Chem Co Ltd 絶縁接着シート
JP2010258239A (ja) * 2009-04-24 2010-11-11 Sekisui Chem Co Ltd 絶縁接着シート
JP2011171586A (ja) * 2010-02-19 2011-09-01 Sekisui Chem Co Ltd 接着シート用基材、接着シート及び半導体チップの実装方法
JP2012178565A (ja) * 2011-02-25 2012-09-13 Ultratera Corp 半導体パッケージ構造の製造方法
JP2013197557A (ja) * 2012-03-23 2013-09-30 Sumitomo Bakelite Co Ltd 半導体素子の電位測定方法
US9773769B2 (en) 2015-03-11 2017-09-26 Toshiba Memory Corporation Semiconductor device

Also Published As

Publication number Publication date
JP4180206B2 (ja) 2008-11-12

Similar Documents

Publication Publication Date Title
JP4180206B2 (ja) 半導体装置の製造方法
TWI696681B (zh) 薄膜狀接著劑、使用薄膜狀接著劑之半導體封裝體之製造方法
JP4170839B2 (ja) 積層シート
US8003441B2 (en) Manufacturing method of semiconductor device
EP1248291B1 (en) Adhesive sheet with conductor bodies for flip-chip mounting
KR101140512B1 (ko) 열경화형 다이본드 필름
US7169648B2 (en) Process for producing a semiconductor device
KR100424382B1 (ko) 열확산기를 부착한 반도체 장치 및 그 제조 방법
JP2009283962A (ja) 接着剤付チップの製造方法
JP5580730B2 (ja) ダイシング・ダイボンドフィルム及び半導体素子
US7132755B2 (en) Adhesive film for manufacturing semiconductor device
JP5710098B2 (ja) 半導体装置の製造方法
JP2010285602A (ja) 接着剤組成物、回路部材接続用接着剤シート及び半導体装置の製造方法
JP2008098427A (ja) 半導体装置の製造方法
CN107614641B (zh) 半导体加工用带
JP4271544B2 (ja) 半導体装置の製造方法
JP4574631B2 (ja) マルチチップ実装法
JP3961672B2 (ja) 樹脂封止チップ体の製造方法
US9153556B2 (en) Adhesive sheet for manufacturing semiconductor device, manufacturing method of semiconductor device using the sheet, and semiconductor device obtained by the method
JPH09153516A (ja) 半導体装置及びｉｃチップの検査方法
WO2020162412A1 (ja) フィルム状接着剤、接着シート、及び半導体装置
JP2006318999A (ja) 半導体装置製造用接着フィルム
JP5375351B2 (ja) 半導体回路部材の製造方法
WO2020065783A1 (ja) フィルム状接着剤、接着シート、並びに半導体装置及びその製造方法
JP2001144120A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080513

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080805

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080827

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4180206

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130905

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term