[go: up one dir, main page]

JP2009277955A - 半導体装置の製造方法及び半導体素子検査構造 - Google Patents

半導体装置の製造方法及び半導体素子検査構造 Download PDF

Info

Publication number
JP2009277955A
JP2009277955A JP2008129052A JP2008129052A JP2009277955A JP 2009277955 A JP2009277955 A JP 2009277955A JP 2008129052 A JP2008129052 A JP 2008129052A JP 2008129052 A JP2008129052 A JP 2008129052A JP 2009277955 A JP2009277955 A JP 2009277955A
Authority
JP
Japan
Prior art keywords
semiconductor element
wiring board
semiconductor device
gap
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008129052A
Other languages
English (en)
Other versions
JP5040804B2 (ja
Inventor
Hiroyuki Hamaguchi
博幸 浜口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2008129052A priority Critical patent/JP5040804B2/ja
Publication of JP2009277955A publication Critical patent/JP2009277955A/ja
Application granted granted Critical
Publication of JP5040804B2 publication Critical patent/JP5040804B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92122Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】 半導体素子と配線基板間の間隙にグリースなどが浸入することによるアンダーフィル樹脂のボイド発生を抑制することができる半導体装置の製造方法を提供する。
【解決手段】 配線基板4上に半導体素子2をフェイスダウンで実装する実装工程と、半導体素子2の周囲に洗浄除去可能な材料で構成される保護部9を半導体素子2と配線基板4との間隙を埋めて形成する保護部形成工程と、半導体素子2の動作検査及び半導体素子2と配線基板4との接続検査を行う検査工程と、保護部9を洗浄除去する保護部除去工程とを有する製造工程とする。
【選択図】 図1

Description

本発明は、配線基板上に半導体素子がフェイスダウンで実装される半導体装置の製造方法及び半導体素子検査構造に関する。
各種電子装置の機能,性能向上に伴い、使用される電子デバイスの性能を十分引き出すために、モールドが形成されていない半導体素子であるベアチップをフェイスダウンで配線基板に搭載するフリップチップ実装を採用する例が増えてきている。実装の半導体素子をケースに収容し、配線基板に実装する構造に比べてケースが存在しないためケースの抵抗が無く、より高速信号に対応できるからである。
フリップチップ実装は、図2(a)の模式断面図に示すように、シリコンウエハ等の下面に電子回路が形成されており、該電子回路と配線基板との接続用の図示しない電極が下面に形成されているフェイスダウン実装用の半導体素子2を使用する。半導体素子2の図示しない電極にバンプと称するはんだ等の金属突起(バンプ3)を設け、これをフェイスダウンで配線基板4と対向させ、バンプ3を溶融させて配線基板4の電極に接合し、半導体素子2と配線基板4相互の電極をバンプ3を介して接続するものである。ワイヤボンディング実装などに比べ高密度実装が可能である。
ベアチップ実装では、図2(b)に示すように、半導体素子2と配線基板4との熱膨張係数差に起因する応力を緩和するために半導体素子2と配線基板4間にアンダーフィル樹脂5を充填する構造が採用されている(特許文献1参照)。
また、このアンダーフィル樹脂5は半導体素子2と配線基板4の信頼性を確保するために高強度樹脂が使用されるため、アンダーフィル樹脂5を充填した後では半導体素子2を交換することができない。そのため、ベアチップ実装後のベアチップ検査では、半導体素子2交換を可能とするため,アンダーフィル樹脂5を充填しない状態で行われる。
また、図3に示すように、大量の熱を発生する半導体素子2には、アルミニウム又は銅等の熱伝導性が高い材料からなり、半導体素子から発生する熱を周囲に放熱し、半導体素子の周辺温度を一定以下にするヒートシンク6が取り付けられて検査される。
半導体素子2の大型化に伴い、半導体素子2の反り等の理由から半導体素子2とヒートシンク6との間に間隙が生じ、ヒートシンク6と半導体素子2とを密着させることが困難になってきている。そのため、半導体素子2とヒートシンク6との間の間隙をサーマルグリースや熱伝導性コンパウンド等の熱伝導性を有する材料の熱伝導性充填層7で埋めることが行われる(特許文献2参照)。
特開2001−291805号公報 特開昭57−208149号公報
ベアチップ実装後の半導体素子検査では、半導体素子2と配線基板4間に間隙があるため、図3に示すように、ヒートシンク6と半導体素子2の間隙を埋めるグリース等の熱伝導性充填層7などがこの間隙に浸入することがある。一旦浸入したグリース等は、洗浄しても完全に除去できず、アンダーフィル樹脂5を充填する際にボイドが発生し、接着不良による半導体装置の信頼性が低下する不具合が発生する。
半導体素子2と配線基板4の間隙へのグリース等の熱伝導性充填層7の浸入を防ぐために、図4に示すように流動性の低い熱伝導性シート8を使用する場合があるが、熱伝導性シート8は熱抵抗が高く、半導体素子冷却性能が低下するため、半導体素子電力を制限しなければならないという問題がある。
本発明の目的は、上述した課題である半導体素子と配線基板間の間隙にグリースなどの異物が浸入することによるアンダーフィル樹脂のボイド発生を抑制することができる半導体装置の製造方法を提供することにある。
また、本発明の他の目的は、上述した課題である半導体素子と配線基板間の間隙にグリースなどの異物が浸入することによるアンダーフィル樹脂のボイド発生を抑制することができる半導体素子検査構造を提供することにある。
上記目的を達成するため、本発明の半導体装置の製造方法は、配線基板上に半導体素子をフェイスダウンで実装する実装工程と、前記半導体素子の周囲に洗浄除去可能な材料で構成される保護部を前記半導体素子と前記配線基板との間隙を埋めて形成する保護部形成工程と、前記半導体素子の動作検査及び前記半導体素子と前記配線基板との接続検査を行う検査工程と、前記保護部を洗浄除去する保護部除去工程とを有する。
また、本発明の半導体素子検査構造は、配線基板と、前記配線基板上にフェイスダウンで実装された半導体素子と、洗浄除去可能な材料で前記半導体素子の周囲に前記半導体素子と前記配線基板との間隙を埋めて形成された保護部とを有する構成としてある。
本発明の半導体装置の製造方法によれば、配線基板上に半導体素子をフェイスダウンで搭載する実装後に、半導体素子の周囲に洗浄除去可能な材料で構成される保護部を配線基板との間隙を埋めて形成することにより、その後のサーマルグリースや熱伝導性コンパウンド等を半導体素子表面に塗布しても、検査工程でそれらが半導体素子と配線基板との間隙に浸入することを保護部が阻止することができる。検査工程後にグリース等と保護部を洗浄除去して半導体素子と配線基板との間隙に残留物を残すことを防止できるため、半導体素子と配線基板との間隙にアンダーフィル樹脂を充填する際に、障害物がないことからボイドが発生することを抑制できる。その結果、ボイドの無いアンダーフィル樹脂で半導体素子を強固に配線基板に固定して信頼性の高い半導体装置を製造することができる。
以下、本発明の好ましい実施形態について図を参照して説明する。
図1(a)〜(e)は、本発明の一実施形態に係る半導体装置の製造方法の工程を順次示す半導体装置の断面図である。
図1(a)に示す半導体装置1aは、ベアチップの半導体素子2がバンプ3を介して配線基板4にフェイスダウンで搭載されたフリップチップ実装構造を示している。
半導体素子2は、シリコンなどの半導体基板に電気信号を処理するためのトランジスタ等が設けられ、アルミニウムなどの配線で相互に接続されている。半導体素子2の表面に外部と電気的に接続すべき箇所に引き出された再配線層の露出した図示しない電極が例えばマトリクス状の配置で設けられている。
この電極に配線基板4の電極と金属接合するための突起としてバンプ3が形成されている。
バンプ3の形成は、アルミニウム電極上に接着層や、拡散防止層を設け、電気メッキによりバンプ3を形成する方法、ボールボンディングの手法を利用してアルミニウム電極上にボールバンプを形成する方法、アルミニウム電極上に無電解メッキによってバンプを形成する方法、アルミニウム電極上に半田に濡れる金属を着膜した後に、溶融した半田槽に浸漬して形成する方法、物理的成膜法などがある。バンプ3の素材としては、金、銅、ニッケルや、スズ・鉛・インジウム等からなる半田を単独で、あるいは2種以上のバンプを積層して使用することもできる。
配線基板4は、ガラス、セラミック、ガラスエポキシ、ポリイミド、フェノール樹脂などを用いることができる。
配線基板4に形成されている配線パターンとしては、ニッケル、銅、チタン、ITO(インジウム・スズ・オキサイド)、クロム、アルミニウム、モリブデン、タンタル、タングステン、金、銀の単体、これらの合金ないしは復合した金属材料を用いて、スパッタリング、蒸着、メッキ及び印刷などの方法で形成することができる。
半導体素子2のバンプ3が位置する箇所に対応する配線パターンの位置に例えばはんだペーストが印刷された図示しない内部接続端子が設けられている。
フェイスダウン実装工程は、例えば配線基板4の内部接続端子と半導体素子2のバンプ3とを位置合わせをして合致させて搭載し、リフロー炉を通してはんだペーストを溶融してはんだ接合を形成する。
これによって、半導体素子2と配線基板4とがバンプ3を介して電気的に接続された半導体装置1aを得ることができる。
フェイスダウン実装された半導体装置1aは、検査で異常が発見され、半導体素子2の交換が必要になったときに容易に交換できるようにする場合、半導体素子2と配線基板4との間隙にアンダーフィル樹脂を充填する工程の前に、半導体装置1aの検査工程を行う。
更に、本発明においては、検査工程の前に、保護部形成工程を行う。
保護部形成工程では、図1(b)に示すように、半導体素子2の全部の周縁と配線基板4との間隙を埋める保護部9を形成する。
この保護部9は、配線基板4と半導体素子2との間隙へ異物の浸入を阻止する機能を有する。
そのため、保護部9は半導体素子2と配線基板4との間の間隙の入口である半導体素子2の周縁と配線基板4との間隙を埋めるように形成する。また、半導体素子2と配線基板4間の間隙全てを埋めるように形成しても良い。
保護部9を構成する材料は、洗浄により除去できることが必要であり、アンダーフィル樹脂を充填する以前に痕跡を残さずに容易に除去できることが望ましい。
そのため、水で洗浄除去可能な材料又は有機溶剤で洗浄除去可能な材料を用いることが望ましい。
その他に、アルカリ水溶液で洗浄除去又は酸水溶液で洗浄除去可能な材料も用いることができる。
水で洗浄除去可能な材料としては、例えばポリビニルアルコール、デンプン、紙加工用の水溶性樹脂等を挙げることができる。
有機溶剤に溶解性の材料としては、例えばポリ酢酸ビニル、ポリスチレン等を例示することができる。
アルカリ可溶性の材料としては、例えばカルボキシル基やスルホン酸基を有する樹脂を例示することができる。
酸可溶性の材料としては、アクリル酸あるいはメタクリル酸の、モノ又はジメチルアミノエチルエステル、モノ又はジエチルアミノエチルエステル等を例示することができる。
現在の半導体装置の生産工程では、水洗浄,水系溶剤を使用した洗浄が主であるため、水で洗浄除去可能な材料を好ましく用いることができる。
保護部9の形成方法は、例えばポリビニルアルコールを含有する粘稠性の水溶液を細いノズルから半導体素子2の周縁と配線基板4との間に向けて押し出し、半導体素子2の周縁と配線基板4の間隙をポリビニルアルコール水溶液で満たしつつ半導体素子2を囲むように全周囲に半導体素子2と配線基板4の間隙を埋める液体の保護部を形成する。
次に、液体の保護部を加熱して水を蒸発させて硬化した保護部9を形成する。この場合、保護部9は異物が半導体素子2と配線基板4との間隙に浸入することを防止できればよいので、内部まで硬化させる必要はなく、表面だけの部分硬化でも良い。部分硬化とすることにより洗浄除去が容易になる。
硬化した保護部9は、ポリビニルアルコールを含有しているため、水で容易に洗浄除去可能である。
このようにして得られた半導体装置1bは、本発明の半導体素子検査構造であり、配線基板4と、配線基板4上にフェイスダウンで実装された半導体素子2と、洗浄除去可能な材料で半導体素子2の周囲に半導体素子2と配線基板4との間隙を埋めて形成された保護部9とを有する構造を有する。
保護部9によって、検査工程において異物が半導体素子2と配線基板4との間隙に浸入することを防止することができる。
検査工程の前に、電力が大きく発熱量の大きな半導体素子2が検査工程中に高温となることを防止して所望の検査をすることができるように、図1(c)に示すように、検査用のヒートシンク10を半導体素子2の表面に一時的に設置するヒートシンク設置工程がある場合がある。
近年、半導体素子2の大型化に伴い、半導体素子2の反り等の理由から半導体素子2とヒートシンク10との間に間隙が生じ、ヒートシンク10と半導体素子2とを密着させることが困難になってきている。
そのため、ヒートシンク設置工程においては、サーマルグリースや熱伝導性コンパウンド等の熱伝導性を有する材料で半導体素子2とヒートシンク10との間の間隙を埋める熱伝導性充填層11を設けてヒートシンク10による熱の放散を良好にすることが行われる。
検査工程では、半導体素子2の動作検査や半導体素子2と配線基板4との接続検査を行う。
このとき異常がある半導体素子2の交換が必要になった場合には、半導体素子2はアンダーフィル樹脂で配線基板4に接着されていないので、容易に交換できる。
検査工程は、例えばプローバーに半導体素子2を搭載した配線基板4をセッティングして行う。
ヒートシンク設置工程あるいは検査工程で、図1(c)に示す半導体装置1cは、半導体素子2の周囲に半導体素子2と配線基板4の間隙を埋めて形成した保護部9が設けられているため、ヒートシンク10と半導体素子2との間に充填した流動性の熱伝導性充填層11が流下しても、保護部9によって熱伝導性充填層11が半導体素子2と配線基板4との間隙に浸入することを防止することができる。
検査工程後、ヒートシンクを取り外し、サーマルグリース等11を有機溶剤で洗浄して除去し、保護部除去工程で更に保護部9を水などで洗浄除去する。
洗浄方法としては、例えば洗浄液中に半導体素子2を搭載した配線基板4を浸漬し、超音波を与えることによって洗浄する方法を採用することができる。
これによって、図1(d)に示すように、半導体素子2と配線基板4との間隙にバンプ3以外何もない検査済のフェイスダウン実装構造1dが実現される。
次のアンダーフィル樹脂充填工程で、半導体素子2と配線基板4との間隙にアンダーフィル樹脂5を例えば細いノズルから押し出して充填する。
アンダーフィル樹脂としては、例えば無機フィラーを含有する液状の熱又は紫外線硬化性樹脂組成物を例示することができる。
無機フィラーの配合は熱膨張率を低下させ、ボイドの発生を抑制することができる。
無機フィラーとしては、例えば、Al23、MgO、BN、AlN、SiO2等が使用できる。また、熱硬化性樹脂としては、エポキシ樹脂、フェノール樹脂、シアネート樹脂、またはポリフェニレンエーテル樹脂が使用できる。耐熱性の点からエポキシ樹脂を好ましく使用することができる。
アンダーフィル樹脂充填工程では、半導体素子2と配線基板4との間隙にサーマルグリース等の残存が無くバンプ3以外何もない状態であるため、半導体素子2と配線基板4との間隙に液状硬化性樹脂組成物を注入すると、毛細管現象によって液状硬化性樹脂組成物は半導体素子2と配線基板4との間隙に間隙無く充填され、ボイドの発生が可及的に抑制される。
アンダーフィル樹脂充填工程後、アンダーフィル樹脂を加熱して又は紫外線を照射して硬化させ、半導体素子2と配線基板4の間隙に充填したアンダーフィル樹脂5で半導体素子2を配線基板4へ接着させる。
アンダーフィル樹脂5で半導体素子2と配線基板4が固着されて半導体素子2と配線基板4の熱膨張差が反り変形で吸収され、バンプ3に大きな剪断応力や引張り応力を生じさせないため、断線不良に至る寿命が大幅に改善する。
以上のように、本実施形態に係る半導体装置の製造方法により製造された半導体装置1eは、配線基板4にフェイスダウン実装された半導体素子2と配線基板4の間隙に充填されたアンダーフィル樹脂5にボイドの発生が可及的に抑制されたものであるため、アンダーフィル樹脂5の十分な接合強度が得られ、半導体素子2と配線基板4との接続信頼性が高い半導体装置を提供することができる。
本発明は、上述した実施形態に限定されるものではない。
例えば、保護部は洗浄除去可能であればよいので、硬化しない素材のパテ状のものであっても良い。
本発明の半導体装置の製造方法は、接続信頼性の高いフリップチップ実装された半導体装置を製造することができる。
また、本発明の半導体素子検査構造は、フリップチップ実装された半導体装置の検査工程での接続信頼性を低下させない半導体装置を製造することができる。
(a)〜(e)は、本発明の一実施形態に係る半導体装置の製造方法の工程を順次示す半導体装置の断面図である。 (a)はフリップチップ実装された半導体装置の概略断面図、(b)はアンダーフィル樹脂を充填した半導体装置を示す概略断面図である。 サーマルグリース等が半導体素子と配線基板の間隙に浸入した状態を示す概略断面図である。 熱伝導性シートを用いた半導体装置を示す概略断面図である。
符号の説明
1a〜1e 半導体装置
2 半導体素子
3 バンプ
4 配線基板
5 アンダーフィル樹脂
9 保護部
10 ヒートシンク
11 熱伝導性充填層

Claims (9)

  1. 配線基板上に半導体素子をフェイスダウンで実装する実装工程と、
    前記半導体素子の周囲に洗浄除去可能な材料で構成される保護部を前記半導体素子と前記配線基板との間隙を埋めて形成する保護部形成工程と、
    前記半導体素子の動作検査及び前記半導体素子と前記配線基板との接続検査を行う検査工程と、
    前記保護部を洗浄除去する保護部除去工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 前記保護部除去工程の後に、前記配線基板と前記半導体素子との間隙にアンダーフィル樹脂を充填するアンダーフィル充填工程を有することを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記検査工程の前に、前記半導体素子の表面にヒートシンクを設置するヒートシンク設置工程を有することを特徴とする請求項1又は2記載の半導体装置の製造方法。
  4. 前記ヒートシンクと前記半導体素子の間に熱伝導性充填層を設ける工程を有することを特徴とする請求項3記載の半導体装置の製造方法。
  5. 前記検査工程後、設置した前記ヒートシンクと前記熱伝導性充填層を取り除く工程を有することを特徴とする請求項4記載の半導体装置の製造方法。
  6. 前記保護部が、水溶性、油溶性、アルカリ可溶性又は酸可溶性の材料で構成されていることを特徴とする請求項1乃至5いずれか一項記載の半導体装置の製造方法。
  7. 前記保護部がポリビニルアルコールを含有することを特徴とする請求項6記載の半導体装置の製造方法。
  8. 配線基板と、前記配線基板上にフェイスダウンで実装された半導体素子と、洗浄除去可能な材料で前記半導体素子の周囲に前記半導体素子と前記配線基板との間隙を埋めて形成された保護部とを有することを特徴とする半導体素子検査構造。
  9. 前記半導体素子の上に熱伝導性充填層を介してヒートシンクが設置されていることを特徴とする請求項8記載の半導体素子検査構造。
JP2008129052A 2008-05-16 2008-05-16 半導体装置の製造方法及び半導体素子検査構造 Expired - Fee Related JP5040804B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008129052A JP5040804B2 (ja) 2008-05-16 2008-05-16 半導体装置の製造方法及び半導体素子検査構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008129052A JP5040804B2 (ja) 2008-05-16 2008-05-16 半導体装置の製造方法及び半導体素子検査構造

Publications (2)

Publication Number Publication Date
JP2009277955A true JP2009277955A (ja) 2009-11-26
JP5040804B2 JP5040804B2 (ja) 2012-10-03

Family

ID=41443094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008129052A Expired - Fee Related JP5040804B2 (ja) 2008-05-16 2008-05-16 半導体装置の製造方法及び半導体素子検査構造

Country Status (1)

Country Link
JP (1) JP5040804B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204292A (ja) * 1992-12-28 1994-07-22 Rohm Co Ltd 半導体装置
JP2001144140A (ja) * 1999-11-12 2001-05-25 Lintec Corp 半導体装置の製造方法
JP2001244379A (ja) * 2000-03-02 2001-09-07 Nec Corp 半導体装置およびその製造方法
JP2002118206A (ja) * 2000-10-12 2002-04-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006265484A (ja) * 2005-03-25 2006-10-05 Fujitsu Ltd 接着性樹脂組成物及び電子装置
JP2007049179A (ja) * 2006-09-27 2007-02-22 Hitachi Chem Co Ltd マルチチップ実装法及びそれに用いる硬化性フィルム状接着剤
JP2009004644A (ja) * 2007-06-22 2009-01-08 Fujitsu Ltd 半導体装置の製造方法及び半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204292A (ja) * 1992-12-28 1994-07-22 Rohm Co Ltd 半導体装置
JP2001144140A (ja) * 1999-11-12 2001-05-25 Lintec Corp 半導体装置の製造方法
JP2001244379A (ja) * 2000-03-02 2001-09-07 Nec Corp 半導体装置およびその製造方法
JP2002118206A (ja) * 2000-10-12 2002-04-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006265484A (ja) * 2005-03-25 2006-10-05 Fujitsu Ltd 接着性樹脂組成物及び電子装置
JP2007049179A (ja) * 2006-09-27 2007-02-22 Hitachi Chem Co Ltd マルチチップ実装法及びそれに用いる硬化性フィルム状接着剤
JP2009004644A (ja) * 2007-06-22 2009-01-08 Fujitsu Ltd 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
JP5040804B2 (ja) 2012-10-03

Similar Documents

Publication Publication Date Title
JP4174174B2 (ja) 半導体装置およびその製造方法並びに半導体装置実装構造体
KR100430203B1 (ko) 반도체 장치 및 그 제조 방법
JP5113114B2 (ja) 配線基板の製造方法及び配線基板
WO2010079542A1 (ja) 半導体装置及びその製造方法
KR100393363B1 (ko) 반도체 장치 및 그 제조 방법
JP2006054360A (ja) 半導体装置とその製造方法
CN103098191B (zh) 电子元器件安装体、电子元器件及基板
US20100271792A1 (en) Electronic component package and method of manufacturing the same
JP5272922B2 (ja) 半導体装置及びその製造方法
JP2001110825A (ja) 半導体装置の製造方法
KR100393864B1 (ko) 반도체 장치
JP2018137276A (ja) プリント回路板およびその製造方法、並びに電子機器
JP2007243106A (ja) 半導体パッケージ構造
US20050266668A1 (en) Semiconductor device and method of manufacturing the same
JP7196936B2 (ja) 半導体装置用配線基板の製造方法、及び半導体装置用配線基板
JPH11260954A (ja) 半導体装置およびその製造方法
JP2010123676A (ja) 半導体装置の製造方法、半導体装置
JP5040804B2 (ja) 半導体装置の製造方法及び半導体素子検査構造
US8168525B2 (en) Electronic part mounting board and method of mounting the same
JP5214753B2 (ja) 半導体装置およびその製造方法
JP5509295B2 (ja) 半導体装置
CN203339142U (zh) 一种底填料填充的fcqfn封装件
JP3947043B2 (ja) 半導体装置
JP2003179183A (ja) 半導体装置およびその製造方法
JP2018137301A (ja) プリント回路板の製造方法、プリント回路板、および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120625

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees