[go: up one dir, main page]

JPS6148197A - チヤ−ジアツプ回路 - Google Patents

チヤ−ジアツプ回路

Info

Publication number
JPS6148197A
JPS6148197A JP59169060A JP16906084A JPS6148197A JP S6148197 A JPS6148197 A JP S6148197A JP 59169060 A JP59169060 A JP 59169060A JP 16906084 A JP16906084 A JP 16906084A JP S6148197 A JPS6148197 A JP S6148197A
Authority
JP
Japan
Prior art keywords
voltage
transistor
charge
circuit
charging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59169060A
Other languages
English (en)
Other versions
JPH0249517B2 (ja
Inventor
Hideki Arakawa
秀貴 荒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59169060A priority Critical patent/JPS6148197A/ja
Priority to KR1019850005083A priority patent/KR900003261B1/ko
Priority to EP85109072A priority patent/EP0174469B1/en
Priority to DE8585109072T priority patent/DE3581023D1/de
Priority to US06/763,628 priority patent/US4703196A/en
Publication of JPS6148197A publication Critical patent/JPS6148197A/ja
Publication of JPH0249517B2 publication Critical patent/JPH0249517B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ＥＥ、ＰＲＯＭやＮ０ＶＲＡ？＋等の半導体
記憶装置で使用する超低速のチャージアップ回路に関す
る。
（従来の技術〕 電気的に書込みおよび消去可能な読出し専用メモリ　（
ＥＩＥｌ’ＲｐＭ）や、このＥＥＰＲＯＭと通禽のスタ
ティックＲＡＭを組合せて通常動作時はスタティックＲ
ＡＭを用い、電源切断後はＥＥＦＲＯＭで情報保持する
不揮発性メモリ　（ＮＯＶＲＡＭ）では、書込み時の高
電圧波形（のこぎり波状）発生回路やタイマ回路を必要
とするが、これらの回路に不可欠なものに超低速（時定
数で１００ｕｓｅｃ〜１０ｍ５ｅｃ）のチャージアップ
回路がある。
第４図（Δ）は従来のチャージアップ回路の一例で、Ｔ
Ｒばゲート・ソース間を短絡したデプレッション型のＭ
ＯＳ）ランジスク、Ｃは該トランジスタを通して電源ｖ
ｐｐから充電される容量である。この回路は一種のＣＲ
時定数回路であるから、容量Ｃの充電電圧Ｖ、は経時的
に同図（ｂ）のよ−うに上昇する。トンネル効果を利用
してホットエレクト″ン又はボットホールを書込むタイ
プのＥＥＰＲＯＭではトンネル模に加わる電界強度を減
らすために書込み電圧は緩やかに上昇することが望まれ
、第４図のＶｐｐはこの書込み電圧に適当である。この
回路の出力をタイマに利用するときは、Ｖｌ）ｆｌより
低い所定の値で■Ｎをセンスし、Ｖｌ）Ｐの立上り開始
からＶｐ≧ｖＮになるまでの時間をタイマ出力とする。
この種のメモリはタイマを持っており、外部信号により
トリガされると、自己のクロックでメモリセルを該タイ
マがタイムアウトするまで連続アクセスする。タイマの
計時時間は５ｍＳ又は１０ｍ５などである。
〔発明が解決しようとする問題点〕
上記の回路で時定数１００μｓｅｃ〜ｌ　Ｑ　ｍ５ｅｃ
という超低速の充電時間を達成するためには、容量Ｃを
大きく　（数１０ｐＦ以上）しな・ければならない。し
かし、容量Ｃの誘電体とする絶縁膜（二酸化シリコン膜
）には２０〜３０Ｖの高電圧が印加されるので膜厚を薄
くすることはできず、従って面積を大にせざるを得ない
（１００ｘ１００μｍ２〜４００Ｘ４００μｍ２の面積
が必要）。またトランジスタＴＲは、コンデンサ電圧ｖ
Ｎが上昇するにつれてバックバイアスが深くなり、スレ
ッショルド電圧ｖｔｈが通常のデプレッション型トラン
ジスタのように浅い値であるとＶｒｒ７５＜Ｖｐｐに達
する前にカットオフしてしまい、ＶＦ＋を十分に高く上
昇させることができず、十分なタイマ時間をとれないの
で、ＶＬｈが充分低いデプレッション型とする必要があ
り、このｖｔｈＯ値はメモリセル周辺のデプレッション
型トランジスタのそれとは異なるので特別のイオン注入
用マスクを用いてトランジスタＴＲのｖｔｈを所望値に
する必要がある。さらに、トランジスタＴＲの周囲には
、寄生トランジスタができないようにチャネルカット用
のボロン（Ｂ＋）を打込むが、これが他の熱拡散工程で
トランジスタ部に廻り込んでも支障がないように、トラ
ンジスタＴＲのチャネル幅（Ｗ）は最低４μｍ程度必要
となる。
第５図はこの説明図で、ＧはトランジスタＴＲのゲート
電極、ＦＯＸはフィールド酸化膜、Ｂ＋はボロン含有領
域つまりチャンネルカットである。
Ｗはチャネル幅、ΔＷはチャンネルのボロン含有領域Ｂ
＋とのオーバーランプ部分で、この部分のｖｔｈが高く
なる。従って、トランジスタとして有効なチャネル幅は
Ｗ−２ΔＷ以下になるので、Ｗを４μｍ以下などの狭い
幅にすると所望のｖｔｈが得られなくなる。トランジス
タの特性はＷ／Ｌで決るのでＷを小にできなければＬも
小にできず、数１００μｓ以上の時定数を得るにはチャ
ネル長りは１００〜１０００μｍの範囲で設定する必要
が生ずる。しかし、Ｌ＝１０００μｍに設定し、容量Ｃ
のサイズを４００Ｘ４００μｍ２に設定しても１０ｍ５
ｅｃという超低速のタイマ時間の実現は不可能である。
しかも、Ｌ＝１０００μｍにもなると、温度上昇に伴な
いジャンクションからのリークが増大するが、これを補
償するだけの電流が流せなくなる。従ってチャネル長は
制限しくＲの増大はあきらめ）、ｑを大にすることにな
るが、これは０部の面積増大をもたらす。本発明はが＼
る点を改善し、小型化可能、特別なマスク不要、かつ高
精度なチャージアンプ回路を提供しようとするものであ
る。
〔問題点を解決するための手段〕゛ 本発明は、チャージアップ容量と、該容量と電源との間
に接続されて該容量に充電電流を流すＭＯＳ）ランジス
タとを備えるチャージアップ回路において、充電用ＭＯ
Ｓトランジスタをエンハンスメント型とし、該トランジ
スタのゲートと該容量との間に該トランジスタのゲート
電圧を制限するＭＯＳ　）ランジスタを接続し、更に、
クロックを受けて動作して該容量の充電電圧を基準にそ
れより高い電圧を発生しこれを該充電用トランジスタの
ゲートに印加するチャージポンプ回路を設けたことを特
徴とするものである。
〔作用〕
チャージポンプ回路はクロックによって動作しこれによ
り充電用トランジスタは断続的にオンとなり、チャージ
アップ容量への充電は徐々に行われる。従って該容量が
小さくともチャージアンプ　　　　　）時間は区くなる
。また、ゲート電圧制限用トランジスタは充電用トラン
ジスタのゲート電圧を制限して該トランジスタの導通度
およびオン期間を制限するので、チャージアップ時間は
更に長くなる。
さらにチャージポンプ回路は出力電圧を基準に充重用ト
ランジスタのゲートに印加する電圧を発生するのでゲー
ト電圧制御が確実であり、該トランジスタのバンクバイ
アスが深くなっても最後まで動作する。
〔実施例〕
以下、図面を参照しながら本発明の詳細な説明する。
第１図は本発明の一実施例を示す回路図で、ＴＲＩ〜Ｔ
Ｒ４は全てｎチャネルのエンハンスメント型ＭＯ３Ｉ−
ランジスタである。ｃＬはトランジスタＴＲＩから充電
電流が供給されるチャージアップ容量、Ｃｏはチャージ
ポンプ用の容量である。この容量ｃｏとトランジスタＴ
Ｒ３，ＴＲ４はクロックφで動作するチャージポンプ回
路ＣＰを構成する。トランジスタＴＲ２はゲート・ドレ
イン間を短絡してそのドレイン・ソース間をトランジス
タＴＲＩ　のゲート・ソース間に並列に接続しである。
チャージポンプ回路ＣＰはトランジスタＴＲＡ側（Ｖｏ
側）を高電位側として動作し、出力電圧Ｖｏを基に作成
した電圧ＶｐをトランジスタＴＲＩのゲートに印加する
。第２図はこの動作波形で、クロックφが与えられるま
ではチャージポンプ回路ｃｐは動作せず電圧Ｖｐは低い
（例えばＯＶ）。
従って充電用のトランジスタＴＲＩ　はカットオフして
いる。この状態でクロックφが立上ると（時刻ｔ１）、
トランジスタＴＲ３，ＴＲ４および容量Ｇｏの共通接続
点の電位Ｖｃは、該接続点の浮遊容１ｃｓ（）ランジス
タＴＲ３のゲート容量等）と容５１　Ｃｏとの比で定ま
る電圧まで瞬時に上昇する。この結果トランジスタＴＲ
３がオン且つトランジスタＴＲ４はオフしてＶＣ，ＴＲ
３、Ｖｐ（７）経路で（こ−では電位Ｖｃ等でそのノー
ドも表わす）充電が行なわれ、電圧Ｖｐは上昇しこれに
伴い電圧Ｖｃはチャージを抜かれて低下する。電圧Ｖｐ
がＶｏに対しｖｔｈ以上に上昇するとトランジスタＴＲ
Ｉ　がオンして電源ｖｐｐからの電流ｉｃにより容量Ｃ
Ｌが充電され、出力電圧■０が僅かに上昇する。このと
きトランジスタＴＲ２はＶｐが■０よりトランジスタＴ
ＲＩ　のｖｔｂ以上に上昇するとオンになって電流ｉｐ
を流し、Ｖｐのそれ以上の上昇を制限する。トランジス
タＴＲＩ　はＶｐ＝　ｖ　ｔｈならオフであり、Ｖｐ＞
Ｖｔｈでオンになるから、Ｖｐがｖｔｈよりや一大に制
限される状態ではオンになっても流す電流ｔｃは僅少で
ある。
次に時刻ｔ２でクロックφが立下ると電圧Ｖｃも降下し
くＶｏが低い初期段階では負電位になるが、トランジス
タＴＰ、４がオンしてＶｏ側よりチャージが補充される
結果平均値は徐々に上昇する）トランジスタＴＲ３がオ
フする。このときＶｐとＶｏとの差はｖｔｈ以下になり
、従ってトランジスタＴＲＩ、ＴＲ２はオフになる。こ
の結果、容量ｃＬへの充電は中断され、電圧Ｖｐは放電
路を断たれて前の値を維持し、トランジスタＴＲ４はオ
ンでＶｏでＶｃ’を充電する。次に時刻ｔ〕でクロック
φが立上るとＶｃは突き上げられ、トランジスタＴＲ３
がオンし、Ｖｐは前の値から上昇して再びトランジスタ
ＴＲＩをオンし、これはトランジスタＴ　Ｒ２のオンで
制限される。このような動作を繰り返すことで容量ｃＬ
はクロックφのＨ（ハイ）期間に少しずつ、全体として
断続的に充電されて出力電圧ｖＯを徐々に上昇させる。
電圧Ｖｏの最終値はＶＰＰであるが、Ｖｐはこれより少
し高くなる。即ちチャージポンプ動作によってＶｐはＶ
ｏ＋ＶＬｈに突上げられ、Ｖｏ＝Ｖｐｐならｖ　ｐＰ＋
　ｖ　ｔｈになる。上述のようにＶｐがＶ。
’　　＋ｖｔｈ以上になるとトランジスタＴＲＩ　はオ
ンするが、！−ランジスタＴＲ２はこれをＶｏ＋Ｖｔｈ
に制服し、りｒ：１７りφがＬ（ロー）のときはＶｐ＝
Ｖ　ｏ　＋　Ｖ　ｔｈでトランジスタＴＲ１はオフ、ク
ロックφが１１になるとＶｐがＶ　ｏ　＋　Ｖ　ｔｈ以
上になってトランジスタＴＲ１がオンする。但し、クロ
ックφのＨ期間でもＶｃは放電に伴なって下るのでＶｐ
はやがてＶｏ＋Ｖｔｈに低下し、ＴＲＩ　はオフする。
従って、トランジスタＴＲＩがオンして容ｉ　ＣＬに充
電する期間はφ＝Ｈの全期間ではなく、その立上り付近
に限られる。
クロックφを繰り返し与えることによって出方電圧Ｖｏ
が次第に増加すると、トランジスタＴＲＩのバンクバイ
アスは次第に深くなる。この結果ｉ・ランジスタＴＰ、
ｌ　・　ＴＲ２・　ＴＲ３・　ＴＰ、４のｖｔｈが高く
なるので電流ｉｃは減少し、電圧■０の上昇速度は次第
に遅くなる。従って、出力電圧■０の時間変化は第３図
のようになる。同図はｖ　ｐｐ＝２８Ｖ、ＣＬ＝５ｐＦ
としたシミュレーション例で、φ＝８ＭＨｚ、５Ｖ、各
トランジスタのＷ／ＬはＴＲｌ−４（μｍ）　／　４　
（μｍ）　、　ＴＲ２−・・４／１６．　ＴＲ３・”４
／　４．　ＴＲ４−４／４．　　Ｃ。
・・・２０／　２０である。本例はｃＬが僅か５ｐＦで
もｖｐｐ＝２８■で９０μｓのチャージアップ時間がか
せげることを示している。しかも、この時間は容量ｃＬ
の値を変えることなく、トランジスタＴＲ１゜ＴＲ２或
いは容量Ｃｏの値を変えることで調整できる。
〔発明の効果〕゛ 以上述べたように本発明によれば、（１）容量ｃＬが小
さくとも長いチャージアップ時間がとれるので、小面積
で構成できる、（２）トランジスタＴＲＩはバックバイ
アス２０Ｖ以上でもカントオフしないので、Ｖ　Ｌｈ制
御用の特別のイオン注入マスクが不要になる、（３）ト
ランジスタＴＲＩ　はエンハンスメント型であるため、
デプレッション型よりシミュレーション精度がよく、こ
のため正確に寸法を決められる、等の利点がある。
【図面の簡単な説明】
第１図は本発明の一実施例を示す回路図、第２図はその
動作波形図、第３図はチャージアップ特性図、第４図お
よび第５図は従来のチャージアンプ回路の説明図である
。 図中、ＣＰはチャージポンプ回路、ＴＲＩ　は充電用ト
ランジスタ、ＴＲ２はゲート電圧制御用トランジスタ、
ｃＬはチャージアップ容量である。

Claims (1)

    【特許請求の範囲】
  1. チャージアップ容量と、該容量と電源との間に接続され
    て該容量に充電電流を流すＭＯＳトランジスタとを備え
    るチャージアップ回路において、充電用ＭＯＳトランジ
    スタをエンハンスメント型とし、該トランジスタのゲー
    トと該容量との間に該トランジスタのゲート電圧を制限
    するＭＯＳトランジスタを接続し、更に、クロックを受
    けて動作して該容量の充電電圧を基準にそれより高い電
    圧を発生しこれを該充電用トランジスタのゲートに印加
    するチャージポンプ回路を設けたことを特徴とするチャ
    ージアップ回路。
JP59169060A 1984-08-13 1984-08-13 チヤ−ジアツプ回路 Granted JPS6148197A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP59169060A JPS6148197A (ja) 1984-08-13 1984-08-13 チヤ−ジアツプ回路
KR1019850005083A KR900003261B1 (ko) 1984-08-13 1985-07-16 차지업(charge-up)회로
EP85109072A EP0174469B1 (en) 1984-08-13 1985-07-19 Charge-up circuit
DE8585109072T DE3581023D1 (de) 1984-08-13 1985-07-19 Ladungsschaltung.
US06/763,628 US4703196A (en) 1984-08-13 1985-08-08 High voltage precharging circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59169060A JPS6148197A (ja) 1984-08-13 1984-08-13 チヤ−ジアツプ回路

Publications (2)

Publication Number Publication Date
JPS6148197A true JPS6148197A (ja) 1986-03-08
JPH0249517B2 JPH0249517B2 (ja) 1990-10-30

Family

ID=15879596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59169060A Granted JPS6148197A (ja) 1984-08-13 1984-08-13 チヤ−ジアツプ回路

Country Status (5)

Country Link
US (1) US4703196A (ja)
EP (1) EP0174469B1 (ja)
JP (1) JPS6148197A (ja)
KR (1) KR900003261B1 (ja)
DE (1) DE3581023D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63129597A (ja) * 1986-11-19 1988-06-01 Nec Corp 遅延回路

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5185721A (en) * 1988-10-31 1993-02-09 Texas Instruments Incorporated Charge-retaining signal boosting circuit and method
US6222762B1 (en) 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
US5657332A (en) * 1992-05-20 1997-08-12 Sandisk Corporation Soft errors handling in EEPROM devices
US5408133A (en) * 1993-05-03 1995-04-18 Delco Electronics Corporation Ramp control circuit
US5672992A (en) * 1995-04-11 1997-09-30 International Rectifier Corporation Charge pump circuit for high side switch
US5767734A (en) * 1995-12-21 1998-06-16 Altera Corporation High-voltage pump with initiation scheme
KR100200721B1 (ko) * 1996-08-20 1999-06-15 윤종용 반도체 메모리장치의 내부 승압 전압 발생기
US5835413A (en) * 1996-12-20 1998-11-10 Intel Corporation Method for improved data retention in a nonvolatile writeable memory by sensing and reprogramming cell voltage levels
US5909449A (en) * 1997-09-08 1999-06-01 Invox Technology Multibit-per-cell non-volatile memory with error detection and correction
US6682978B1 (en) * 1999-08-30 2004-01-27 Advanced Micro Devices, Inc. Integrated circuit having increased gate coupling capacitance
US6804502B2 (en) 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US6876582B2 (en) * 2002-05-24 2005-04-05 Hynix Semiconductor, Inc. Flash memory cell erase scheme using both source and channel regions
US7719343B2 (en) * 2003-09-08 2010-05-18 Peregrine Semiconductor Corporation Low noise charge pump method and apparatus
US7173852B2 (en) * 2003-10-03 2007-02-06 Sandisk Corporation Corrected data storage and handling methods
US7012835B2 (en) * 2003-10-03 2006-03-14 Sandisk Corporation Flash memory data correction and scrub techniques
EP3570374B1 (en) 2004-06-23 2022-04-20 pSemi Corporation Integrated rf front end
US7395404B2 (en) * 2004-12-16 2008-07-01 Sandisk Corporation Cluster auto-alignment for storing addressable data packets in a non-volatile memory array
US7315916B2 (en) * 2004-12-16 2008-01-01 Sandisk Corporation Scratch pad block
US7890891B2 (en) 2005-07-11 2011-02-15 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US20080076371A1 (en) 2005-07-11 2008-03-27 Alexander Dribinsky Circuit and method for controlling charge injection in radio frequency switches
USRE48965E1 (en) 2005-07-11 2022-03-08 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US7910993B2 (en) 2005-07-11 2011-03-22 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink
US9653601B2 (en) 2005-07-11 2017-05-16 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
CN100536337C (zh) * 2005-10-12 2009-09-02 中芯国际集成电路制造(上海)有限公司 用于在高电压和低电压之间开关的系统与方法
US7886204B2 (en) 2006-09-27 2011-02-08 Sandisk Corporation Methods of cell population distribution assisted read margining
US7716538B2 (en) * 2006-09-27 2010-05-11 Sandisk Corporation Memory with cell population distribution assisted read margining
US7573773B2 (en) * 2007-03-28 2009-08-11 Sandisk Corporation Flash memory with data refresh triggered by controlled scrub data reads
US7477547B2 (en) * 2007-03-28 2009-01-13 Sandisk Corporation Flash memory refresh techniques triggered by controlled scrub data reads
US7960772B2 (en) 2007-04-26 2011-06-14 Peregrine Semiconductor Corporation Tuning capacitance to enhance FET stack voltage withstand
US7977721B2 (en) * 2008-04-30 2011-07-12 Agere Systems Inc. High voltage tolerant metal-oxide-semiconductor device
EP2346169A3 (en) * 2008-07-18 2013-11-20 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
US9660590B2 (en) 2008-07-18 2017-05-23 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
US8686787B2 (en) 2011-05-11 2014-04-01 Peregrine Semiconductor Corporation High voltage ring pump with inverter stages and voltage boosting stages
US9264053B2 (en) 2011-01-18 2016-02-16 Peregrine Semiconductor Corporation Variable frequency charge pump
US8687421B2 (en) 2011-11-21 2014-04-01 Sandisk Technologies Inc. Scrub techniques for use with dynamic read
US20150236748A1 (en) 2013-03-14 2015-08-20 Peregrine Semiconductor Corporation Devices and Methods for Duplexer Loss Reduction
US9230689B2 (en) 2014-03-17 2016-01-05 Sandisk Technologies Inc. Finding read disturbs on non-volatile memories
US9552171B2 (en) 2014-10-29 2017-01-24 Sandisk Technologies Llc Read scrub with adaptive counter management
US9978456B2 (en) 2014-11-17 2018-05-22 Sandisk Technologies Llc Techniques for reducing read disturb in partially written blocks of non-volatile memory
US9349479B1 (en) 2014-11-18 2016-05-24 Sandisk Technologies Inc. Boundary word line operation in nonvolatile memory
US9449700B2 (en) 2015-02-13 2016-09-20 Sandisk Technologies Llc Boundary word line search and open block read methods with reduced read disturb
US9653154B2 (en) 2015-09-21 2017-05-16 Sandisk Technologies Llc Write abort detection for multi-state memories

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6033314B2 (ja) * 1979-11-22 1985-08-02 富士通株式会社 基板バイアス電圧発生回路
US4404475A (en) * 1981-04-08 1983-09-13 Xicor, Inc. Integrated circuit high voltage pulse generator system
US4463273A (en) * 1981-10-26 1984-07-31 Rca Corporation Electronic circuits and structures employing enhancement and depletion type IGFETs
US4439692A (en) * 1981-12-07 1984-03-27 Signetics Corporation Feedback-controlled substrate bias generator
US4503345A (en) * 1982-07-02 1985-03-05 Rockwell International Corporation MOS/LSI Time delay circuit
US4527074A (en) * 1982-10-07 1985-07-02 Ncr Corporation High voltage pass circuit
EP0137245B1 (en) * 1983-08-30 1990-03-14 Kabushiki Kaisha Toshiba Semiconductor integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63129597A (ja) * 1986-11-19 1988-06-01 Nec Corp 遅延回路

Also Published As

Publication number Publication date
JPH0249517B2 (ja) 1990-10-30
KR860002149A (ko) 1986-03-26
US4703196A (en) 1987-10-27
DE3581023D1 (de) 1991-02-07
EP0174469A2 (en) 1986-03-19
EP0174469B1 (en) 1991-01-02
EP0174469A3 (en) 1988-03-09
KR900003261B1 (ko) 1990-05-12

Similar Documents

Publication Publication Date Title
JPS6148197A (ja) チヤ−ジアツプ回路
JP3877426B2 (ja) チャージポンピング回路及び該チャージポンピング回路を持つ不揮発性メモリ装置
JP2839819B2 (ja) 不揮発性半導体記憶装置
KR100420574B1 (ko) 반도체집적회로장치
US5844404A (en) Voltage regulator for semiconductor non-volatile electrically programmable memory device
TWI389117B (zh) 用於產生運作在低供應電壓的電壓參考之浮動閘極類比電壓位準轉換電路及方法
US6026023A (en) Non-volatile semiconductor memory
EP0328918B1 (en) Electrically erasable non-volatile semiconductor memory device
JPH02246165A (ja) 浮遊ゲートトランジスタのプログラム方法及び製造方法とスタガースプリットゲート浮遊ゲートメモリアレイと浮遊ゲートトランジスタを含む構造
JPH0528777A (ja) 不揮発性半導体記憶装置
JPH0547848B2 (ja)
JPH07122998B2 (ja) 半導体メモリ素子の高電圧発生回路
JPH04172711A (ja) 半導体遅延回路
US3996482A (en) One shot multivibrator circuit
JPH0777078B2 (ja) 不揮発性半導体メモリ
KR980006526A (ko) 중간 전압 발생 회로 및 이것을 갖는 불휘발성 반도체 메모리
KR100194488B1 (ko) 전위검지회로
US20240393187A1 (en) Temperature sensor and memory device having same
US4644182A (en) Delay circuit having delay time period determined by discharging operation
CN113315369A (zh) 一种电荷泵电路
JP2002343091A (ja) 不揮発性半導体記憶装置の駆動方法
KR19990072866A (ko) 불휘발성반도체메모리장치
JP4394835B2 (ja) 低パワー集積回路用高速オンチップ電圧発生器
US6292406B1 (en) Method and low-power circuits used to generate accurate boosted wordline voltage for flash memory core cells in read mode
US6791879B1 (en) Structure and method for programmable and non-volatile analog signal storage for a precision voltage reference