JPS61263285A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61263285A JPS61263285A JP60105162A JP10516285A JPS61263285A JP S61263285 A JPS61263285 A JP S61263285A JP 60105162 A JP60105162 A JP 60105162A JP 10516285 A JP10516285 A JP 10516285A JP S61263285 A JPS61263285 A JP S61263285A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- substrate
- wiring layer
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/20—Breakdown diodes, e.g. avalanche diodes
- H10D8/25—Zener diodes
Landscapes
- Protection Of Static Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明は、たとえば、静電気等の過大入力から保護す
る手段を有する半導体装置に関する。
る手段を有する半導体装置に関する。
従来の技術
従来、半導体装置の入力部あるいは出力部には静電気あ
るいはサージ等の過大入力から保護する入力破壊保護手
段を設けたものがあり、とくに、ＭＯ８型電界効果トラ
ンジスタを用いた入力回路部には、そのゲート破壊防止
手段として、保護用ＰＭ接合ダイオードを設けることが
多い。第２図は、かかるＭＯ５型電界効果トランジスタ
の保護用ＰＭ接合ダイオードの構造を示す概要断面図で
ありＮｐ導電性のシリコン基板１にＰ＋型導電性の領域
２を設け、同領域２を介して、アルミニウム配線層３お
よびリードワイア４と内部のＭＯ８型電界効果トランジ
スタのゲート配線層５とを接続し、前記リードワイア４
が外部入力端子へ接続されるものである。なお、同図中
、６，７は絶縁膜である。
るいはサージ等の過大入力から保護する入力破壊保護手
段を設けたものがあり、とくに、ＭＯ８型電界効果トラ
ンジスタを用いた入力回路部には、そのゲート破壊防止
手段として、保護用ＰＭ接合ダイオードを設けることが
多い。第２図は、かかるＭＯ５型電界効果トランジスタ
の保護用ＰＭ接合ダイオードの構造を示す概要断面図で
ありＮｐ導電性のシリコン基板１にＰ＋型導電性の領域
２を設け、同領域２を介して、アルミニウム配線層３お
よびリードワイア４と内部のＭＯ８型電界効果トランジ
スタのゲート配線層５とを接続し、前記リードワイア４
が外部入力端子へ接続されるものである。なお、同図中
、６，７は絶縁膜である。
発明が解決しようとする問題点
上記第２図示構成のゲート保護手段によれば、前記Ｐ
型の領域２の抵抗を介して、外部入力端子とＭＯ８型電
界効果トランジスタのゲートとが接続されているため、
同ゲートの破壊防止効果にはすぐれているが、前記アル
ミニウム配線層３と前記Ｐ＋型の領域２との間に局部的
な合金層が形成され、この合金層を通じて、前記Ｐ 型
の領域２から前記Ｎ−型基板へ過大電流が流れると、上
記の合金層が局部的に深部にまで進行し、遂には、＋ 第２図中に示すように、同合金層８が前記Ｐ 型の領域
２を越える深さに達して、ＰＭ接合を破壊＋ するに到るという問題がある。通常、前記Ｐ 型の領域
２はＭＯ８型電界効果トランジスタのソース、ドレイン
の各領域と同時に形成されるため、これによる接合は比
較的浅く、したがって、前記＋ 合金層８が形成されて、前記Ｐ 型の領域２の実効的深
さが減少すると、ますます、この合金層８にＰＭ接合の
ブレークダウン電流が集中されるという現象をともなう
ことになり、初期特性では安定していても、経時変化で
前述のような接合破壊を生ずることもある。
型の領域２の抵抗を介して、外部入力端子とＭＯ８型電
界効果トランジスタのゲートとが接続されているため、
同ゲートの破壊防止効果にはすぐれているが、前記アル
ミニウム配線層３と前記Ｐ＋型の領域２との間に局部的
な合金層が形成され、この合金層を通じて、前記Ｐ 型
の領域２から前記Ｎ−型基板へ過大電流が流れると、上
記の合金層が局部的に深部にまで進行し、遂には、＋ 第２図中に示すように、同合金層８が前記Ｐ 型の領域
２を越える深さに達して、ＰＭ接合を破壊＋ するに到るという問題がある。通常、前記Ｐ 型の領域
２はＭＯ８型電界効果トランジスタのソース、ドレイン
の各領域と同時に形成されるため、これによる接合は比
較的浅く、したがって、前記＋ 合金層８が形成されて、前記Ｐ 型の領域２の実効的深
さが減少すると、ますます、この合金層８にＰＭ接合の
ブレークダウン電流が集中されるという現象をともなう
ことになり、初期特性では安定していても、経時変化で
前述のような接合破壊を生ずることもある。
この発明は上述の問題点を解消するものである。
問題点を解決するための手段
この発明は、所定導電型の半導体基板に前記基板と逆の
導電型の抵抗領域および同抵抗領域と同導電型で同抵抗
領域よりも低濃度の不純物領域を前記抵抗領域の一部を
取り囲んで形成し、前記抵抗領域に金属配線層を接触さ
せたものである。
導電型の抵抗領域および同抵抗領域と同導電型で同抵抗
領域よりも低濃度の不純物領域を前記抵抗領域の一部を
取り囲んで形成し、前記抵抗領域に金属配線層を接触さ
せたものである。
作用
この構成によると、半導体基板との間で形成されるＰＮ
接合は、金属配線層と接触する抵抗領域部分で実効的に
深い位置に形成され、金属配線層の接触によって生ずる
合金層が同接合を貫通することはなくなる。また、金属
配線層を通じて流入する過大電流も、低濃度の不純物領
域で適当に分散され、集中による破壊に対して緩和作用
をもつことになり、保護の作用が大きくなる。
接合は、金属配線層と接触する抵抗領域部分で実効的に
深い位置に形成され、金属配線層の接触によって生ずる
合金層が同接合を貫通することはなくなる。また、金属
配線層を通じて流入する過大電流も、低濃度の不純物領
域で適当に分散され、集中による破壊に対して緩和作用
をもつことになり、保護の作用が大きくなる。
実施例
この発明は、第１図の実施例断面図でも示すように、ア
ルミニウム配線層３と接触するＰ 型の領域２の一部を
これより低不純物濃度のＰ−型の領Ｍ９で囲んだもので
ある。上記第２図示の構成によれば、前記Ｎ 型基板１
との間に形成される保護用ＰＭ接合が前記Ｐ−型領領域
の深さになるため、前記アルミニウム配線層３の直下に
合金層が形成されていても、同合金層の進行、すなわち
、アルミニウムの浸透が前記Ｎ−型基板１にまで達する
ことが十分に防止される。これは、ＰＭ接合の深さが増
加したことに加えて、過大入力によって生じたブレーク
ダウン電流が前記Ｐ−型領領域の存在によって適当に分
散され、同電流による局部高熱化現象が起らないことも
大きな要因である。
ルミニウム配線層３と接触するＰ 型の領域２の一部を
これより低不純物濃度のＰ−型の領Ｍ９で囲んだもので
ある。上記第２図示の構成によれば、前記Ｎ 型基板１
との間に形成される保護用ＰＭ接合が前記Ｐ−型領領域
の深さになるため、前記アルミニウム配線層３の直下に
合金層が形成されていても、同合金層の進行、すなわち
、アルミニウムの浸透が前記Ｎ−型基板１にまで達する
ことが十分に防止される。これは、ＰＭ接合の深さが増
加したことに加えて、過大入力によって生じたブレーク
ダウン電流が前記Ｐ−型領領域の存在によって適当に分
散され、同電流による局部高熱化現象が起らないことも
大きな要因である。
また、内部回路に近いところでＰ 型の領域２と＋
Ｎ 型基板の接する部分がある。ゆえに、Ｐ 型の領域
２の全部２ｐ 型領域９で囲んだ時と比べるとＰ型の
濃度が濃いのでブレークダウン電圧が低くなり、内部の
保護となり得る。
２の全部２ｐ 型領域９で囲んだ時と比べるとＰ型の
濃度が濃いのでブレークダウン電圧が低くなり、内部の
保護となり得る。
前記Ｐ 型の領域９は、通常、低不純物濃度拡散によっ
て形成し得るが、相補型ＭＯ５半導体装置のように、Ｎ
−型基板１にＮ型チャネ７１／ＭＯ８型電界効果トラン
ジスタを形成する際に造り込まれるＰ 型ウェルと同時
に造り込むことができる。
て形成し得るが、相補型ＭＯ５半導体装置のように、Ｎ
−型基板１にＮ型チャネ７１／ＭＯ８型電界効果トラン
ジスタを形成する際に造り込まれるＰ 型ウェルと同時
に造り込むことができる。
また、経験によれば、前記Ｐ 型領域９の深さは＋
前記Ｐ 型の領域２の深さの２倍以上であり、かつ、同
Ｐ−型領域９は同Ｐ 型の領域２の側面部にも同程度の
隔りをもつことによって十分な効果が期待できる。
Ｐ−型領域９は同Ｐ 型の領域２の側面部にも同程度の
隔りをもつことによって十分な効果が期待できる。
この発明は、前述の実施例のように、Ｎ−型基板１を用
いて、これにＰ 型およびＰ−型の各領域２および９を
形成したものに限らず、これらの各導電性を逆転させた
ものでも同様に構成でき、これらを単一基板内に集積回
路化したものにも適用され、これにより所望の入力回路
部あるいは出力回路部に有益な保護手段を設けたものが
実現できる。
いて、これにＰ 型およびＰ−型の各領域２および９を
形成したものに限らず、これらの各導電性を逆転させた
ものでも同様に構成でき、これらを単一基板内に集積回
路化したものにも適用され、これにより所望の入力回路
部あるいは出力回路部に有益な保護手段を設けたものが
実現できる。
発明の効果
この発明により、半導体基板上の浅い不純物拡散領域で
形成される抵抗領域の直下部に低濃度領域を付加して、
過大入力に対する保護効果を顕著に高めることができ、
製品の品質、信頼性を向上させることが可能になった。
形成される抵抗領域の直下部に低濃度領域を付加して、
過大入力に対する保護効果を顕著に高めることができ、
製品の品質、信頼性を向上させることが可能になった。
また、製造上も、工程の大幅増なしに実現できるので、
工業的にも有益である。
工業的にも有益である。
第１図は本発明実施例装置の断面図、第２図は従来例装
置の断面図である。 １・・・・・・Ｎ 型基板、２・・・・・・Ｐ 型領域
、３・・・・・・アルミニウム配線層、９・・・・・・
Ｐ−型領域。
置の断面図である。 １・・・・・・Ｎ 型基板、２・・・・・・Ｐ 型領域
、３・・・・・・アルミニウム配線層、９・・・・・・
Ｐ−型領域。
Claims (1)
- 所定導電型の半導体基板に前記基板と逆の導電型の抵抗
領域および同抵抗領域と同導電型で同抵抗領域よりも低
濃度の不純物領域を前記抵抗領域の一部を取り囲んで形
成し、前記抵抗領域に金属配線層を接触させて外部入力
端子もしくは出力端子に接続したことを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60105162A JPS61263285A (ja) | 1985-05-17 | 1985-05-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60105162A JPS61263285A (ja) | 1985-05-17 | 1985-05-17 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61263285A true JPS61263285A (ja) | 1986-11-21 |
| JPH0528511B2 JPH0528511B2 (ja) | 1993-04-26 |
Family
ID=14399999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60105162A Granted JPS61263285A (ja) | 1985-05-17 | 1985-05-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61263285A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5243374A (en) * | 1975-10-01 | 1977-04-05 | Hitachi Ltd | Semiconductor device |
| JPS55108771A (en) * | 1979-02-15 | 1980-08-21 | Nec Corp | Semiconductor device |
| JPS5790969A (en) * | 1980-11-27 | 1982-06-05 | Seiko Epson Corp | Electrostatic protective circuit for complementary-metal oxide semiconductor-integrated circuit |
| JPS58182861A (ja) * | 1982-04-21 | 1983-10-25 | Hitachi Ltd | 半導体装置 |
-
1985
- 1985-05-17 JP JP60105162A patent/JPS61263285A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5243374A (en) * | 1975-10-01 | 1977-04-05 | Hitachi Ltd | Semiconductor device |
| JPS55108771A (en) * | 1979-02-15 | 1980-08-21 | Nec Corp | Semiconductor device |
| JPS5790969A (en) * | 1980-11-27 | 1982-06-05 | Seiko Epson Corp | Electrostatic protective circuit for complementary-metal oxide semiconductor-integrated circuit |
| JPS58182861A (ja) * | 1982-04-21 | 1983-10-25 | Hitachi Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0528511B2 (ja) | 1993-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1242532A (en) | Input protection arrangement for vlsi intergrated circuit devices | |
| JPH0151070B2 (ja) | ||
| US4963970A (en) | Vertical MOSFET device having protector | |
| KR950030309A (ko) | 반도체장치의 보호회로 | |
| JPS61263285A (ja) | 半導体装置 | |
| JP2611639B2 (ja) | 半導体装置 | |
| JPS6135568A (ja) | ゲ−ト保護ダイオ−ド | |
| JP4006023B2 (ja) | 集積回路 | |
| JPS58140148A (ja) | 半導体装置 | |
| JPS6115593B2 (ja) | ||
| JPH0410228B2 (ja) | ||
| JPH065748B2 (ja) | 半導体装置の静電破壊防止装置 | |
| JPH01140655A (ja) | 半導体集積回路 | |
| JPH0237112B2 (ja) | ||
| JPH0658945B2 (ja) | 半導体装置 | |
| JPS58202573A (ja) | 半導体集積回路装置 | |
| JPH0454978B2 (ja) | ||
| KR920700477A (ko) | Mos 소자용 과전압에 대한 보호회로 | |
| JPH0341770A (ja) | 半導体装置 | |
| JPH0716006B2 (ja) | 半導体装置 | |
| JPS6237550B2 (ja) | ||
| JPH0590522A (ja) | 半導体装置 | |
| JPS63119562A (ja) | 半導体装置 | |
| JPH03257958A (ja) | 半導体装置 | |
| JPH0777235B2 (ja) | 半導体入力保護装置 |