JPH01140655A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH01140655A JPH01140655A JP62299103A JP29910387A JPH01140655A JP H01140655 A JPH01140655 A JP H01140655A JP 62299103 A JP62299103 A JP 62299103A JP 29910387 A JP29910387 A JP 29910387A JP H01140655 A JPH01140655 A JP H01140655A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polycrystalline silicon
- aluminum wiring
- window
- air gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路社関し、特に保護素子の構造に
関する。
関する。
従来の半導体集積回路に形成される保護素子としては、
第４図に示すように、Ｎ型エピタキシャル層１２とＰ型
半導体基板１１で形成されるＰＮダイオードを使用し、
Ｎ型エピタキシャル層１２をＮ＋型拡散１３を介してア
ルミニウム配線８で外部端子および集積回路の内部素子
に接続し、Ｐ型半導体基板１１をＰ＋型絶縁層１４を介
してアルミニウム配線８で集積回路の接地端子（ＧＮＤ
’）に接続する方法が一般に用いられている。
第４図に示すように、Ｎ型エピタキシャル層１２とＰ型
半導体基板１１で形成されるＰＮダイオードを使用し、
Ｎ型エピタキシャル層１２をＮ＋型拡散１３を介してア
ルミニウム配線８で外部端子および集積回路の内部素子
に接続し、Ｐ型半導体基板１１をＰ＋型絶縁層１４を介
してアルミニウム配線８で集積回路の接地端子（ＧＮＤ
’）に接続する方法が一般に用いられている。
上述した従来の保護素子を有する半導体集積回路では、
保護素子としてＰＮ接合ダイオードを使用しているため
、保護素子として機能を満足させるためには、′集積回
路の内部素子のＰＮ接合に比較し、十分に静電破壊強度
が大きく、かつ、静電サージを内部素子に印加させない
ため動作抵抗を小さくする必要がある。この結果とし′
で、保護素子の面積を集積回路の内部素子の面積に比較
して十分大きくする設計となり、高集積化が困難となる
という欠点がある。
保護素子としてＰＮ接合ダイオードを使用しているため
、保護素子として機能を満足させるためには、′集積回
路の内部素子のＰＮ接合に比較し、十分に静電破壊強度
が大きく、かつ、静電サージを内部素子に印加させない
ため動作抵抗を小さくする必要がある。この結果とし′
で、保護素子の面積を集積回路の内部素子の面積に比較
して十分大きくする設計となり、高集積化が困難となる
という欠点がある。
さらに、大面積の保護素子は、高温時のリーク電流が大
きいため、微少信号等を扱う集積回路においては使用で
きないという欠点がある。
きいため、微少信号等を扱う集積回路においては使用で
きないという欠点がある。
本発明の半導体集積回路は、半導体素子が形成された半
導体基板上に設けられた第１の絶縁膜と、前記第１の絶
縁膜上に形成された多結晶シリコン層と、前記多結晶シ
リコン層上に設けられ微少面積の窓を有する第２の絶縁
膜と、前記窓を含む第２の絶縁膜上に形成され配線幅の
二乗の値が少くとも前記窓の面積の３００倍であるアル
ミニウム配線とを含んで構成される。
導体基板上に設けられた第１の絶縁膜と、前記第１の絶
縁膜上に形成された多結晶シリコン層と、前記多結晶シ
リコン層上に設けられ微少面積の窓を有する第２の絶縁
膜と、前記窓を含む第２の絶縁膜上に形成され配線幅の
二乗の値が少くとも前記窓の面積の３００倍であるアル
ミニウム配線とを含んで構成される。
次に本発明について図面を参照して説明する。
第１図（ａ）、（ｂ）は本発明の一実施例の上面図及Ａ
−Ａ’線断面図である。
−Ａ’線断面図である。
第１図（ａ）、（ｂ）において、半導体基板１を構成す
るＮ型エピタキシャル層にはＰ型のベース２と、Ｎ型の
エミッタ３が設けられており、その表面には第１の絶縁
膜として５ｉ０２膜４が設けられている。そして、この
５ｉ０２膜上にはベース２及びエミッタ３に接続する厚
さ約３０００人の多結晶シリコン層５からなる電極が設
けられている。そしてこの多結晶シリコン層５の上には
第２の絶縁層として、ボロンとリンをドープしたガラス
層（以降ＢＰＳＧ層という）６が形成されており、この
ＢＰＳＧ層６には微少面積の窓９が設けられている。そ
してこのＢＰＳＧ膜６上には厚さ約８０００人のアルミ
ニウム配線８が形成されている。そして特に、このアル
ミニウム配線８の配線幅Ｗの二乗が、ＢＰＳＧ層６に設
けられた窓９の面積に対し３００倍以上となる様に構成
されている。
るＮ型エピタキシャル層にはＰ型のベース２と、Ｎ型の
エミッタ３が設けられており、その表面には第１の絶縁
膜として５ｉ０２膜４が設けられている。そして、この
５ｉ０２膜上にはベース２及びエミッタ３に接続する厚
さ約３０００人の多結晶シリコン層５からなる電極が設
けられている。そしてこの多結晶シリコン層５の上には
第２の絶縁層として、ボロンとリンをドープしたガラス
層（以降ＢＰＳＧ層という）６が形成されており、この
ＢＰＳＧ層６には微少面積の窓９が設けられている。そ
してこのＢＰＳＧ膜６上には厚さ約８０００人のアルミ
ニウム配線８が形成されている。そして特に、このアル
ミニウム配線８の配線幅Ｗの二乗が、ＢＰＳＧ層６に設
けられた窓９の面積に対し３００倍以上となる様に構成
されている。
このように構成された本実施例においては、半導体集積
回路の製造工程においてアルミニウム配線のオーミック
コンタクトをとるための４５０℃以上の熱処理により、
アルミニウム配線層中に多結晶シリコンが異常に拡散さ
れるため、ＢＰＳＧ層６に設けられた窓９では、多結晶
シリコンがアルミニウムとの反応で消失し、アルミニウ
ム配線８と多結晶９９３２１５間にエアーギャップ７が
形成される０本実施例では、アルミニウムと多結晶シリ
コンの反応で生じるこのエアーギャップ７を、静電破壊
に対する保護素子として使用するものである。
回路の製造工程においてアルミニウム配線のオーミック
コンタクトをとるための４５０℃以上の熱処理により、
アルミニウム配線層中に多結晶シリコンが異常に拡散さ
れるため、ＢＰＳＧ層６に設けられた窓９では、多結晶
シリコンがアルミニウムとの反応で消失し、アルミニウ
ム配線８と多結晶９９３２１５間にエアーギャップ７が
形成される０本実施例では、アルミニウムと多結晶シリ
コンの反応で生じるこのエアーギャップ７を、静電破壊
に対する保護素子として使用するものである。
上述したように、多結晶シリコンがアルミニウムと反応
して消失しエアーギャップ７を形成するには、アルミニ
ウム配線８に接する多結晶シリコン層５の面積、すなわ
ち、ＢＰＳＧ層６に設ける窓９の面積Ｓに対して、アル
ミニウム配線の幅Ｗの二乗が３００倍以上（Ｗ ２≧３
０Ｏ３）必要であり、３００倍以下の面積比ではエアー
ギャップの形成率が低くなる傾向がある。
して消失しエアーギャップ７を形成するには、アルミニ
ウム配線８に接する多結晶シリコン層５の面積、すなわ
ち、ＢＰＳＧ層６に設ける窓９の面積Ｓに対して、アル
ミニウム配線の幅Ｗの二乗が３００倍以上（Ｗ ２≧３
０Ｏ３）必要であり、３００倍以下の面積比ではエアー
ギャップの形成率が低くなる傾向がある。
第２図に、実際の集積回路に実施した場合の適用例を示
す、保護される端子のポンディングパッド２０と一体の
アルミニウム配線８Ａ下のＢＰＳＧ膜にアルミニウム配
線の幅Ｗの二乗の３００分の１以下の面積の窓９を設け
、多結晶シリコン５を介してアルミニウム層からなる集
積回路の電源ライン２１および、接地ライ、ン２２に接
続する。この場合、窓９には、４５０℃以上の熱処理時
に発生するアルミニウム配線８Ａと多結晶９９３２１５
間のエアーギャップ７が形成されている。
す、保護される端子のポンディングパッド２０と一体の
アルミニウム配線８Ａ下のＢＰＳＧ膜にアルミニウム配
線の幅Ｗの二乗の３００分の１以下の面積の窓９を設け
、多結晶シリコン５を介してアルミニウム層からなる集
積回路の電源ライン２１および、接地ライ、ン２２に接
続する。この場合、窓９には、４５０℃以上の熱処理時
に発生するアルミニウム配線８Ａと多結晶９９３２１５
間のエアーギャップ７が形成されている。
この適用例は、静電破壊に対する保護素子としてのエア
ーギャップを、保護させる端子であるポンディングパッ
ド２０と電源ライン１２及び接地ライン１３の両方に接
続した例であり、ＰＮ接合で保護素子を形成する場合に
比較して、保護素子の専有面積が小さく、またエアーギ
ャップを使用しているため、高温時であってもリーク電
流の増大がないという利点を有している。
ーギャップを、保護させる端子であるポンディングパッ
ド２０と電源ライン１２及び接地ライン１３の両方に接
続した例であり、ＰＮ接合で保護素子を形成する場合に
比較して、保護素子の専有面積が小さく、またエアーギ
ャップを使用しているため、高温時であってもリーク電
流の増大がないという利点を有している。
第３図は本発明の他の適用例の平面図である。
この適用例では、保護される端子であるポンディングパ
ッド２０と、ポンディングパッド２０に接続される半導
体素子２３の間に、アルミニウム層からなる電源ライン
２ＬＡを設けた場合の例であり、高濃度にドープされた
多結晶シリコン層５を配線として使用しかつ、電源ライ
ン２１Ａと多結晶シリコン層５の交点部の絶縁膜に微少
面積の窓９を設けたものである。窓９には熱処理によっ
て発生するアルミニウム配線と多結晶シリコン層間のエ
アギャップ７が形成されている。
ッド２０と、ポンディングパッド２０に接続される半導
体素子２３の間に、アルミニウム層からなる電源ライン
２ＬＡを設けた場合の例であり、高濃度にドープされた
多結晶シリコン層５を配線として使用しかつ、電源ライ
ン２１Ａと多結晶シリコン層５の交点部の絶縁膜に微少
面積の窓９を設けたものである。窓９には熱処理によっ
て発生するアルミニウム配線と多結晶シリコン層間のエ
アギャップ７が形成されている。
この適用例では、多結晶シリコン層５を配線と保護素子
とに兼用可能なため、ベレット面積を増加させることな
く保護素子を追加できる利点を有している。
とに兼用可能なため、ベレット面積を増加させることな
く保護素子を追加できる利点を有している。
以上説明したように本発明は多結晶シリコン層上に絶縁
膜を介してアルミニウム配線を形成し、このアルミニウ
ム配線と多結晶シリコンとが反応して、絶縁膜に設けた
微少面積の窓部に形成されるエアーギャップを静電破壊
に対する集積回路の保護素子として使用することにより
、従来のＰＮ接合による保護素子に比較して専有面積を
小さくでき、しかも高温時においてもリーク電流の増加
がないという効果がある。
膜を介してアルミニウム配線を形成し、このアルミニウ
ム配線と多結晶シリコンとが反応して、絶縁膜に設けた
微少面積の窓部に形成されるエアーギャップを静電破壊
に対する集積回路の保護素子として使用することにより
、従来のＰＮ接合による保護素子に比較して専有面積を
小さくでき、しかも高温時においてもリーク電流の増加
がないという効果がある。
第１図（ａ）、（ｂ）は本発明の一実施例の平面図及び
Ａ−Ａ’線断面図、第２図及び第３図は本発明の適用例
の平面図、第４図は従来の半導体集積回路の断面図であ
る。 １・・・半導体基板、り・・・ベース、３・・・エミッ
タ、４・・・５ｉ０２膜、５・・・多結晶シリコン層、
６・・・ＢＰＳＧ層、７・・・エアーギャップ、８．８
Ａ・・・アルミニウム配線、９・・・窓、１０・・・Ｐ
型半導体基板、１２・・・Ｎ型エピタキシャル層、１３
・・・Ｎ＋型型数散層１４・・・Ｐ“型絶縁層、２０・
・・ポンディングパッド、２１．２１Ａ・・・電源ライ
ン、２２・・・接地ライン、２３・・・半導体素子。
Ａ−Ａ’線断面図、第２図及び第３図は本発明の適用例
の平面図、第４図は従来の半導体集積回路の断面図であ
る。 １・・・半導体基板、り・・・ベース、３・・・エミッ
タ、４・・・５ｉ０２膜、５・・・多結晶シリコン層、
６・・・ＢＰＳＧ層、７・・・エアーギャップ、８．８
Ａ・・・アルミニウム配線、９・・・窓、１０・・・Ｐ
型半導体基板、１２・・・Ｎ型エピタキシャル層、１３
・・・Ｎ＋型型数散層１４・・・Ｐ“型絶縁層、２０・
・・ポンディングパッド、２１．２１Ａ・・・電源ライ
ン、２２・・・接地ライン、２３・・・半導体素子。
Claims (1)
- 半導体素子が形成された半導体基板上に設けられた第
１の絶縁膜と、前記第１の絶縁膜上に形成された多結晶
シリコン層と、前記多結晶シリコン層上に設けられ微少
面積の窓を有する第２の絶縁膜と、前記窓を含む第２の
絶縁膜上に形成され配線幅の二乗の値が少くとも前記窓
の面積の３００倍であるアルミニウム配線とを含むこと
を特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62299103A JPH01140655A (ja) | 1987-11-26 | 1987-11-26 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62299103A JPH01140655A (ja) | 1987-11-26 | 1987-11-26 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01140655A true JPH01140655A (ja) | 1989-06-01 |
Family
ID=17868181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62299103A Pending JPH01140655A (ja) | 1987-11-26 | 1987-11-26 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01140655A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206441A (ja) * | 1991-11-20 | 1993-08-13 | Nec Corp | 半導体集積回路装置 |
| WO2005074027A3 (en) * | 2004-01-30 | 2006-12-07 | Philips Intellectual Property | Integrated circuit chip with electrostatic discharge protection device |
| JP2007512689A (ja) * | 2003-11-28 | 2007-05-17 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 保護ダイオードを備えた発光半導体素子 |
-
1987
- 1987-11-26 JP JP62299103A patent/JPH01140655A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206441A (ja) * | 1991-11-20 | 1993-08-13 | Nec Corp | 半導体集積回路装置 |
| JP2007512689A (ja) * | 2003-11-28 | 2007-05-17 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 保護ダイオードを備えた発光半導体素子 |
| JP4819691B2 (ja) * | 2003-11-28 | 2011-11-24 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 保護ダイオードを備えた発光半導体素子 |
| WO2005074027A3 (en) * | 2004-01-30 | 2006-12-07 | Philips Intellectual Property | Integrated circuit chip with electrostatic discharge protection device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6358380B2 (ja) | ||
| US4972247A (en) | High energy event protection for semiconductor devices | |
| JP2005183891A (ja) | 双方向ブロック型プレーナデバイスの構造と製法 | |
| JPH01140655A (ja) | 半導体集積回路 | |
| JPH02177358A (ja) | 半導体集積回路の入力保護装置 | |
| JP3357394B2 (ja) | 両方向サージサプレッサ回路 | |
| US4520382A (en) | Semiconductor integrated circuit with inversion preventing electrode | |
| JPH0770742B2 (ja) | 半導体装置 | |
| JP2611639B2 (ja) | 半導体装置 | |
| JP2854900B2 (ja) | 半導体装置 | |
| JP3425574B2 (ja) | 半導体集積回路の入出力保護装置 | |
| JP4907341B2 (ja) | サイリスタ | |
| JPS63301555A (ja) | 半導体装置 | |
| JPH0430194B2 (ja) | ||
| JPS6156458A (ja) | 半導体装置 | |
| JPH065748B2 (ja) | 半導体装置の静電破壊防止装置 | |
| JPH0456227A (ja) | 半導体装置 | |
| JP3785375B2 (ja) | 双方向型二端子サイリスタ | |
| JPH05110073A (ja) | 半導体装置 | |
| JPH0462838A (ja) | 半導体装置 | |
| JPS59154056A (ja) | 半導体装置 | |
| JP2001223277A (ja) | 入出力保護回路 | |
| JPH04215468A (ja) | 静電保護装置 | |
| JPH045862A (ja) | 半導体入出力保護回路 | |
| JP2010056362A (ja) | 半導体装置の製造方法 |