JPH0716006B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0716006B2 JPH0716006B2 JP15549988A JP15549988A JPH0716006B2 JP H0716006 B2 JPH0716006 B2 JP H0716006B2 JP 15549988 A JP15549988 A JP 15549988A JP 15549988 A JP15549988 A JP 15549988A JP H0716006 B2 JPH0716006 B2 JP H0716006B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity diffusion
- diffusion layer
- transistor
- input terminal
- ground potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 239000012535 impurity Substances 0.000 claims description 36
- 238000009792 diffusion process Methods 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 11
- 239000010410 layer Substances 0.000 description 43
- 229910052782 aluminium Inorganic materials 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 230000002159 abnormal effect Effects 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置、特に入力保護回路を備えた半導体
装置に関する。
装置に関する。
半導体装置、特に絶縁ゲート型電界効果集積回路（MOS
−IC）においては、ゲート絶縁膜として厚さ20〜30nmと
非常に薄いシリコン酸化膜が使用されており摩擦等によ
る静電気やノイズ電圧などにより容易に絶縁破壊し、入
力保護機能を設けないと実使用上支障を来たすことはよ
く知られている。また、今後MOS−ICは高集積化，高性
能化が進み、ゲート絶縁膜は、さらに薄膜化の方向にあ
り、問題は重大となりつつある。
−IC）においては、ゲート絶縁膜として厚さ20〜30nmと
非常に薄いシリコン酸化膜が使用されており摩擦等によ
る静電気やノイズ電圧などにより容易に絶縁破壊し、入
力保護機能を設けないと実使用上支障を来たすことはよ
く知られている。また、今後MOS−ICは高集積化，高性
能化が進み、ゲート絶縁膜は、さらに薄膜化の方向にあ
り、問題は重大となりつつある。
第２図は従来の半導体保護装置の一例の等価回路図であ
る。
る。
この等価回路は、抵抗R1，R2と、トランジスタQ1（ゲー
トは入力端子Ｐと抵抗R1の一端に、ドレインは抵抗R1の
他端と抵抗R2の一端に、ソースは接地電位にそれぞれ接
続されている）と、トランジスタQ2（ゲートとソースは
接地電位に、ドレインは抵抗R2の他端と内部回路である
トランジスタQ3の入力ゲートにそれぞれ接続されてい
る）とにより構成されている。
トは入力端子Ｐと抵抗R1の一端に、ドレインは抵抗R1の
他端と抵抗R2の一端に、ソースは接地電位にそれぞれ接
続されている）と、トランジスタQ2（ゲートとソースは
接地電位に、ドレインは抵抗R2の他端と内部回路である
トランジスタQ3の入力ゲートにそれぞれ接続されてい
る）とにより構成されている。
入力端子Ｐは通常ボンディング用のアルミパッドに接続
されている。また、トランジスタQ3は保護されるべき内
部回路のトランジスタであり、そのゲート絶縁膜は前述
のように厚さ20〜30nmのシリコン酸化膜が使用される。
トランジスタQ2はパンチスルートランジスタで、ソース
・ドレイン間に20V前後の異常電圧が印加されると導通
し、入力電圧をクランプする働きがある。トランジスタ
Q2のゲート絶縁膜としてはトランジスタQ3と同様のもの
を用いることが普通である。トランジスタQ1は、しきい
値電圧が20V程度のトランジスタ600nm程度の厚いシリコ
ン酸化膜がゲート絶縁膜として用いられており、通常、
いわゆるチャネルストッパ領域と同時に形成される。抵
抗R1，R2は時定数を設けて入力パルス波形をなまらせ、
またトランジスタQ1あるいはQ2が導通状態になった際に
電流を制限する目的があり、通常半導体基板と反対導電
型の不純物拡散層あるいはリンなどの不純物を含んだ多
結晶シリコン層で形成することが多い。
されている。また、トランジスタQ3は保護されるべき内
部回路のトランジスタであり、そのゲート絶縁膜は前述
のように厚さ20〜30nmのシリコン酸化膜が使用される。
トランジスタQ2はパンチスルートランジスタで、ソース
・ドレイン間に20V前後の異常電圧が印加されると導通
し、入力電圧をクランプする働きがある。トランジスタ
Q2のゲート絶縁膜としてはトランジスタQ3と同様のもの
を用いることが普通である。トランジスタQ1は、しきい
値電圧が20V程度のトランジスタ600nm程度の厚いシリコ
ン酸化膜がゲート絶縁膜として用いられており、通常、
いわゆるチャネルストッパ領域と同時に形成される。抵
抗R1，R2は時定数を設けて入力パルス波形をなまらせ、
またトランジスタQ1あるいはQ2が導通状態になった際に
電流を制限する目的があり、通常半導体基板と反対導電
型の不純物拡散層あるいはリンなどの不純物を含んだ多
結晶シリコン層で形成することが多い。
第３図は第２図の等価回路を半導体基板に形成したもの
の平面図である。
の平面図である。
半導体基板には、通常の方法により能動領域である不純
物拡散層4A〜4C,5A〜5C、リンを含む多結晶シリコン層1
1、コンタクト開口部7A〜7C、およびボンディングパッ
ド８とアルミニウム配線層９、ボンディング用のパッド
スルーホールパターン12が設けられる。また、抵抗素子
R1，R2は不純物拡散層で形成される。ボンディング用パ
ッド８はアルミニウムで形成され、半導体チップ表面全
体を覆っているパッシベーション膜（図示せず）でパッ
ケージのリード電極（図示せず）と接続できるようにな
っており、これが第２図の入力端子Ｐに相当する。そし
て、ボンディングパッド８（入力端子Ｐ）はコンタクト
開口部7Aを通して不純物拡散層4A（第３図の抵抗R1に相
当）と接続され、さらにこの不純物拡散層103A（抵抗
R1）を経てトランジスタQ1のドレイン領域に至る。
物拡散層4A〜4C,5A〜5C、リンを含む多結晶シリコン層1
1、コンタクト開口部7A〜7C、およびボンディングパッ
ド８とアルミニウム配線層９、ボンディング用のパッド
スルーホールパターン12が設けられる。また、抵抗素子
R1，R2は不純物拡散層で形成される。ボンディング用パ
ッド８はアルミニウムで形成され、半導体チップ表面全
体を覆っているパッシベーション膜（図示せず）でパッ
ケージのリード電極（図示せず）と接続できるようにな
っており、これが第２図の入力端子Ｐに相当する。そし
て、ボンディングパッド８（入力端子Ｐ）はコンタクト
開口部7Aを通して不純物拡散層4A（第３図の抵抗R1に相
当）と接続され、さらにこの不純物拡散層103A（抵抗
R1）を経てトランジスタQ1のドレイン領域に至る。
また、トランジスタQ1のソースを形成する不純物拡散層
5Aはコンタクト開口部7Bを通して接地電位のアルミニウ
ム配線層９に接続され、さらに抵抗R2を形成する不純物
拡散層4B,4Cの領域を経てトランジスタQ2のドレイン領
域（図示せず）に至る。また、接地電位に保たれた多結
晶シリコン層11によりトランジスタQ2のゲート電極（図
示せず）が形成され、一方トランジスタQ2のソース（図
示せず）を形成する不純物拡散層5Bの領域はコンタクト
開口部7Cを通して接地電位のアルミニウム配線層９に接
続されている。
5Aはコンタクト開口部7Bを通して接地電位のアルミニウ
ム配線層９に接続され、さらに抵抗R2を形成する不純物
拡散層4B,4Cの領域を経てトランジスタQ2のドレイン領
域（図示せず）に至る。また、接地電位に保たれた多結
晶シリコン層11によりトランジスタQ2のゲート電極（図
示せず）が形成され、一方トランジスタQ2のソース（図
示せず）を形成する不純物拡散層5Bの領域はコンタクト
開口部7Cを通して接地電位のアルミニウム配線層９に接
続されている。
上述した従来の入力保護回路は、レイアウトに大きく依
存し、レイアウト上の制約となることが多いという欠点
がある。例えば、第３図において、ボンディングパッド
８に異常電圧が印加されると、この部分には何らの保護
機能が無いためこの異常電圧がトランジスタQ1，Q2など
の保護素子に伝達される以前にコンタクト開口部7A付近
の不純物拡散層4Aの接合がブレイクダウンしてしまう。
この時、コンタクト開口部7A付近に他の基準電位の不純
物拡散層5Cの領域が存在すると、異常電流が不純物拡散
層5Cの接合部のごく一部（図示せず）に集中し、その部
分のコンタクト抵抗によって瞬時的に高温になり、コン
タクト開口部7D上のアルミニウム配線と直下の不純物拡
散層を形成しているシリコン基板とが合金化しアルミニ
ウムがシリコンへ溶融して行く、いわゆるスパイクが発
生して接合部の破壊や上部アルミニウムの溶融、短絡を
生ずる。
存し、レイアウト上の制約となることが多いという欠点
がある。例えば、第３図において、ボンディングパッド
８に異常電圧が印加されると、この部分には何らの保護
機能が無いためこの異常電圧がトランジスタQ1，Q2など
の保護素子に伝達される以前にコンタクト開口部7A付近
の不純物拡散層4Aの接合がブレイクダウンしてしまう。
この時、コンタクト開口部7A付近に他の基準電位の不純
物拡散層5Cの領域が存在すると、異常電流が不純物拡散
層5Cの接合部のごく一部（図示せず）に集中し、その部
分のコンタクト抵抗によって瞬時的に高温になり、コン
タクト開口部7D上のアルミニウム配線と直下の不純物拡
散層を形成しているシリコン基板とが合金化しアルミニ
ウムがシリコンへ溶融して行く、いわゆるスパイクが発
生して接合部の破壊や上部アルミニウムの溶融、短絡を
生ずる。
また、不純物拡散層4Aの接合部にとって順方向のサージ
電圧の場合は、不純物拡散層5Cの接合が破壊される。こ
の場合、コンタクト開口部7Dが一つしかないコンタクト
抵抗の大きい不純物拡散層という場合にはさらに問題が
顕著となる。
電圧の場合は、不純物拡散層5Cの接合が破壊される。こ
の場合、コンタクト開口部7Dが一つしかないコンタクト
抵抗の大きい不純物拡散層という場合にはさらに問題が
顕著となる。
このように、従来の入力保護装置では他の入力パッドに
付属している入力保護装置、内部回路などの不純物拡散
層との位置関係に注意を要し、レイアウト上の制約事項
となっている。
付属している入力保護装置、内部回路などの不純物拡散
層との位置関係に注意を要し、レイアウト上の制約事項
となっている。
本発明は、半導体基板に入力端子と内部回路とが設けら
れ、前記入力端子と内部回路との間に抵抗を含む入力保
護回路が設けられている半導体装置において、前記入力
保護回路近傍に位置し電源電位または接地電位が印加さ
れる不純物拡散層の深さを前記保護回路及び内部回路に
設けられている不純物拡散層よりも深く形成することに
より構成されている。
れ、前記入力端子と内部回路との間に抵抗を含む入力保
護回路が設けられている半導体装置において、前記入力
保護回路近傍に位置し電源電位または接地電位が印加さ
れる不純物拡散層の深さを前記保護回路及び内部回路に
設けられている不純物拡散層よりも深く形成することに
より構成されている。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図（ａ），（ｂ）は本発明の一実施例の平面図及び
Ｙ−Ｙ線断面図である。
Ｙ−Ｙ線断面図である。
半導体基板１にウェル２を形成し、LOCOS法によりフィ
ールド酸化膜３を形成する。次に、不純物拡散層4A〜4
C,5A〜5Cを形成する。不純物拡散層4A〜4Cは入力端子に
も接続される抵抗R1，R2となる。不純物拡散層5A〜5Cは
ウェル２と同導電型で、接地電位に保持される。層間絶
縁膜６で覆い、コンタクト開口部7A〜7Dをあけ、アルミ
ニウムのボンディングパッド８及びアルミニウム配線層
９を形成した後、配線膜10で覆う。ここで重要なこと
は、入力保護回路近傍の電源電位あるいは接地電位が印
加される不純物拡散層、例えば不純物拡散層5Cにこれと
同導電型のウェル２を設け、内部回路の他の不純物拡散
層よりも深くすることである。例えば、不純物拡散層5A
〜5Cの深さを0.3μｍとすると、ウェル２の深さは５μ
ｍにする。
ールド酸化膜３を形成する。次に、不純物拡散層4A〜4
C,5A〜5Cを形成する。不純物拡散層4A〜4Cは入力端子に
も接続される抵抗R1，R2となる。不純物拡散層5A〜5Cは
ウェル２と同導電型で、接地電位に保持される。層間絶
縁膜６で覆い、コンタクト開口部7A〜7Dをあけ、アルミ
ニウムのボンディングパッド８及びアルミニウム配線層
９を形成した後、配線膜10で覆う。ここで重要なこと
は、入力保護回路近傍の電源電位あるいは接地電位が印
加される不純物拡散層、例えば不純物拡散層5Cにこれと
同導電型のウェル２を設け、内部回路の他の不純物拡散
層よりも深くすることである。例えば、不純物拡散層5A
〜5Cの深さを0.3μｍとすると、ウェル２の深さは５μ
ｍにする。
このように形成された半導体装置において、ボンディン
グパッド８に異常電圧が印加されて、コンタクト開口部
7A付近の不純物拡散層5Cの接合部に異常電流が集中し、
コンタクト開口部7Dの接合部5Cが発熱してスパイクが発
生しても、このコンタクト開口部7Dは不純物拡散層5Cに
比べ深い不純物拡散層のウェル層２内に形成されている
ため、スパイクが半導体基板１まで達せず、電源電位あ
るいは接地電位の不純物拡散層5Cと半導体基板１との短
絡を防止することができる。
グパッド８に異常電圧が印加されて、コンタクト開口部
7A付近の不純物拡散層5Cの接合部に異常電流が集中し、
コンタクト開口部7Dの接合部5Cが発熱してスパイクが発
生しても、このコンタクト開口部7Dは不純物拡散層5Cに
比べ深い不純物拡散層のウェル層２内に形成されている
ため、スパイクが半導体基板１まで達せず、電源電位あ
るいは接地電位の不純物拡散層5Cと半導体基板１との短
絡を防止することができる。
以上説明したように、本発明は、入力端子に設置された
入力保護回路の近傍に位置する電源あるいは接地電位に
接続された不純物拡散層の深さを内部回路内で設置され
ている不純物拡散層に比べて深く形成することにより、
入力端子への異常電圧印加による入力保護回路近傍の電
源あるいは接地電位に接続された不純物拡散層での異常
電流発生による接合破壊を防止できる効果がある。
入力保護回路の近傍に位置する電源あるいは接地電位に
接続された不純物拡散層の深さを内部回路内で設置され
ている不純物拡散層に比べて深く形成することにより、
入力端子への異常電圧印加による入力保護回路近傍の電
源あるいは接地電位に接続された不純物拡散層での異常
電流発生による接合破壊を防止できる効果がある。
第１図（ａ），（ｂ）は本発明の一実施例の平面図及び
Ｘ−Ｘ線断面図、第２図は従来の半導体入力保護装置の
一例等価回路図、第３図は第２図の等価回路を半導体基
板に形成したものの平面図である。 １…半導体基板、２…ウェル、３…フィールド酸化膜、
4A〜4C,5A〜5C…不純物拡散層、６…層間絶縁膜、7A〜7
D…コンタクト用開口部、８…ボンディングパッド、９
…アルミニウム配線層、10…絶縁膜、11…多結晶シリコ
ン層、12…パッドスルーホール、Ｐ…入力端子。
Ｘ−Ｘ線断面図、第２図は従来の半導体入力保護装置の
一例等価回路図、第３図は第２図の等価回路を半導体基
板に形成したものの平面図である。 １…半導体基板、２…ウェル、３…フィールド酸化膜、
4A〜4C,5A〜5C…不純物拡散層、６…層間絶縁膜、7A〜7
D…コンタクト用開口部、８…ボンディングパッド、９
…アルミニウム配線層、10…絶縁膜、11…多結晶シリコ
ン層、12…パッドスルーホール、Ｐ…入力端子。
Claims (1)
- 【請求項１】半導体基板に入力端子と内部回路とが設け
られ、前記入力端子と内部回路との間に抵抗を含む入力
保護回路が設けられている半導体装置において、前記入
力保護回路近傍に位置し電源電位または接地電位が印加
される不純物拡散層の深さを前記保護回路及び内部回路
に設けられている不純物拡散層よりも深く形成したこと
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15549988A JPH0716006B2 (ja) | 1988-06-22 | 1988-06-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15549988A JPH0716006B2 (ja) | 1988-06-22 | 1988-06-22 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH025478A JPH025478A (ja) | 1990-01-10 |
| JPH0716006B2 true JPH0716006B2 (ja) | 1995-02-22 |
Family
ID=15607386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15549988A Expired - Lifetime JPH0716006B2 (ja) | 1988-06-22 | 1988-06-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0716006B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2958202B2 (ja) * | 1992-12-01 | 1999-10-06 | シャープ株式会社 | 半導体装置 |
| US6402711B1 (en) * | 1999-08-10 | 2002-06-11 | Richard S. Nauert | Knee brace operating hinge |
-
1988
- 1988-06-22 JP JP15549988A patent/JPH0716006B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH025478A (ja) | 1990-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0161983B1 (en) | Input protection arrangement for vlsi integrated circuit devices | |
| JP2626229B2 (ja) | 半導体入力保護装置 | |
| JPH065749B2 (ja) | 半導体装置 | |
| JPH01140757A (ja) | 半導体入力保護装置 | |
| JPH08181219A (ja) | 半導体集積回路装置 | |
| EP0202646B1 (en) | Input protection device | |
| JPH0716006B2 (ja) | 半導体装置 | |
| JP2801665B2 (ja) | 入力保護回路装置 | |
| JP2000349165A (ja) | 半導体集積回路装置と半導体集積回路装置の製造方法 | |
| JPH0518466B2 (ja) | ||
| JPH0821630B2 (ja) | 半導体装置 | |
| JP2611639B2 (ja) | 半導体装置 | |
| JP2821128B2 (ja) | 半導体入力保護装置 | |
| JP3271435B2 (ja) | 半導体集積回路装置 | |
| JP2676899B2 (ja) | Ｍｏｓ集積回路装置用入力回路保護装置 | |
| JP2776569B2 (ja) | 半導体装置 | |
| JPS59154056A (ja) | 半導体装置 | |
| JPH0329361A (ja) | 半導体装置 | |
| JPH0777235B2 (ja) | 半導体入力保護装置 | |
| JP3185723B2 (ja) | 半導体装置 | |
| JPS63172468A (ja) | 入力保護回路 | |
| JPS6336554A (ja) | 半導体装置 | |
| JPH0518467B2 (ja) | ||
| JPH0237112B2 (ja) | ||
| JPH06188369A (ja) | 静電気破壊防止層を有する半導体回路 |