JPS61253880A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61253880A JPS61253880A JP9526385A JP9526385A JPS61253880A JP S61253880 A JPS61253880 A JP S61253880A JP 9526385 A JP9526385 A JP 9526385A JP 9526385 A JP9526385 A JP 9526385A JP S61253880 A JPS61253880 A JP S61253880A
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- gate
- type
- laser
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 239000012535 impurity Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims description 14
- 150000001875 compounds Chemical class 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 abstract description 35
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 9
- 230000010354 integration Effects 0.000 abstract description 6
- 238000002347 injection Methods 0.000 abstract description 3
- 239000007924 injection Substances 0.000 abstract description 3
- 239000002131 composite material Substances 0.000 description 9
- 230000003287 optical effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005253 cladding Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000010445 mica Substances 0.000 description 1
- 229910052618 mica group Inorganic materials 0.000 description 1
- 239000006187 pill Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Semiconductor Lasers (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要]
レーザ用のエピタキシャル層を利用してFET機能を持
たせ、レーザ・ダイオードとFITとを一つにした複合
デバイスで、光の高速変調を可能にする。
たせ、レーザ・ダイオードとFITとを一つにした複合
デバイスで、光の高速変調を可能にする。
本発明は光デバイスと電子デバイスなモノリシックに集
積化した半導体装置に係り、特に半導体レーザ素子と電
界効果型半導体装置(FET)とを複合化した複合デバ
イスに関する。
積化した半導体装置に係り、特に半導体レーザ素子と電
界効果型半導体装置(FET)とを複合化した複合デバ
イスに関する。
従来、光デバイスと電子デバイスをモノリシックに集積
化する一つの方法として、各デバイスを単独に作製する
のではなく、例えば半導体レーザのエピタキシャル層の
構造を利用して、光デバイスと複合し°Cトランジスタ
等を作製した複合デバイスがある。しかし、これは今だ
新しい分野であって、解決すべき問題が多い。
化する一つの方法として、各デバイスを単独に作製する
のではなく、例えば半導体レーザのエピタキシャル層の
構造を利用して、光デバイスと複合し°Cトランジスタ
等を作製した複合デバイスがある。しかし、これは今だ
新しい分野であって、解決すべき問題が多い。
これまでに提案されたこの種半導体装置としては、レー
ザ素子とバイポーラ型のトランジスタを集積化した複合
デバイスがある。これは複合化されたトランジスタによ
り、レーザ素子の動作の制御を効率良く行なおうと図ら
れたものである。
ザ素子とバイポーラ型のトランジスタを集積化した複合
デバイスがある。これは複合化されたトランジスタによ
り、レーザ素子の動作の制御を効率良く行なおうと図ら
れたものである。
この種の光デバイスと電子デバイスを複合化して集積化
するに際し、問題になることの一つに、電極の取出しの
問題がある。それは、はとんどのレーザ素子は縦方向に
電流路を有し、基板の上・下両面にコンタクトをとる必
要があり、したがって、基板として低抵抗な半導体を用
いなければならない。しかし、このように、低抵抗な基
板を用いることはデバイス間の分離を行う上で不都合が
生じることが多く、集積化の上で不利であり、また素子
の配線や実装などに関して不都合が生ずる。
するに際し、問題になることの一つに、電極の取出しの
問題がある。それは、はとんどのレーザ素子は縦方向に
電流路を有し、基板の上・下両面にコンタクトをとる必
要があり、したがって、基板として低抵抗な半導体を用
いなければならない。しかし、このように、低抵抗な基
板を用いることはデバイス間の分離を行う上で不都合が
生じることが多く、集積化の上で不利であり、また素子
の配線や実装などに関して不都合が生ずる。
そこで、基板の表面側にすぺ°Cの電極を採り出すこと
が考えられているが、特に半導体レーザの構造上非常に
困難性を併う。
が考えられているが、特に半導体レーザの構造上非常に
困難性を併う。
本発明は、従来にお(する上述の光デバイスと電子デバ
イスを複合・集積化するための問題を解決し、特に基板
に絶縁性の基板を採用して集積化を容易にし、複合デバ
イスを得る上での問題を解決しようとするものである。
イスを複合・集積化するための問題を解決し、特に基板
に絶縁性の基板を採用して集積化を容易にし、複合デバ
イスを得る上での問題を解決しようとするものである。
本発明においては、上記問題点を解決するために、次の
ような構造の複合デバイスを提供する。
ような構造の複合デバイスを提供する。
すなわち、
半絶縁性化合物半導体基板上に、下部クラッド層、レー
ザ活性層及び上部クラッド層の各化合物半導体層を含む
エピタキシャル層を有し、該エピタキシャル層の表面よ
り少なくとも前記活性層を貫ぬく深さに形成されたp型
不純物領域とn型不純物領域を有し、該pan不純物領
域間に前記レーザ活性層を流れる電流を制御するゲート
構造(ショットキ・ゲート又はp型拡散ゲート等)を設
けた複合デバイスである。
ザ活性層及び上部クラッド層の各化合物半導体層を含む
エピタキシャル層を有し、該エピタキシャル層の表面よ
り少なくとも前記活性層を貫ぬく深さに形成されたp型
不純物領域とn型不純物領域を有し、該pan不純物領
域間に前記レーザ活性層を流れる電流を制御するゲート
構造(ショットキ・ゲート又はp型拡散ゲート等)を設
けた複合デバイスである。
上記の半導体装置にどいて、p型不純物領域をドレイン
とし、n型不純物領域をソースとし、両者の間のレーザ
活性層を流れる電流をゲートに加える電圧で制御するこ
とができる。そして、この制御された電流がレーザ・ダ
イオード部の注入電流となり、そのレーザ発光が制御さ
れる。
とし、n型不純物領域をソースとし、両者の間のレーザ
活性層を流れる電流をゲートに加える電圧で制御するこ
とができる。そして、この制御された電流がレーザ・ダ
イオード部の注入電流となり、そのレーザ発光が制御さ
れる。
本発明の半導体装置においては、各電極は通常のFET
のごとく、すべて基板の表面から採ることができ、素子
の集積化も容易である。
のごとく、すべて基板の表面から採ることができ、素子
の集積化も容易である。
本発明のデバイスは、以上のようにレーザ・ダイオード
とFETとの機能を一つに複合でき、光の高速変調を可
能くするものである。
とFETとの機能を一つに複合でき、光の高速変調を可
能くするものである。
〔実施例1〕
第1図に本発明の第1の実施−例の要部断面を表わす。
各半導体層は次のごとく構成されている。
1:SI(半絶縁性) −Q&AI!基板2:HR(高
抵抗) −ALGa As 、膜厚t5μm程度又は、
n−AtGaAs (n# 5 X 10 cm
)3:n−GaAs活性層 膜厚は例えばa、1〜05
μm。
抵抗) −ALGa As 、膜厚t5μm程度又は、
n−AtGaAs (n# 5 X 10 cm
)3:n−GaAs活性層 膜厚は例えばa、1〜05
μm。
キャリア濃度n〜4×10 副
4 : n −AtGaAs
例えばキャリア濃度nklOcm 膜厚t5μmこれ
ら2〜4の各層はMO−CVD (有機金属を原料とす
る気相成長)法等の気相成長でエピタキシャルに形成す
る。
ら2〜4の各層はMO−CVD (有機金属を原料とす
る気相成長)法等の気相成長でエピタキシャルに形成す
る。
5はp型拡散領域であり、Zn等の不純物を選択的に拡
散せしめた高濃度な拡散領域である。
散せしめた高濃度な拡散領域である。
6はn型拡散領域であり、S(イオタ)等のn型不純物
を高濃度に拡散゛した領域である。
を高濃度に拡散゛した領域である。
その後、p型拡散領域5にオーミック接触するドレイン
電極7.n型拡散領域6にオーミック接触するソース電
極8及び両者の間のn−−AtGaAg+4の表面にゲ
ート電極9を形成する。ゲート電極9は、例えばAAも
しくはAt/T I/ P t/ Au (Anが上層
)からなるショットキ金属ゲートとする。例えば、ゲー
ト電極90幅を1μm、p、n拡散領域5,6の間隔を
3μm〜5μmとする。
電極7.n型拡散領域6にオーミック接触するソース電
極8及び両者の間のn−−AtGaAg+4の表面にゲ
ート電極9を形成する。ゲート電極9は、例えばAAも
しくはAt/T I/ P t/ Au (Anが上層
)からなるショットキ金属ゲートとする。例えば、ゲー
ト電極90幅を1μm、p、n拡散領域5,6の間隔を
3μm〜5μmとする。
レーザ・ダイオードの発光部は3人と指示する部分であ
り、実際には、高濃度なZnの拡散の後にZaソースを
断ってドライブイン拡散を行なってレーザの活性領域が
形成されている。
り、実際には、高濃度なZnの拡散の後にZaソースを
断ってドライブイン拡散を行なってレーザの活性領域が
形成されている。
動作時において、ドレイン電極7にプラス、ソース電極
8にマイカスの電圧をかけると、p型拡散領域5を通っ
て電流が結晶に流入する。その際、AAGaAs−At
GaAs p−n接合とGaAm−GaAs p−n接
合のそれぞれの電流I−電電圧時特性は順方向電流の立
上り電圧に違いがあって、GaAa−GaAsp−n接
合の方が低い電圧で立上る。このビルトイン電圧(bu
tムー1n voyage)の違いのために、電流は矢
印で示したようにn−GaAs5に集中して流れる。こ
のように電流が挟挿して流れるn−GaAs3は、先に
示したごとく、充分薄く形成されているので接合部(!
LAと指示)の電流密度は非常に高くなり、通常のスト
ライプ型ダブルへテロ構造レーザと同程度の駆動電流で
発光する。3人が発行部である。
8にマイカスの電圧をかけると、p型拡散領域5を通っ
て電流が結晶に流入する。その際、AAGaAs−At
GaAs p−n接合とGaAm−GaAs p−n接
合のそれぞれの電流I−電電圧時特性は順方向電流の立
上り電圧に違いがあって、GaAa−GaAsp−n接
合の方が低い電圧で立上る。このビルトイン電圧(bu
tムー1n voyage)の違いのために、電流は矢
印で示したようにn−GaAs5に集中して流れる。こ
のように電流が挟挿して流れるn−GaAs3は、先に
示したごとく、充分薄く形成されているので接合部(!
LAと指示)の電流密度は非常に高くなり、通常のスト
ライプ型ダブルへテロ構造レーザと同程度の駆動電流で
発光する。3人が発行部である。
第2図は、′s1図のドレイン電45の下のp型拡散領
域5からの電流通路に沿ったエネルギ・バンド図であっ
て、電流はp型に転換されたQaAa層3Bから拡散領
域外のn−GaAa5へ流れ、その後電流は上方のn″
″−AAGaAs4にや為広がりを示しながら(下層は
高抵抗なHR−、LLGaAs 2として電流の1広が
♂向げる)、n全波ilc領域6さらにソース電極8に
達する。
域5からの電流通路に沿ったエネルギ・バンド図であっ
て、電流はp型に転換されたQaAa層3Bから拡散領
域外のn−GaAa5へ流れ、その後電流は上方のn″
″−AAGaAs4にや為広がりを示しながら(下層は
高抵抗なHR−、LLGaAs 2として電流の1広が
♂向げる)、n全波ilc領域6さらにソース電極8に
達する。
このように、本実施例のレーザは本来ホモ接合レーザで
あるが、ヘテロ構造エビタキシャルヮエハを使用するこ
とによって、通常のホモ接合レーザでは実現できないよ
うな幅の狭いホモ接合レーザな作上げている。前述のよ
うに活性層のn−GaAm3の厚さが薄く、3Aの発光
部のホモ接合部分での電流密度が非常に大きくとれるの
で低駆動電流でレーザ発光が可能になる。光の閉じ込め
に関しては、上・下方向については活性層の上・下のA
tGaAs(4,2)の屈折率が活性層のQa Amよ
り低屈折率であることにより生ずる屈折率分布により行
なわれ、横方向については、前述のp型拡散領域形成後
のドライブイン拡散条件により規定される屈折率分布に
より行なわれる。
あるが、ヘテロ構造エビタキシャルヮエハを使用するこ
とによって、通常のホモ接合レーザでは実現できないよ
うな幅の狭いホモ接合レーザな作上げている。前述のよ
うに活性層のn−GaAm3の厚さが薄く、3Aの発光
部のホモ接合部分での電流密度が非常に大きくとれるの
で低駆動電流でレーザ発光が可能になる。光の閉じ込め
に関しては、上・下方向については活性層の上・下のA
tGaAs(4,2)の屈折率が活性層のQa Amよ
り低屈折率であることにより生ずる屈折率分布により行
なわれ、横方向については、前述のp型拡散領域形成後
のドライブイン拡散条件により規定される屈折率分布に
より行なわれる。
次に、ゲート電極9に逆バイアスをかけると空乏層10
が広がり、その結果n−GaAs3の活性層を流れドレ
イン電極7からソース電極8に到る電流を制御すること
ができる。
が広がり、その結果n−GaAs3の活性層を流れドレ
イン電極7からソース電極8に到る電流を制御すること
ができる。
すなわち、本実施例ではn型拡散領域6をソース、p型
拡散領域5をドレイン、ゲート電極9をショットキ型ゲ
ートとするFETと、ドレインのp型拡散領域5とn−
QaAg活性層3との間の接合部を発光部3人とするレ
ーザ・ダイオードを複合して構成し・C1ゲートに加え
る電圧を制御することによって活性層を流れる電流を制
御し、レーザ・ダイオードの注入電流を制御し、その発
光を制御する。
拡散領域5をドレイン、ゲート電極9をショットキ型ゲ
ートとするFETと、ドレインのp型拡散領域5とn−
QaAg活性層3との間の接合部を発光部3人とするレ
ーザ・ダイオードを複合して構成し・C1ゲートに加え
る電圧を制御することによって活性層を流れる電流を制
御し、レーザ・ダイオードの注入電流を制御し、その発
光を制御する。
第3図に本実施例を立体的に表わしてあり、各部の符号
は第1図と同一部分には同一符号で指示しである。なお
、第3図においてはn″″−AtGaAg層4の上に、
コンタクト層のn=GaAl41が付加して示しである
がこれは本質的に係りない。51は先に示したドライブ
インによるZnの引延し拡散領域(レーザの活性領域)
であり、A、BK臂開によるレーザ端面が形成され、フ
ァプリベロー共振器が構成されて、レーザ出力20が矢
印のように得られる。
は第1図と同一部分には同一符号で指示しである。なお
、第3図においてはn″″−AtGaAg層4の上に、
コンタクト層のn=GaAl41が付加して示しである
がこれは本質的に係りない。51は先に示したドライブ
インによるZnの引延し拡散領域(レーザの活性領域)
であり、A、BK臂開によるレーザ端面が形成され、フ
ァプリベロー共振器が構成されて、レーザ出力20が矢
印のように得られる。
本実施例によれば、レーザ・ダイオードとFETが複合
される結果、光の高速変調に適している。
される結果、光の高速変調に適している。
また、基板に半絶縁性基板を用いることができ、電極を
すべて主面側に設けたプレーナ構造にすることが可能と
なり、集積化や配線が容易になる。
すべて主面側に設けたプレーナ構造にすることが可能と
なり、集積化や配線が容易になる。
〔実施例2〕
第4図に本発明の第2の実施例を糸してあり、第1図と
同一部分には同一番号で指示しである。
同一部分には同一番号で指示しである。
本実施例はゲートに接合ゲートを用いた点に特徴があり
、n−一ムtGaAs 4にp全拡散ゲート領域10を
Zn拡散等によって設けてあり、その上に該領域にオー
ミックに接触するゲート電極11 を設けである。
、n−一ムtGaAs 4にp全拡散ゲート領域10を
Zn拡散等によって設けてあり、その上に該領域にオー
ミックに接触するゲート電極11 を設けである。
p全拡散ゲート領域10とn−ALGaAa 4のp−
n接合から延びる空乏層12の厚さをゲート電圧によっ
て制御することにより、先の実施例1と同様な動作が行
なわれる。
n接合から延びる空乏層12の厚さをゲート電圧によっ
て制御することにより、先の実施例1と同様な動作が行
なわれる。
本実施例では、p型拡散ゲート領域10を活性層のn−
GaA13に近ずけることができ、低い電圧をゲート電
極に印加することによつ°〔活性層を流れる電流を変調
することができる。
GaA13に近ずけることができ、低い電圧をゲート電
極に印加することによつ°〔活性層を流れる電流を変調
することができる。
以上、本発明について実施例を示したが本発明は種々変
形可能なこともちろんである。例えば、p型拡散領域5
の拡散に先たち、あらかじめ溝部を拡散予定形状に形成
しておき(化学エツテング等で)、その後Znを溝表面
1〔拡散することにより所望の拡散領域形状を得るよう
にし′(も良い。
形可能なこともちろんである。例えば、p型拡散領域5
の拡散に先たち、あらかじめ溝部を拡散予定形状に形成
しておき(化学エツテング等で)、その後Znを溝表面
1〔拡散することにより所望の拡散領域形状を得るよう
にし′(も良い。
この場合、拡散は凹部形状に得られ、第1図のように表
面から拡散するより横方同区がりが少なく行なわれる利
点がある。
面から拡散するより横方同区がりが少なく行なわれる利
点がある。
以上の説明から明らかなように、本発明によればレーザ
・ダイオードとFITとを1体に複合化することができ
、光の高速変調が可能となる。また、本発明によれば基
板に半絶縁性基板を用い、電極なすべ゛C同一面からと
ることができるため、集積化及び配線が容易となる。
・ダイオードとFITとを1体に複合化することができ
、光の高速変調が可能となる。また、本発明によれば基
板に半絶縁性基板を用い、電極なすべ゛C同一面からと
ることができるため、集積化及び配線が容易となる。
【図面の簡単な説明】
第1図は本発明の第1の実施例の要部断面図、第2図は
そのエネルギ・バンド図、 第3図は、第1の実施例の斜視図、 第4図は第2の実施例の要部断面図。 1・”8I−GaAs基板 2 ・・・HR−AtGaAs 5−−− n−GaAs 4 − n−−AAGmAm 5・・・pill拡散領域 6・”n型拡散領域 7・・・ドレイン電極 8・・・ソース電極 9・・・ゲート電極 実施例1の断面図 第 1 図 実施例1のエネルギ・バ〉ド図 第2図 実施例1の斜視口 第3821 実施例2の断面図 第4図
そのエネルギ・バンド図、 第3図は、第1の実施例の斜視図、 第4図は第2の実施例の要部断面図。 1・”8I−GaAs基板 2 ・・・HR−AtGaAs 5−−− n−GaAs 4 − n−−AAGmAm 5・・・pill拡散領域 6・”n型拡散領域 7・・・ドレイン電極 8・・・ソース電極 9・・・ゲート電極 実施例1の断面図 第 1 図 実施例1のエネルギ・バ〉ド図 第2図 実施例1の斜視口 第3821 実施例2の断面図 第4図
Claims (1)
- 【特許請求の範囲】 半絶縁性化合物半導体基板上に、結晶学的に適合する
第1の禁制帯幅が広い高抵抗な又はn型の化合物半導体
、これより禁制帯幅が狭い活性層のn型化合物半導体及
び第2の禁制帯幅が広い低濃度なn型の化合物半導体を
順に備えるエピタキシヤル成長層が形成され、 該成長層の表面側より少なくとも前記活性層のn型化合
物半導体を貫ぬく深さに形成されたp型不純物領域及び
n型不純物領域と、該両領域の間の第2の禁制帯幅が広
い化合物半導体層に形成され前記活性層を流れる電流を
制御するゲート領域とが形成され、 且つ、前記p型不純物領域とn型の活性層との間に形成
されるp−n接合近傍がレーザの発光部となされている
ことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9526385A JPS61253880A (ja) | 1985-05-02 | 1985-05-02 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9526385A JPS61253880A (ja) | 1985-05-02 | 1985-05-02 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61253880A true JPS61253880A (ja) | 1986-11-11 |
Family
ID=14132876
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9526385A Pending JPS61253880A (ja) | 1985-05-02 | 1985-05-02 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61253880A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03290942A (ja) * | 1989-12-22 | 1991-12-20 | Matsushita Electric Ind Co Ltd | 半導体集積回路と発光素子と半導体集積回路試験装置 |
US5608753A (en) * | 1995-06-29 | 1997-03-04 | Xerox Corporation | Semiconductor devices incorporating p-type and n-type impurity induced layer disordered material |
-
1985
- 1985-05-02 JP JP9526385A patent/JPS61253880A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03290942A (ja) * | 1989-12-22 | 1991-12-20 | Matsushita Electric Ind Co Ltd | 半導体集積回路と発光素子と半導体集積回路試験装置 |
US5608753A (en) * | 1995-06-29 | 1997-03-04 | Xerox Corporation | Semiconductor devices incorporating p-type and n-type impurity induced layer disordered material |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3188522B2 (ja) | 発光ダイオードの形成方法 | |
US4631802A (en) | Process for the production of a semiconductor device | |
JPH0221683A (ja) | 半導体レーザ装置 | |
JPH0212968A (ja) | 集積された多量子井戸光子及び電子デバイス | |
JPH0156548B2 (ja) | ||
JPH04184973A (ja) | 長波長光送信oeic | |
JPS61253880A (ja) | 半導体装置 | |
JPH0537093A (ja) | 化合物半導体装置及びその製造方法 | |
US20040113225A1 (en) | Semiconductor epitaxial structure and semiconductor light-emitting device | |
JPH02202085A (ja) | 半導体レーザ装置の製造方法 | |
JPS5958877A (ja) | 半導体発光装置 | |
JPS59222964A (ja) | 半導体装置 | |
JPH01212483A (ja) | 半導体装置 | |
JPS61264776A (ja) | 光半導体装置 | |
JPH0653613A (ja) | 半導体素子 | |
JPS63278383A (ja) | 発光素子 | |
JP2736382B2 (ja) | 埋め込み型半導体レーザおよびその製造方法 | |
JPS62244167A (ja) | 光,電子半導体集積回路 | |
JPS6344789A (ja) | 半導体レ−ザ装置 | |
JPH01102984A (ja) | 半導体装置及びその製造方法 | |
JPS6045083A (ja) | 平面型半導体レ−ザ集積回路装置 | |
JPH0834308B2 (ja) | 光電子集積回路 | |
JPS61264775A (ja) | 光半導体装置 | |
JPS6062175A (ja) | 半導体装置の製造方法 | |
JPH02237190A (ja) | 半導体レーザ |