JPH0212968A - 集積された多量子井戸光子及び電子デバイス - Google Patents
集積された多量子井戸光子及び電子デバイスInfo
- Publication number
- JPH0212968A JPH0212968A JP1100328A JP10032889A JPH0212968A JP H0212968 A JPH0212968 A JP H0212968A JP 1100328 A JP1100328 A JP 1100328A JP 10032889 A JP10032889 A JP 10032889A JP H0212968 A JPH0212968 A JP H0212968A
- Authority
- JP
- Japan
- Prior art keywords
- doped semiconductor
- semiconductor layer
- optoelectronic integrated
- optical
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F3/00—Optical logic elements; Optical bistable devices
- G02F3/02—Optical bistable devices
- G02F3/028—Optical bistable devices based on self electro-optic effect devices [SEED]
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Optical Integrated Circuits (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技嵐立裏
本発明は集積された半導体デバイス、より具体的には電
子及び光又は光子デバイスに係る。
子及び光又は光子デバイスに係る。
本１ＪＩｖ１反
デバイス製作技術は、単一チップ上に電子及び光デバイ
スを集積するのに十分なところまで進んだ。これらの０
ＥＩＣとよばれる光電子集積回路は、Ａ Ｑ Ｇ ａ
Ａ ｓ ／ Ｇ ａ Ａ ｓ半導体系を用いて、一般に
光源及び小さなトランジスタ駆動部で実現されてきた。
スを集積するのに十分なところまで進んだ。これらの０
ＥＩＣとよばれる光電子集積回路は、Ａ Ｑ Ｇ ａ
Ａ ｓ ／ Ｇ ａ Ａ ｓ半導体系を用いて、一般に
光源及び小さなトランジスタ駆動部で実現されてきた。
これについてはエイチ・チョイ（Ｈ，Ｃｈｏｉ）らアイ
イーイーイー・エレクトロン・デバイス・レターズ（Ｉ
Ｅ Ｅ Ｅ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅ
ｔｔｅｒｓ）。
イーイーイー・エレクトロン・デバイス・レターズ（Ｉ
Ｅ Ｅ Ｅ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅ
ｔｔｅｒｓ）。
第ＥＤＬ−７巻、第９号、５００−２頁（１９８６）を
参照することができる。最近では、これらの技術は電界
効果トランジスタ（ＦＥＴ）駆動回路とともに、多量子
井戸（ＭＱＷ）レーザを実現するまでに拡張された。こ
れについてはニス、ヤマコシ（Ｓ 、 Ｙ ａｍａｋｏ
ｓｈｉ）ら。
参照することができる。最近では、これらの技術は電界
効果トランジスタ（ＦＥＴ）駆動回路とともに、多量子
井戸（ＭＱＷ）レーザを実現するまでに拡張された。こ
れについてはニス、ヤマコシ（Ｓ 、 Ｙ ａｍａｋｏ
ｓｈｉ）ら。
エレクトロニクスｅレターズ（Ｅ １ｅｃｔｒｏｎｉｃ
ｓＬ ｏｔｔｅｒｓ） 、第１９巻、第２４号、１０２
〇−１頁（１９８３）を参照することができる。
ｓＬ ｏｔｔｅｒｓ） 、第１９巻、第２４号、１０２
〇−１頁（１９８３）を参照することができる。
一般に、光学的要素と電子的要素で層構造がかなり異な
るため、光及び電子デバイスを集積化することには、困
難が存在することが受入れられている。上で引用したヤ
マコシらは、半絶縁性基板の最上部表面中に２つの列の
レベルを作ることにより、この問題の解決を試み、設計
した。２つのレベルというのは。
るため、光及び電子デバイスを集積化することには、困
難が存在することが受入れられている。上で引用したヤ
マコシらは、半絶縁性基板の最上部表面中に２つの列の
レベルを作ることにより、この問題の解決を試み、設計
した。２つのレベルというのは。
ＭＱＷへテロ構造レーザの成長を可能にするための下部
レベルとＦＥＴ駆動回路の成長を可能にするための上部
レベルである。半絶縁性基板中にエッチされた比較的広
い溝は、上部レベルの一部まで連続し、その上に達する
とともに、露出された下部レベル（溝の底）の表面に沿
って、１基板″層の選択成長を可能にする構造をもつ。
レベルとＦＥＴ駆動回路の成長を可能にするための上部
レベルである。半絶縁性基板中にエッチされた比較的広
い溝は、上部レベルの一部まで連続し、その上に達する
とともに、露出された下部レベル（溝の底）の表面に沿
って、１基板″層の選択成長を可能にする構造をもつ。
従って、ヤマコシらは本質的にハイブリッドの相互接続
であるが、２つの別々の要素を光電子集積回路として成
長し、相互接続することを可能にした。そのため、得ら
れた光電子集積回路は同じ半絶縁性基板上に別に成長さ
せ、相互に電気的に分離された個別デバイスを相互接続
することにより、非平坦な構造に製作される。デバイス
の平坦性はＭＱＷへテロ構造レーザの成長を可能にする
ためにヤマコシらが必要とするように、溝形成によって
実現される２レベル技術により、かなり折衷される。
であるが、２つの別々の要素を光電子集積回路として成
長し、相互接続することを可能にした。そのため、得ら
れた光電子集積回路は同じ半絶縁性基板上に別に成長さ
せ、相互に電気的に分離された個別デバイスを相互接続
することにより、非平坦な構造に製作される。デバイス
の平坦性はＭＱＷへテロ構造レーザの成長を可能にする
ためにヤマコシらが必要とするように、溝形成によって
実現される２レベル技術により、かなり折衷される。
２層回路設計を必要としない別の製作技術は、一般に電
気的分離のため光及び電子デバイス間ｂｅはさまれるか
１間でとり除かれた垂直な領域を使用することを含む、
たとえば、デイ−・ウェーク（Ｄ 、 Ｗａｋｅ）
ら、エレクトロニクス０レターズ（Ｅｌｅｃｔｒｏｎｉ
ｃｓ Ｌｅｔｔｅｒｓ）。
気的分離のため光及び電子デバイス間ｂｅはさまれるか
１間でとり除かれた垂直な領域を使用することを含む、
たとえば、デイ−・ウェーク（Ｄ 、 Ｗａｋｅ）
ら、エレクトロニクス０レターズ（Ｅｌｅｃｔｒｏｎｉ
ｃｓ Ｌｅｔｔｅｒｓ）。
第２２巻、第１３号、７１９−２１頁（１９８６）；ジ
ュイ・エイチ・アベレス（Ｊ 、 Ｈ、Ａｂｅｌｅｓ）
ら、エレクトロニクス・レターズ（Ｅ １ｅｃ−ｔｒｏ
ｎｉｃｓ Ｌ ｅｔｔａｒｓ）第２３巻、第２０号、１
０３７−８頁（１９８７）及び米国特許筒４．４３８，
４４７号を参照のこと、これらの技術は垂直な分離領域
を形成し、その後デバイス間に適当な電気的接続をする
ため、余分な工程を必要とする。
ュイ・エイチ・アベレス（Ｊ 、 Ｈ、Ａｂｅｌｅｓ）
ら、エレクトロニクス・レターズ（Ｅ １ｅｃ−ｔｒｏ
ｎｉｃｓ Ｌ ｅｔｔａｒｓ）第２３巻、第２０号、１
０３７−８頁（１９８７）及び米国特許筒４．４３８，
４４７号を参照のこと、これらの技術は垂直な分離領域
を形成し、その後デバイス間に適当な電気的接続をする
ため、余分な工程を必要とする。
本発明の要約
バイポーラトランジスタ又は電界効果トランジスタのよ
うな電子デバイスが、ｐ−１−ｎ・ダイオードのような
半導体ＭＱＷデバイスのドープ層中に製作される光電子
集積回路で平坦性が保たれ、完全に集積化される。すな
わち、光及び電子デバイスが共通の動作層を使い、それ
によりデバイス相互接続のために余分の製作工程を必要
とするこれまでの問題を伴わないプロセスが可能となる
。
うな電子デバイスが、ｐ−１−ｎ・ダイオードのような
半導体ＭＱＷデバイスのドープ層中に製作される光電子
集積回路で平坦性が保たれ、完全に集積化される。すな
わち、光及び電子デバイスが共通の動作層を使い、それ
によりデバイス相互接続のために余分の製作工程を必要
とするこれまでの問題を伴わないプロセスが可能となる
。
一実施例において、ウェハに以下の層を順次成長させる
。ｎ形層、真性ＭＱＷ領域を形成する薄い半導体層の交
互の積重ね及びｐ形層である。フォトリソグラフィによ
るパターンとそれに続＜ＭＱＷ構造のｎ形層中への適当
なドーパントの拡散により、共通のｎ形層中に電子デバ
イス及び回路の形成が可能になる。したがって、得られ
るデバイスは光信号を電子的に制御するため、電気信号
を光学的に制御するため又は両方の適当な組合せのため
に動作できる。
。ｎ形層、真性ＭＱＷ領域を形成する薄い半導体層の交
互の積重ね及びｐ形層である。フォトリソグラフィによ
るパターンとそれに続＜ＭＱＷ構造のｎ形層中への適当
なドーパントの拡散により、共通のｎ形層中に電子デバ
イス及び回路の形成が可能になる。したがって、得られ
るデバイスは光信号を電子的に制御するため、電気信号
を光学的に制御するため又は両方の適当な組合せのため
に動作できる。
韮員皇星笠
光電子集積回路は、一般に共通の基板上に個別の電気的
に分離された光及び電子デバイスを作成することにより
、異なる幾分両立しにくいプロセス技術を用いることに
より実現される。得られる回路は通常平坦ではない。
に分離された光及び電子デバイスを作成することにより
、異なる幾分両立しにくいプロセス技術を用いることに
より実現される。得られる回路は通常平坦ではない。
本発明により２つのデバイス技術を変換するための有効
で便利な手段を用いることにより、高度に平坦な回路を
製作することが可能になる。電子デバイスの製作のため
の光又は光子デバイスの存在する層をうまく使うことに
より、複雑なプロセスは避けられる。以下で“光”とい
う用語は光及び光子デバイスの両方をさすものと理解さ
れよう、また、電子及び光デバイス間にはさまれた垂直
領域は、光デバイスと下にある電子デバイスで用いられ
た真性領域の存在のため不要になる。
で便利な手段を用いることにより、高度に平坦な回路を
製作することが可能になる。電子デバイスの製作のため
の光又は光子デバイスの存在する層をうまく使うことに
より、複雑なプロセスは避けられる。以下で“光”とい
う用語は光及び光子デバイスの両方をさすものと理解さ
れよう、また、電子及び光デバイス間にはさまれた垂直
領域は、光デバイスと下にある電子デバイスで用いられ
た真性領域の存在のため不要になる。
本発明の原理に従う光電子回路の一例の断面が、第１図
に示されている。光電子回路は一般的に破線の領域２０
中に光デバイスを含み、また光デバイスに隣接して、第
１図に描かれた金属−半導体電界効果トランジスタ（Ｍ
ＥＳＦＥＴ）のような電子デバイスを含む、より完全に
理解するためには、第１図に示された実施例の異なる表
わし方をした第２図を参照するのが便利であろう。
に示されている。光電子回路は一般的に破線の領域２０
中に光デバイスを含み、また光デバイスに隣接して、第
１図に描かれた金属−半導体電界効果トランジスタ（Ｍ
ＥＳＦＥＴ）のような電子デバイスを含む、より完全に
理解するためには、第１図に示された実施例の異なる表
わし方をした第２図を参照するのが便利であろう。
第１図及び他の同様の図に示された半導体層の厚さは、
相対的な比率が実際とは異なり、単に本発明の理解を助
けるためのものであることに注意すべきである０図面に
示された実施例に関して、以下で具体的な半導体化合物
とドーパントについて述べるが、精神と視野から離れる
ことなく、ｍ−ｖ族系の他の半導体化合物やそれらのド
ーパントを本発明を実施するために用いてもよいことが
当業者には理解される。
相対的な比率が実際とは異なり、単に本発明の理解を助
けるためのものであることに注意すべきである０図面に
示された実施例に関して、以下で具体的な半導体化合物
とドーパントについて述べるが、精神と視野から離れる
ことなく、ｍ−ｖ族系の他の半導体化合物やそれらのド
ーパントを本発明を実施するために用いてもよいことが
当業者には理解される。
図面に示された各種光ビームの伝搬方向に関しては、量
子井戸領域の最上面又は底面に本質的に垂直な伝搬方向
の場合、伝搬する光ビームは垂直方向か相対する垂直方
向のいずれかに入射すればよいことが、当業者には明ら
かなはずである。また、回路を駆動するのに必要な電位
をわずかに減すため、量子井戸領域の最上部又は底部表
面に平行ないずれかの方向に伝搬する光ビームを使うこ
ともてきる。
子井戸領域の最上面又は底面に本質的に垂直な伝搬方向
の場合、伝搬する光ビームは垂直方向か相対する垂直方
向のいずれかに入射すればよいことが、当業者には明ら
かなはずである。また、回路を駆動するのに必要な電位
をわずかに減すため、量子井戸領域の最上部又は底部表
面に平行ないずれかの方向に伝搬する光ビームを使うこ
ともてきる。
第１図に示されたモノリシック集積回路は、分子ビーム
エピタキシー又は気相エピタキシ−又は同様の方法のよ
うな標準的なエピタキシャル成長技術を用いて、以下の
ように製作される。この例で用いられている■−■族半
導体系はＧ ａ Ａ ｓ ／ Ａ Ｑ Ｇ ａ Ａ ｓ
であるから。
エピタキシー又は気相エピタキシ−又は同様の方法のよ
うな標準的なエピタキシャル成長技術を用いて、以下の
ように製作される。この例で用いられている■−■族半
導体系はＧ ａ Ａ ｓ ／ Ａ Ｑ Ｇ ａ Ａ ｓ
であるから。
ベリリウムがｐ−ドーパントとして用いられ、シリコン
がｎ−ドーパントである。また、アルミニウムのモル分
率は、この例では本質的に０．２９に保たれている。半
絶縁性ＧａＡｓ基板（図示されていない）がエピタキシ
ャルプロセスを開始するために用いられる。最初にドー
プされた半導体層１０を、１５００オングストロームの
厚さのｐ形（〜１０１ｍｃｍ−３）Ｇ ａ Ａ ｓバッ
ファ補助層、続いて１μｍの厚さのｐ形（〜１０”ａｍ
−”）ＡｆｉＧａＡｓ補助層を含むように成長させる。
がｎ−ドーパントである。また、アルミニウムのモル分
率は、この例では本質的に０．２９に保たれている。半
絶縁性ＧａＡｓ基板（図示されていない）がエピタキシ
ャルプロセスを開始するために用いられる。最初にドー
プされた半導体層１０を、１５００オングストロームの
厚さのｐ形（〜１０１ｍｃｍ−３）Ｇ ａ Ａ ｓバッ
ファ補助層、続いて１μｍの厚さのｐ形（〜１０”ａｍ
−”）ＡｆｉＧａＡｓ補助層を含むように成長させる。
ドープされた半導体層１０上に、真性領域１１を成長さ
せる。真性領域は複数の対の量子井戸領域を形成するた
め、故意にドープすることなく成長させた複数の対の層
を含む、たとえば、６７対の層を成長させ、各対は９５
オングストロームの厚さのＧ ａ Ａ ｓ層と、５５オ
ングストロームの厚さのＡ Ｑ Ｇ ａ Ａ ｓ層から
成る。ドープされた半導体層１２を、３３００オングス
トロームの厚さのｎ形（〜１０”Ｃｍ−３）Ｇ ａ Ａ
ｓ補助層と続いて５００オングストロームの厚さのｎ
十形（〜２ Ｘ １０” ｃ ｍ−３）Ｇ ａ Ａ ｓ
補助層を含むように、次に成長させる。最後の ｎ十Ｇ
ａＡｓ補助層の代わりに。
せる。真性領域は複数の対の量子井戸領域を形成するた
め、故意にドープすることなく成長させた複数の対の層
を含む、たとえば、６７対の層を成長させ、各対は９５
オングストロームの厚さのＧ ａ Ａ ｓ層と、５５オ
ングストロームの厚さのＡ Ｑ Ｇ ａ Ａ ｓ層から
成る。ドープされた半導体層１２を、３３００オングス
トロームの厚さのｎ形（〜１０”Ｃｍ−３）Ｇ ａ Ａ
ｓ補助層と続いて５００オングストロームの厚さのｎ
十形（〜２ Ｘ １０” ｃ ｍ−３）Ｇ ａ Ａ ｓ
補助層を含むように、次に成長させる。最後の ｎ十Ｇ
ａＡｓ補助層の代わりに。
層１２中に拡散又は注入ｎ十形部分１３を形成してもよ
い。標準的なイオン注入又は拡散技術とともに、ｎ＋形
部分１３及び１６を形成するために標準的なフォトリソ
グラフマスクとエッチプロセスを用いてもよい。
い。標準的なイオン注入又は拡散技術とともに、ｎ＋形
部分１３及び１６を形成するために標準的なフォトリソ
グラフマスクとエッチプロセスを用いてもよい。
この時点でウェハの成長は完了し、デバイス製作が以下
のように進む。ソース電極１４及びドレイン電極１７が
、それぞれ高濃度ドープ部分１３及び１６上に、標準的
なマスク及び金属部形成プロセスにより形成される。
のように進む。ソース電極１４及びドレイン電極１７が
、それぞれ高濃度ドープ部分１３及び１６上に、標準的
なマスク及び金属部形成プロセスにより形成される。
電極１４及び１７は固着性をよくし、低接触抵抗を得る
ため、Ａｕ−Ｇｅのような適当な金属又は合金を用い、
一般にオーム性である。
ため、Ａｕ−Ｇｅのような適当な金属又は合金を用い、
一般にオーム性である。
ここで述べる例において、ソース及びドレイン間に６μ
ｍの間隔がとられる。プロセスのこの段階において、標
準的なマスク及びメサエッチ工程により、光電子集積回
路を相互に分離することが必要である。各光電子回路の
周囲に対しドープされた半導体層１２を貫いてメサエッ
チを行ない、第２図に示されるようなメサを残す。分離
すべきトランジスタが共通のドープ層１０に対して順方
向バイアスされない限り、メサエッチングは、電界効果
トランジスタを相互に有効に分離する。ソース及びドレ
イン間に中心をもつ金属ゲート電極（ＭＯＳ又はショッ
トキーのような整流性接触）の形成を可能にするため、
ゲートマスクが形成される１名目上ゲートマスクは２μ
ｍ幅の線条を露出し、その中はトランジスタの閾値を調
整するため、約１０００オングストロームの深さまで、
ｎ−ドープＧ ａ Ａ ｓ補助層材料を除去するため、
化学エッチャントが施される。ゲート１５を形成するた
め、ゲート金属部の形成後、ゲートマスクは除去される
。ソース、ゲート及びドレインパッドに対しワイヤが固
着され（第２図）、回路全体が加工した側が透明基板に
固着するように。
ｍの間隔がとられる。プロセスのこの段階において、標
準的なマスク及びメサエッチ工程により、光電子集積回
路を相互に分離することが必要である。各光電子回路の
周囲に対しドープされた半導体層１２を貫いてメサエッ
チを行ない、第２図に示されるようなメサを残す。分離
すべきトランジスタが共通のドープ層１０に対して順方
向バイアスされない限り、メサエッチングは、電界効果
トランジスタを相互に有効に分離する。ソース及びドレ
イン間に中心をもつ金属ゲート電極（ＭＯＳ又はショッ
トキーのような整流性接触）の形成を可能にするため、
ゲートマスクが形成される１名目上ゲートマスクは２μ
ｍ幅の線条を露出し、その中はトランジスタの閾値を調
整するため、約１０００オングストロームの深さまで、
ｎ−ドープＧ ａ Ａ ｓ補助層材料を除去するため、
化学エッチャントが施される。ゲート１５を形成するた
め、ゲート金属部の形成後、ゲートマスクは除去される
。ソース、ゲート及びドレインパッドに対しワイヤが固
着され（第２図）、回路全体が加工した側が透明基板に
固着するように。
サファイヤ又はガラスのような透明基板にエポキシで固
定される。ＧａＡｓ半絶縁性基板及びバッファ補助層は
目的とするデバイスの下で除去される。なぜならば、Ｇ
ａＡｓ半絶縁性基板は各種の望ましい動作波長に対し、
一般に不透明だからである。最後に、少なくとも電子デ
バイスの下で、ドープされた半導体層１０の露出された
側に、下部電極２１を形成する０層１０への電極は、あ
るいは構造中のどこかにある別の順方向バイアスされた
ｎ−１−ｐダイオードを通して作ってもよい。
定される。ＧａＡｓ半絶縁性基板及びバッファ補助層は
目的とするデバイスの下で除去される。なぜならば、Ｇ
ａＡｓ半絶縁性基板は各種の望ましい動作波長に対し、
一般に不透明だからである。最後に、少なくとも電子デ
バイスの下で、ドープされた半導体層１０の露出された
側に、下部電極２１を形成する０層１０への電極は、あ
るいは構造中のどこかにある別の順方向バイアスされた
ｎ−１−ｐダイオードを通して作ってもよい。
とりたてて述べてはなかったが、ｐ−１−ｎ量子井戸光
変調器がＭＥＳＦＥＴに隣接して、光デバイス２０とし
て形成されている。
変調器がＭＥＳＦＥＴに隣接して、光デバイス２０とし
て形成されている。
動作中バイアス電圧Ｖ が電極２１に印加され、一方ソ
ース電圧ｖ８ 及びドレイン電圧ＶＤ がそれぞれソ
ース電極１４及びドレイン電極１７に印加される。バイ
アス電圧ＶＢ はソース及びドレイン電圧より負になる
ように選択される。ソース及びドレイン電圧の変化又は
トランジスタの接続された外部回路中の他の変化に応答
して変えてもよい。
ース電圧ｖ８ 及びドレイン電圧ＶＤ がそれぞれソ
ース電極１４及びドレイン電極１７に印加される。バイ
アス電圧ＶＢ はソース及びドレイン電圧より負になる
ように選択される。ソース及びドレイン電圧の変化又は
トランジスタの接続された外部回路中の他の変化に応答
して変えてもよい。
デバイス２０中の逆バイアスされたｎ−１−ｐダイオー
ドは電気的に逆バイアスされた分離の働きをし、光励起
が無い時、ソース及びドレイン間の電流を阻止する。基
本的なトランジスタ動作は、一般にｎ−１−ｐデバイス
による影響を受けないが、ピンチオフ効果の計算には、
逆バイアス分離空乏領域の存在を含めることが重要であ
る。
ドは電気的に逆バイアスされた分離の働きをし、光励起
が無い時、ソース及びドレイン間の電流を阻止する。基
本的なトランジスタ動作は、一般にｎ−１−ｐデバイス
による影響を受けないが、ピンチオフ効果の計算には、
逆バイアス分離空乏領域の存在を含めることが重要であ
る。
光動作の場合、量子井戸領域に印加された電界は、トラ
ンジスタ動作の変化に応答して変る。その結果、電界効
果トランジスタは量子井戸材料の光吸収（あるいはクラ
マースークロニヒ関係から、屈折率）を、制御よく変え
る。第１図に示された型の回路は、変調された光出力信
号１９を生成するため、光入力信号１８を直接変調する
のに適し、あるいはプローブ光入力信号が出力への電界
効果トランジスタの状態に応答して変調される場合は、
光信号はトランジスタの状態に対応することを理解すべ
きである。これらの例において。
ンジスタ動作の変化に応答して変る。その結果、電界効
果トランジスタは量子井戸材料の光吸収（あるいはクラ
マースークロニヒ関係から、屈折率）を、制御よく変え
る。第１図に示された型の回路は、変調された光出力信
号１９を生成するため、光入力信号１８を直接変調する
のに適し、あるいはプローブ光入力信号が出力への電界
効果トランジスタの状態に応答して変調される場合は、
光信号はトランジスタの状態に対応することを理解すべ
きである。これらの例において。
光信号１８の波長は量子井戸領域の光学的禁制帯端に近
いと仮定されている。
いと仮定されている。
上の説明は透明モードで動作するよう、光デバイスには
透明又は部分的に透明なドープ半導体層を用いることを
基本に述べたが、同じデバイスは層１０の露出された底
部表面に反射表面又は被膜を加えるか、ジー・ボイド（
Ｇ 、 Ｂ ｏｙｄ）らが、アプライド フィジックス
レターズ（Ａｐｐｌ、 Ｐｈｙｓ、 Ｌｅｔｔ、）第５
０巻、１１１９頁以下（１９８７）に述べているような
内部ミラーを用いることにより、反射モードでも動作す
ることが期待される。
透明又は部分的に透明なドープ半導体層を用いることを
基本に述べたが、同じデバイスは層１０の露出された底
部表面に反射表面又は被膜を加えるか、ジー・ボイド（
Ｇ 、 Ｂ ｏｙｄ）らが、アプライド フィジックス
レターズ（Ａｐｐｌ、 Ｐｈｙｓ、 Ｌｅｔｔ、）第５
０巻、１１１９頁以下（１９８７）に述べているような
内部ミラーを用いることにより、反射モードでも動作す
ることが期待される。
第１及び２図に示されているのと本質的に同様の回路が
、第３図に示されている６図示されているように、ダイ
オード３７．電界効果トランジスタ３１及び量子井戸変
調器３６がモノリシック光電子回路に集積化され、−方
、抵抗３５及び電圧源Ｖａ３０は外部要素である。この
実施例において、同じ基板上に製作された２つの隣接し
た電界効果トランジスタが含まれ、この回路を構成する
。
、第３図に示されている６図示されているように、ダイ
オード３７．電界効果トランジスタ３１及び量子井戸変
調器３６がモノリシック光電子回路に集積化され、−方
、抵抗３５及び電圧源Ｖａ３０は外部要素である。この
実施例において、同じ基板上に製作された２つの隣接し
た電界効果トランジスタが含まれ、この回路を構成する
。
第３図に示された光電子回路を実現するために、電極３
４において源３１を有する第１の電界効果トランジスタ
、電極３２におけるゲートＧ１及び電極３３におけるド
レインＤ１が、集積化された変調器３６とともに、通常
のトランジスタ構造に接続されている。すなわち、Ｄｌ
は変調器３６のｎ−ドープ半導体層に接続され、ゲート
Ｇ１は電圧信号鳩を供給するゲート電圧源３０に接続さ
れ、ソースＳ１は接地に接続されている。ドレインＤ１
は外部電流制限抵抗３５ （１０にΩ）を通して名目上
のバイアス供給電圧（＋１０ボルト）に接続されている
。第２の電界効果トランジスタの電極は、電極３８にお
けるドレインＤ２を除いて、接続されていない。この接
続は、接地においてソースＳ１に、ゲートＧ１からソー
ス３０の相対する側に行なわれ、ドレインＤ２が順方向
バイアスされている時、ｎ−１−ｐ層を通して第２の電
界効果トランジスタから実効的なダイオード３７が形成
される。ドレイン電圧下のｐ層は変調器３６に共通で、
そのため要素の相互接続がすでに形成されている。
４において源３１を有する第１の電界効果トランジスタ
、電極３２におけるゲートＧ１及び電極３３におけるド
レインＤ１が、集積化された変調器３６とともに、通常
のトランジスタ構造に接続されている。すなわち、Ｄｌ
は変調器３６のｎ−ドープ半導体層に接続され、ゲート
Ｇ１は電圧信号鳩を供給するゲート電圧源３０に接続さ
れ、ソースＳ１は接地に接続されている。ドレインＤ１
は外部電流制限抵抗３５ （１０にΩ）を通して名目上
のバイアス供給電圧（＋１０ボルト）に接続されている
。第２の電界効果トランジスタの電極は、電極３８にお
けるドレインＤ２を除いて、接続されていない。この接
続は、接地においてソースＳ１に、ゲートＧ１からソー
ス３０の相対する側に行なわれ、ドレインＤ２が順方向
バイアスされている時、ｎ−１−ｐ層を通して第２の電
界効果トランジスタから実効的なダイオード３７が形成
される。ドレイン電圧下のｐ層は変調器３６に共通で、
そのため要素の相互接続がすでに形成されている。
入力光ビーム３９は変調器３６に向けられ、ソース３０
からのゲート電圧Ｖ。の変動により変調される。変調さ
れた出力光ビーム４０は。
からのゲート電圧Ｖ。の変動により変調される。変調さ
れた出力光ビーム４０は。
変調器３６から出る。先に述べたＧ ａ Ａ ｓデバイ
スの場合、適当な動作波長は約８５３．９μｍである。
スの場合、適当な動作波長は約８５３．９μｍである。
第３図の回路の動作の結果が第４図に示されている。結
果はゲート電圧変化による出力光ビームパワーの制御を
示すものである。
果はゲート電圧変化による出力光ビームパワーの制御を
示すものである。
光制御ビームをもう１組の光入力及び出力とともに含む
本発明の原理に従う光電子集積回路が、ウェハの形で第
５図に、かつ概略的に第６図に示されている。この回路
はメサ５０、第２のメサ６０及び第３のメサ７０すべて
を同じ基板上に含む、第１のメサ５０はｎ−１−ｐ量子
変調器５４、電極５１にソースＳ１を、電極５２にドレ
インを、また電極５３にゲートＧ１を有する電界効果ト
ランジスタを含み、第２のメサ６０はｎ−１−ｐ量子井
戸変調器６４と電極６１におけるソースＳ２、電極６２
におけるドレイン、電極６３におけるゲートＧ２を有す
る電界効果トランジスタを含み、第３のメサ７０はｎ−
１−ｐ量子井戸変調器７４と電極７１におけるソースＳ
３．電４１７２におけるドレインＤ３、電極７３におけ
るゲートＧ３を有する電界効果トランジスタを含む０個
々の半導体層の詳細については、第１図に関連して述べ
た。
本発明の原理に従う光電子集積回路が、ウェハの形で第
５図に、かつ概略的に第６図に示されている。この回路
はメサ５０、第２のメサ６０及び第３のメサ７０すべて
を同じ基板上に含む、第１のメサ５０はｎ−１−ｐ量子
変調器５４、電極５１にソースＳ１を、電極５２にドレ
インを、また電極５３にゲートＧ１を有する電界効果ト
ランジスタを含み、第２のメサ６０はｎ−１−ｐ量子井
戸変調器６４と電極６１におけるソースＳ２、電極６２
におけるドレイン、電極６３におけるゲートＧ２を有す
る電界効果トランジスタを含み、第３のメサ７０はｎ−
１−ｐ量子井戸変調器７４と電極７１におけるソースＳ
３．電４１７２におけるドレインＤ３、電極７３におけ
るゲートＧ３を有する電界効果トランジスタを含む０個
々の半導体層の詳細については、第１図に関連して述べ
た。
メサ５０中の電界効果トランジスタは電界効果トランジ
スタの通常の構成及び集積化された量子井戸変調器中で
用いられる。ソースＳ１は接地に固着され、ドレインＤ
１は１０にΩの制限抵抗を通して１０．ＯＶの供給バイ
アス電位に接続されている。メサ６０中のドレインＤ２
の下に、ｎ−１−ｐ構造があり、それは制御ビーム８０
に応答するフォトダイオードとして用いられる。ドレイ
ンＤはゲートＧ１及び１ＭΩ抵抗を通して約０．１ｖの
ｄａバイアス電圧に接続され、メサ６０中のデバイスに
は他の外部接続はない。メサ７０中のソースＳ３下にｎ
−１−ｐダイオード構造があり、それはデバイス下の共
通のｐ−ドープ半導体層に対する順方向バイアスされた
接続の働きをする。ソースＳ３は−２，７５Ｖの供給バ
イアス電位に接続されている。
スタの通常の構成及び集積化された量子井戸変調器中で
用いられる。ソースＳ１は接地に固着され、ドレインＤ
１は１０にΩの制限抵抗を通して１０．ＯＶの供給バイ
アス電位に接続されている。メサ６０中のドレインＤ２
の下に、ｎ−１−ｐ構造があり、それは制御ビーム８０
に応答するフォトダイオードとして用いられる。ドレイ
ンＤはゲートＧ１及び１ＭΩ抵抗を通して約０．１ｖの
ｄａバイアス電圧に接続され、メサ６０中のデバイスに
は他の外部接続はない。メサ７０中のソースＳ３下にｎ
−１−ｐダイオード構造があり、それはデバイス下の共
通のｐ−ドープ半導体層に対する順方向バイアスされた
接続の働きをする。ソースＳ３は−２，７５Ｖの供給バ
イアス電位に接続されている。
動作中制御光ビーム８０をｎ−１−ｐダイオード中に光
電流を発生させ、それにより１ＭΩ制限抵抗にかかる電
位が変化するようドレインＤ２に入射させる。すると、
ゲートＧ１に印加される電圧は変化し、ドレイン上の電
圧の変化を発生し、それによってメサ５０中の量子井戸
変調器５４にかかる電圧の変化が起る。変調器５４に入
射する電極バイアス光ビーム９０は、ドレインＤ１にお
ける電圧変化に応答して変調される。変調された出力光
ビーム９１は、第７図中に示されたグラフのプロットに
より描かれているように、制御入力ビーム８０のパワー
の関数として、パワーが制御される。
電流を発生させ、それにより１ＭΩ制限抵抗にかかる電
位が変化するようドレインＤ２に入射させる。すると、
ゲートＧ１に印加される電圧は変化し、ドレイン上の電
圧の変化を発生し、それによってメサ５０中の量子井戸
変調器５４にかかる電圧の変化が起る。変調器５４に入
射する電極バイアス光ビーム９０は、ドレインＤ１にお
ける電圧変化に応答して変調される。変調された出力光
ビーム９１は、第７図中に示されたグラフのプロットに
より描かれているように、制御入力ビーム８０のパワー
の関数として、パワーが制御される。
第７図から、制御光ビームは出力光ビームに影響を与え
、小さな制御光ビームパワーが出力光ビームのパワーに
大きな変化を起し、信号利得を発生させることが明らか
である。
、小さな制御光ビームパワーが出力光ビームのパワーに
大きな変化を起し、信号利得を発生させることが明らか
である。
第７図に示された結果は８５６．１ｎｍの波長において
４５０μＷのバイアス光ビームで得られた。
４５０μＷのバイアス光ビームで得られた。
層の伝導形は逆にしてもよく、半導体層の材料系は本発
明の精神と視野から離れることなく、変えられることが
当業者には明らかなはずである。
明の精神と視野から離れることなく、変えられることが
当業者には明らかなはずである。
本発明は光変調器又は検出器を、バイポーラトランジス
タＭＯ８ＦＥＴ及びＭＥＳＦＥＴのような電子デバイス
と集積化し、本質的にプレーナ製作プロセスを用いるの
に有用であることが、当業者には明らかであろう。
タＭＯ８ＦＥＴ及びＭＥＳＦＥＴのような電子デバイス
と集積化し、本質的にプレーナ製作プロセスを用いるの
に有用であることが、当業者には明らかであろう。
第１図は本発明の原理に従う光電子集積回路の断面図：
第２図は第１図の光電子集積回路の一実施例の透視図：
第３図は第１及び２図の光電子集積回路の実施例の電気
的な概略図； 第４図はｊ＠１図に示されたデバイスについてゲート制
御電圧に対して、出力光パワーをグラフで示す図； 第５図は本発明の原理に従って開発されたより複雑な光
電子集積回路の実施例の透視図：第６図は第５図の光電
子集積回路の実施例の電気的概略図； 第７図は第６図に示されたデバイスについて、制御光パ
ワーに対して出力光パワーをグラフで示す図である。 ［主要部分の符号の説明］ １０、１２ 半導体層１１
真性領域１３、１６
ｎ＋形部分１４、 １７．
２１ 電 極１
５ ・・ ゲート ５０、６０．７０ −メ サ５１．５２，
５３，６１，６２，６３，７１，７２，７３・・・・電
極６４、７４ 量子井戸変調器
ＦＩＧ、３ ＦＩＧ、４ ＦＩＧ、６ −２．７５ν
的な概略図； 第４図はｊ＠１図に示されたデバイスについてゲート制
御電圧に対して、出力光パワーをグラフで示す図； 第５図は本発明の原理に従って開発されたより複雑な光
電子集積回路の実施例の透視図：第６図は第５図の光電
子集積回路の実施例の電気的概略図； 第７図は第６図に示されたデバイスについて、制御光パ
ワーに対して出力光パワーをグラフで示す図である。 ［主要部分の符号の説明］ １０、１２ 半導体層１１
真性領域１３、１６
ｎ＋形部分１４、 １７．
２１ 電 極１
５ ・・ ゲート ５０、６０．７０ −メ サ５１．５２，
５３，６１，６２，６３，７１，７２，７３・・・・電
極６４、７４ 量子井戸変調器
ＦＩＧ、３ ＦＩＧ、４ ＦＩＧ、６ −２．７５ν
Claims (1)
- 【特許請求の範囲】 １、光デバイス及び電子デバイスから成 る光電子集積回路において、 前記光デバイスは第１のドープされた半導 体層、第２のドープされた半導体層を含み、前記第１の
ドープ半導体層の伝導形は前記第２のドープ半導体層の
伝導形とは相対し、前記第１及び第２のドープ半導体層
間に真性領域がはさまれ、 前記電子デバイスは前記第１のドープ半導 体層を限定するために、少なくとも第１及び第２のドー
プ半導体領域を含み、前記電子デバイスは前記光デバイ
スに隣接し、 前記第１のドープ半導体層は前記電子デバ イス及び前記光デバイスの両方を本質的に含む領域上で
、電気的に連続していることを特徴とする光電子集積回
路。 ２、前記真性領域が少なくとも１つの量 子井戸領域を含むことを特徴とする請求項１記載の光電
子集積デバイス。 ３、前記光学的要素は前記第１のドープ 半導体層を限定するため、第１、第２及び第３の領域を
含み、前記第１、第２及び第３の領域のそれぞれに電気
信号を印加するための手段が含まれることを特徴とする
請求項２記載の光電子集積デバイス。 ４、前記第１及び第２のドープ半導体層 及び前記真性領域はIII−Ｖ族化合物から選択された組
成から成ることを特徴とする請求項２記載の光電子集積
デバイス。 ５、光デバイス及び電子デバイスを含む 光電子集積回路において、 前記光デバイスは第１のドープされた半導 体層、第２のドープされた半導体層を含み、前記第１の
ドープ半導体層の伝導形は、前記第２のドープ半導体層
の伝導形と相対し、前記第１及び第２のドープ半導体層
の間に真性領域がはさまれ、 前記電子デバイスは前記第１のドープ半導 体層を限定するため、少なくとも第１及び第２のドープ
半導体領域を含み、 前記電子デバイスは前記光デバイスに隣接 し、前記第１のドープ半導体層は前記電子デバイス及び
前記光デバイスの両方を本質的に含む領域上で、電気的
に連続で、前記電子デバイスは前記光デバイスの動作を
制御するためのものであることを特徴とする光電子集積
回路。 ６、前記真性領域は少なくとも１つの量 子井戸領域を含むことを特徴とする請求項５記載の光電
子集積デバイス。 ７、前記電子要素は前記第１のドープ半 導体層を規定するため、第１、第２及び第３の領域を含
み、前記第１、第２及び第３の領域のそれぞれに電気信
号を印加するための手段が含まれることを特徴とする請
求項６記載の光電子集積デバイス。 ８、前記第１及び第２のドープ半導体層 及び前記真性領域はIII−Ｖ族化合物から選択された組
成から成ることを特徴とする請求項６記載の光電子集積
デバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/184,747 US4884119A (en) | 1988-04-22 | 1988-04-22 | Integrated multiple quantum well photonic and electronic devices |
| US184,747 | 1988-04-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0212968A true JPH0212968A (ja) | 1990-01-17 |
| JP2928535B2 JP2928535B2 (ja) | 1999-08-03 |
Family
ID=22678174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10032889A Expired - Lifetime JP2928535B2 (ja) | 1988-04-22 | 1989-04-21 | 集積された多量子井戸光子及び電子デバイス |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4884119A (ja) |
| JP (1) | JP2928535B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7548368B2 (en) | 1998-07-23 | 2009-06-16 | The Furukawa Electric Co., Ltd. | Raman amplifier, optical repeater, and raman amplification method |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5229623A (en) * | 1988-10-21 | 1993-07-20 | Hitachi, Ltd. | Electric circuit using multiple differential negative resistance elements, semiconductor device and neuro chip using the same |
| US4999485A (en) * | 1989-10-18 | 1991-03-12 | At&T Bell Laboratories | Nonlinerar optical device structure with compound semiconductor having graded chemical composition |
| US5003359A (en) * | 1989-12-29 | 1991-03-26 | David Sarnoff Research Center, Inc. | Optoelectronic integrated circuit |
| US5043993A (en) * | 1990-04-30 | 1991-08-27 | Motorola, Inc. | Optical signal frequency converter and mixer |
| US5442191A (en) * | 1990-09-05 | 1995-08-15 | Yale University | Isotopically enriched semiconductor devices |
| FR2667207B1 (fr) * | 1990-09-21 | 1993-06-25 | Thomson Csf | Convertisseur de frequences lumineuses. |
| US5689428A (en) * | 1990-09-28 | 1997-11-18 | Texas Instruments Incorporated | Integrated circuits, transistors, data processing systems, printed wiring boards, digital computers, smart power devices, and processes of manufacture |
| JPH04163967A (ja) * | 1990-10-27 | 1992-06-09 | Canon Inc | 光デバイス |
| JP2838318B2 (ja) * | 1990-11-30 | 1998-12-16 | 株式会社半導体エネルギー研究所 | 感光装置及びその作製方法 |
| US5289015A (en) * | 1991-04-25 | 1994-02-22 | At&T Bell Laboratories | Planar fet-seed integrated circuits |
| US5239189A (en) * | 1991-06-07 | 1993-08-24 | Eastman Kodak Company | Integrated light emitting and light detecting device |
| US5173758A (en) * | 1991-10-28 | 1992-12-22 | General Motors Corporation | Hall generator with four arms |
| US5333000A (en) * | 1992-04-03 | 1994-07-26 | The United States Of America As Represented By The United States Department Of Energy | Coherent optical monolithic phased-array antenna steering system |
| US5453630A (en) * | 1992-11-12 | 1995-09-26 | The United States Of America As Represented By The Secretary Of The Army | Variable gain optical detector |
| US5567550A (en) * | 1993-03-25 | 1996-10-22 | Texas Instruments Incorporated | Method of making a mask for making integrated circuits |
| US5863809A (en) * | 1997-03-28 | 1999-01-26 | Lucent Technologies Inc. | Manufacture of planar photonic integrated circuits |
| US7196390B1 (en) | 1999-09-26 | 2007-03-27 | 3Dv Systems Ltd. | Solid state image wavelength converter |
| US6455377B1 (en) * | 2001-01-19 | 2002-09-24 | Chartered Semiconductor Manufacturing Ltd. | Method to form very high mobility vertical channel transistor by selective deposition of SiGe or multi-quantum wells (MQWs) |
| KR100444176B1 (ko) | 2001-12-15 | 2004-08-09 | 한국전자통신연구원 | 전기 신호에 의해 동작되는 광 편향기 및 이를 이용한파장 가변형 외부 공진기 |
| KR100469642B1 (ko) | 2002-05-31 | 2005-02-02 | 한국전자통신연구원 | 특정 파장의 빛을 선택적으로 검출하는 광수신기 및 그제조 방법 |
| WO2007126418A2 (en) * | 2006-03-27 | 2007-11-08 | The Regents Of The University Of California | Optically interface electrically controlled devices |
| KR20140026846A (ko) * | 2012-08-23 | 2014-03-06 | 삼성전자주식회사 | 광소자 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0210321A (ja) * | 1988-06-29 | 1990-01-16 | Sony Corp | 液晶表示素子 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4216485A (en) * | 1978-09-15 | 1980-08-05 | Westinghouse Electric Corp. | Optical transistor structure |
| JPS56104488A (en) * | 1980-01-23 | 1981-08-20 | Hitachi Ltd | Semiconductor laser element |
| US4327962A (en) * | 1980-02-13 | 1982-05-04 | Redman Charles M | Laser/amplifier/detector diode |
| US4384447A (en) * | 1981-12-31 | 1983-05-24 | International Wire Products Company | Wire stranding apparatus |
| JPS58161366A (ja) * | 1982-03-19 | 1983-09-24 | Fujitsu Ltd | 複合半導体装置 |
| JPS60182779A (ja) * | 1984-02-29 | 1985-09-18 | Fujitsu Ltd | フオトカプラ |
| US4546244A (en) * | 1984-03-14 | 1985-10-08 | At&T Bell Laboratories | Nonlinear and bistable optical device |
| FR2588701B1 (fr) * | 1985-10-14 | 1988-12-30 | Bouadma Noureddine | Procede de realisation d'une structure integree laser-photodetecteur |
| JPS6288389A (ja) * | 1985-10-15 | 1987-04-22 | Toshiba Corp | 半導体発光素子 |
-
1988
- 1988-04-22 US US07/184,747 patent/US4884119A/en not_active Expired - Lifetime
-
1989
- 1989-04-21 JP JP10032889A patent/JP2928535B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0210321A (ja) * | 1988-06-29 | 1990-01-16 | Sony Corp | 液晶表示素子 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7548368B2 (en) | 1998-07-23 | 2009-06-16 | The Furukawa Electric Co., Ltd. | Raman amplifier, optical repeater, and raman amplification method |
| US7692852B2 (en) | 1998-07-23 | 2010-04-06 | The Furukawa Electric Co., Ltd. | Raman amplifier, optical repeater, and Raman amplification method |
| US8437074B2 (en) | 1998-07-23 | 2013-05-07 | Furukawa Electric Co., Ltd. | Raman amplifier, optical repeater, and Raman amplification method |
| US9281654B2 (en) | 1998-07-23 | 2016-03-08 | Furukawa Electric Co., Ltd. | Raman amplifier, optical repeater, and Raman amplification method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2928535B2 (ja) | 1999-08-03 |
| US4884119A (en) | 1989-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0212968A (ja) | 集積された多量子井戸光子及び電子デバイス | |
| US4625225A (en) | Integrated light detection or generation means and amplifying means | |
| US4378255A (en) | Method for producing integrated semiconductor light emitter | |
| US5289015A (en) | Planar fet-seed integrated circuits | |
| TW202101073A (zh) | 具有加熱器之積體光電裝置 | |
| JPS6384186A (ja) | トランスバ−ス・ジャンクション・ストライプ・レ−ザ | |
| JPH0156548B2 (ja) | ||
| JPH0738457B2 (ja) | 光・電子双安定素子 | |
| CN103125054A (zh) | 光电装置 | |
| US4608696A (en) | Integrated laser and field effect transistor | |
| JPS61129883A (ja) | 光検出装置 | |
| US4862474A (en) | Semicondutor laser device | |
| US5311046A (en) | Long wavelength transmitter opto-electronic integrated circuit | |
| US5104823A (en) | Monolithic integration of optoelectronic and electronic devices | |
| JPS61159784A (ja) | 半導体レ−ザ装置 | |
| US5073895A (en) | Semiconductor laser | |
| JP2626149B2 (ja) | 光電子集積回路の製造方法 | |
| JP2757319B2 (ja) | Ｆｅｔ構造光検出器 | |
| JPH0358191B2 (ja) | ||
| JPS6126277A (ja) | 光電子集積回路 | |
| JPS62244167A (ja) | 光，電子半導体集積回路 | |
| JPS59222988A (ja) | 化合物半導体素子およびその製造方法 | |
| Luo | Monolithic gallium arsenide VLSI optoelectronic neuron arrays | |
| JP2000277791A (ja) | 半導体受光装置及びその作製方法 | |
| JPS61253880A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080514 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |