[go: up one dir, main page]

JPS61198738A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS61198738A
JPS61198738A JP60039183A JP3918385A JPS61198738A JP S61198738 A JPS61198738 A JP S61198738A JP 60039183 A JP60039183 A JP 60039183A JP 3918385 A JP3918385 A JP 3918385A JP S61198738 A JPS61198738 A JP S61198738A
Authority
JP
Japan
Prior art keywords
semiconductor element
substrate
electrodes
resin
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60039183A
Other languages
English (en)
Inventor
Hiroaki Fujimoto
博昭 藤本
Kenzo Hatada
畑田　賢造
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP60039183A priority Critical patent/JPS61198738A/ja
Publication of JPS61198738A publication Critical patent/JPS61198738A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は１半導体素子を直接、配線基板上に搭載し、ワ
イヤレスで電気的な接続を行う半導体装置の製造方法に
関するものである。
従来の技術 従来の方法を、第３図を用いて説明する。この方法は、
フリップチップ法と称し、まず、半導体素子３６の電極
３７上に、Ｃｒ　、　Ｃｕ　、ムＵ等の下地金属４３を
順次蒸着し、エツチングにより、半導体素子３６の電極
３７０部分以外の下地金属を除去する。その後、メタル
マスクを用いて、半導体素子３６の電極３７０部分のみ
に、半田を蒸着し、加熱溶融させ半田バンブ３４を形成
する。その後、セラミック等よりなる配線基板４１にフ
ラックスを塗布した後、配線基板４１上に設けた配線４
２と、半導体素子３６の半田バンブ３４を位置合わせし
、半導体素子３６を配線基板４１上に設置する。その後
、２００°Ｃ〜２６０°Ｃ程度に加熱し、半田バンプ３
４を再溶融させて、半導体素子３６の電極３７と配線４
２と全電気的に接続するものである。
発明が解決しようとする問題点 このような従来の方法では、次のような問題点がある。
（１）突起電極を有した半導体素子を使用する必要があ
るため、通常の半導体素子が使用できず、汎用性に欠け
る。
（２）半導体素子上に蒸着、エツチング等の特殊な処理
が必要なため、半導体素子のコストが高い。
Ｃ３）配線基板への接続時に、フシックスを用いるため
、半導体素子の配線の腐食の原因となり信頼性が低い。
（４）配線基板の配線材料は、半田付けが可能なものに
限られるため、配線基板の選択の自由度が小さく、液晶
ディスプレイパネル等によく用いられるｉＴｏによる透
明配線等への接続は困難である。
（５）半導体素子と配線基板との接続に半田付けを用い
るため、配線基板は２００°Ｃ程度以上の耐熱性が必要
となり、液晶ディスプレイノ＜不／Ｌ４、耐熱性の低い
ものに接続するのが困難である。
問題点を解決するための手段 本発明は上記問題点を解決するため、転写用基板に、形
成した突起電極を、半導体素子の電極に圧接し、転写用
基板と半導体素子の間隙に樹脂を注入し、硬化させた後
、転写用基板を剥がし、突起電極を半導体素子の電極に
転写する。その後、半導体素子の突起電極を配線基板の
配線に、圧接させた状態で、半導体素子と配線基板の間
隙に樹脂を注入、硬化し、半導体素子の電極と配線基板
の配線とを電気的に接続するものである。
作用 本発明は上記した構成により、半導体素子の電極と、配
線基板の配線とを、突起電極を介して、半導体素子と配
線基板の間隙に形成した樹脂の接着力により、圧接で電
気的な接続が得られるものである。
実施例 本発明の一実施例における半導体装置の製造方法を第１
図と共に説明する。
まず、第１図（＆）に示す様に、ガラス、セラミック、
ポリイミドフィルム、テフロンフィルム等の転写用基板
１上に、蒸着、メッキ等により、ｉＴｏ　。
Ｏｒ等の金属膜２を形成する。その後、金属膜２上に、
テフロン、シリコーン等の樹脂との密着の悪い絶縁膜３
ｆ、形成し、後に設置する半導体素子の電極と一致する
部分の絶縁膜３をエツチング等により除去し、開孔部６
を形成する。絶縁膜３の厚みは、２〜２０μｍ程度であ
る。その後、電気メッキを行い、開孔部６の部分に突起
電極４を形成する。突起電極４は、ムｕ、Ｃｕ等であり
、厚みは、２０〜４０μｍ１寸法は６０〜１ｏｏμｍ０
である。突起電極４の材質をＣｕ　とする場合は、表面
にムＵ　メッキを行う。
次に、第１図（ｂ）に示す様に、半導体素子６の電極７
と突起電極４とを一致させ、半導体素子６を加・圧９し
、電極７と突起電極４を圧接する。この時、突起電極４
の厚みのバラツキを吸収するためには、転写用基板１は
、ポリイミドフィルム、テフロンフィルム等のやわらか
い材質を用いる。次に、半導体素子６と転写用基板１の
間隙に樹脂８を注入し、硬化する。樹脂８は、エポキシ
、ミリコーン、アクリル等であり、硬化は、光硬化、常
温硬化、加熱硬化のいずれの方法でもよい。光硬化を用
いる場合の転写基板１は、ガラス、ボリイｉドフィルム
、テフロンフィルムｓ、光ｉ透過ｔ。
やすい材質を選択し、転写用基板１側から光照射１ｏす
る。また、光硬化を用いた場合の硬化時間は、２〜１０
秒と非常に短く、生産性の良い方法である。硬化終了後
、加圧９を取り除く。
次に、第１図（ｄ）に示す様に、転写用基板１を、絶縁
膜３と樹脂８の界面で剥がし、突起電極４を半導体素子
６の電極７側に、転写する。この時、絶縁膜３にテフロ
ン樹脂已にアクリルを用いれば、テフロンとアクリルの
接着強度は弱く、容易に剥がすことができる。また、転
写用基板１に、フィルム状のものを用いれば、第１図（
Ｃ）に示す様に、ビーリングにより容易に剥がすことが
できる・また、この時、突起電極４は、転写用基板１に
、接している部分の面積より、樹脂８と接着されている
部分の面積のほうが十分に大きい為、突起電極４は、金
属膜２との界面で剥がれる。また、金属膜２に、ｉＴｏ
やＯｒ　ｆ用いれば、Ａｕ　、　Ｃｕ等の突起電極との
密着が悪く、でらに、突起電極４の剥離性は良好になる
。また、突起電極４を半導体素子６側へ転写した、転写
用基板１は、再度、メッキすることにより、突起電極を
形成することができ、一度、金属膜２及び絶縁膜３を形
成しておくことにより、メッキをくり返すことにより、
半永久的に使用できる。このように、本発明によれば、
従来のように、半導体素子上への蒸着や、エツチングの
特殊な処理を施すことなく容易に突起電極を形成するこ
とができ、転写用基板がメッキ工程のみのくり返しで半
永久的に使用できる為、非常にコストの安いものになる
。
次に、第１図ｅ）に示す様に、セラばツク、ガラス、樹
脂等よりなる配線基板１１の配線１２に、半導体素子ら
の突起電極４を加圧σにより圧接する。その後、配線基
板１１と、半導体素子６の間隙に樹脂８′を注入し硬化
させ、加圧９′ヲ取り除く。
この時、半導体素子６の電極７と、配線１２は、突起電
極４を介して樹脂８，８′の接着力により圧接きれた状
態となり電気的に接続する。この時、樹脂８′の注入は
、半導体素子ａｆｔ配線基板に設置してから行ったが、
設置する前に、半導体素子６又は、配線基板１１に塗布
しておいてもよい。樹脂８′は、エポキシ、シリコーン
、アクリル等であり、硬化は、光硬化、常温硬化、加熱
硬化のいずれの方法でもよい。この様に、半導体素子６
と配線基板１１との接続は、突起電極４を介して圧接で
行う為、配線１２の材質の選択の自由度が大きく、樹脂
８′に、光硬化、常温硬化タイプを用いれば、低温で配
線基板への実装が可能となり、液晶ディスプレイパネル
等、耐熱性の、低いものへの直接実装が容易に行える。
液晶ディスプレイパネルへの応用例を図２に示す。液晶
ディスプレイパネル１３の基板１４は通常ガラスであり
、また、配線１６は、ｉＴＯ等の透明導電膜である為、
樹脂１８′は、光硬化型を用いることにより、短時間で
かつ、常温で、半導体素子上することができる。
発明の詳細 な説明したように本発明によれば次のような効果を得る
ことができる。
（１）半導体素子上に、蒸着やエツチング等の処理を施
す必要がなく、通常の半導体素子が使用できるため、コ
ストが安く、汎用性が高い〇（２）転写用基板は、メッ
キ工程をくり返すだけで、半永久的に使用できるため、
非常にコストが安くなる。
（３）配線基板との接続は、圧接により行うため、配線
基板の配線材料の選択の自由度が大きく、適用範囲が広
い。したがって、液晶ディスプレイパネル等によく用い
られる半田付けが困難なｉＴＯの配線への接続も容易に
行うことができ、半導体素子を直接、液晶ディスプレイ
パネルへ実装することができ、低コストの液晶ディスプ
レイを提供することができる。
（４）半導体素子を配線基板に固着するときの樹脂に、
光硬化型、あるいは常温硬化型を用いることにより、液
晶ディスプレイパネル等の耐熱性の低いものへの適用が
容易となる。
【図面の簡単な説明】
第１図は本発明の一実施例における半導体装置の製造方
法を説明するための断面図、第２図は本発明の他の実施
例方法を説明するための断面図、第３図は従来の方法を
説明するための断面図である。 １・・・・・・転写用基板、４，２４・・・・・・突起
電極、８゜８’、２８．２８’・・・・・・樹脂、６，
２８．３８・・・・・・半導体素子、１１．ａｌ・・・
・・・配線基板、１４・・・・・・基板Ｏ

Claims (2)

    【特許請求の範囲】
  1. （１）片面に導電性膜が形成されるとともに、該導電性
    膜上に部分的に開孔された絶縁膜が形成された絶縁基板
    上の導電性膜が露出した部分に突起電極を形成する第１
    の工程と、前記突起電極に半導体素子の電極を加圧接触
    させ、半導体素子と前記絶縁基板の間隙に配した樹脂を
    硬化する第２の工程と、前記絶縁基板を、前記樹脂と絶
    縁基板の絶縁膜との界面で剥がし、前記突起電極を半導
    体素子の電極に転写する第３の工程と、前記半導体素子
    の電極上の突起電極を配線基板の電極に加圧接触させ半
    導体素子と配線基板の間隙に配した樹脂を硬化させるこ
    とにより、半導体素子の電極と配線基板の電極とを電気
    的に接続する第４の工程よりなる半導体装置の製造方法
    。
  2. （２）絶縁基板が可撓性フィルムよりなる特許請求の範
    囲第１項記載の半導体装置の製造方法。
JP60039183A 1985-02-28 1985-02-28 半導体装置の製造方法 Pending JPS61198738A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60039183A JPS61198738A (ja) 1985-02-28 1985-02-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60039183A JPS61198738A (ja) 1985-02-28 1985-02-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS61198738A true JPS61198738A (ja) 1986-09-03

Family

ID=12545996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60039183A Pending JPS61198738A (ja) 1985-02-28 1985-02-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS61198738A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5071787A (en) * 1989-03-14 1991-12-10 Kabushiki Kaisha Toshiba Semiconductor device utilizing a face-down bonding and a method for manufacturing the same
US5567648A (en) * 1994-08-29 1996-10-22 Motorola, Inc. Process for providing interconnect bumps on a bonding pad by application of a sheet of conductive discs
JPH11297750A (ja) * 1998-04-08 1999-10-29 Matsushita Electron Corp 半導体装置およびその製造方法および半導体装置の実装方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5071787A (en) * 1989-03-14 1991-12-10 Kabushiki Kaisha Toshiba Semiconductor device utilizing a face-down bonding and a method for manufacturing the same
US5567648A (en) * 1994-08-29 1996-10-22 Motorola, Inc. Process for providing interconnect bumps on a bonding pad by application of a sheet of conductive discs
JPH11297750A (ja) * 1998-04-08 1999-10-29 Matsushita Electron Corp 半導体装置およびその製造方法および半導体装置の実装方法

Similar Documents

Publication Publication Date Title
KR100382759B1 (ko) 이방성 도전 접착제를 이용한 반도체 장치의 실장 방법
KR100272156B1 (ko) 배선기판 조립체와 그 전기적 접합부 형성방법
KR100478314B1 (ko) 다층구조의 플렉시블 배선판과 그 제조방법
JPH03131089A (ja) 回路基板の接続方法
KR20110014598A (ko) 인쇄회로기판을 제조하는 방법, 용도 및 인쇄회로기판
KR20000016996A (ko) 전기적 접속 장치 및 전기적 접속 방법
JPH02180036A (ja) 電極の形成方法
JPH1187429A (ja) 半導体チップの実装方法
JP2985640B2 (ja) 電極接続体及びその製造方法
JP3269390B2 (ja) 半導体装置
JPS61198738A (ja) 半導体装置の製造方法
JPS61212030A (ja) 半導体装置の製造方法
JP3308951B2 (ja) 多層フレキシブル配線板
JPH0888248A (ja) フェイスダウンボンディング方法及びそれに用いる接続材料
JPH08102464A (ja) 突起電極構造とその形成方法及び突起電極を用いた接続構造とその接続方法
JP2959215B2 (ja) 電子部品およびその実装方法
JP2000098413A (ja) 表示装置の製造方法
JP3031134B2 (ja) 電極の接続方法
JP3553246B2 (ja) Ｉｃカード用ｉｃモジュールの製造方法、ｉｃモジュールの製造方法
JPH04317345A (ja) テープリードのボンディング方法
JPH0618909A (ja) 異方性導電膜を有するフレキシブル回路基板
JPS63299242A (ja) 半導体装置の接続方法
JPS63136639A (ja) 異方導電接着方法
JPH02137293A (ja) 多層回路基板
JPH11330154A (ja) フレキシブル基板およびこれを用いたテープキャリアパッケージとそれらの実装方法