[go: up one dir, main page]

KR100382759B1 - 이방성 도전 접착제를 이용한 반도체 장치의 실장 방법 - Google Patents

이방성 도전 접착제를 이용한 반도체 장치의 실장 방법 Download PDF

Info

Publication number
KR100382759B1
KR100382759B1 KR10-2000-7010512A KR20007010512A KR100382759B1 KR 100382759 B1 KR100382759 B1 KR 100382759B1 KR 20007010512 A KR20007010512 A KR 20007010512A KR 100382759 B1 KR100382759 B1 KR 100382759B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
circuit board
anisotropic conductive
adhesive resin
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2000-7010512A
Other languages
English (en)
Other versions
KR20010034625A (ko
Inventor
와타나베마코토
Original Assignee
시티즌 도케이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시티즌 도케이 가부시키가이샤 filed Critical 시티즌 도케이 가부시키가이샤
Publication of KR20010034625A publication Critical patent/KR20010034625A/ko
Application granted granted Critical
Publication of KR100382759B1 publication Critical patent/KR100382759B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/29698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29798—Fillers
    • H01L2224/29799—Base material
    • H01L2224/2989—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

회로 기판(17) 위에 이방성 도전 접착제(13)를 배치하고, 반도체 장치(16)에 설치된 돌기 전극(14)을 회로 기판(17) 위의 배선 패턴(15)에 위치 맞춤하여, 반도체 장치(16)를 회로 기판(17) 위에 탑재하고, 가열 가압 장치(18)를 이용해서 이방성 도전 접착제(13)의 접착제 수지(11)의 경화 온도보다도 낮은 온도에서 가열 가압하여, 반도체 장치(16)를 회로 기판(17)에 가압착하고, 그 후, 접착제 수지(11)를 그것이 경화되는 온도로 가열하여 경화시켜 가압착한 반도체 장치(16)를 회로 기판(17) 위에 접착한다.

Description

이방성 도전 접착제를 이용한 반도체 장치의 실장 방법{METHOD OF PACKAGING SEMICONDUCTOR DEVICE USING ANISOTROPIC CONDUCTIVE ADHESIVE}
종래부터, 이방성 도전 접착제를 이용하여 회로 기판 상에 반도체 장치를 접속해 고정하는 반도체 장치의 실장 방법이 실용화되어 있다. 그 종래의 반도체 장치의 실장 방법에 대해서, 도 11∼ 도 16을 이용하여 설명한다.
도 11∼도 14는 종래의 반도체 장치의 실장 방법의 각 공정을 나타내는 단면도이다. 이들 도면에 나타낸 바와 같이, 이 실장 방법에서는 회로 기판(17) 위에 설치된 배선 패턴(15)과 반도체 장치(16)에 형성된 돌기 전극(14)을 접속한다. 그 접속시에, 이방성 도전 접착제(13) 내에 포함된 도전성을 갖는 도전 입자(12)를 배선 패턴(15)과 돌기 전극(14) 사이에 끼우고서, 그 도전 입자(12)에 의해 양자의 도통을 취하도록 하고 있다.
이방성 도전 접착제(13)는 에폭시계 접착제로 이루어지는 열경화성 접착제 수지(11)에 도전 입자(12)를 혼입시켜 도전성을 갖게 한 것으로, 베이스 필름 상에 필름형으로 형성되어 커버 필름으로 보호되어 있다. 그 도전성 입자(12)는 직경 5∼10 ㎛의 은이나 땜납 등으로 이루어지는 금속제 입자, 또는 플라스틱제 수지 입자의 표면에 금(Au) 도금을 실시한 것이다.
회로 기판(17)은 유리 에폭시 수지나 세라믹 또는 유리로 이루어지는 기판 위에 배선 패턴(15)이 형성되어 있다. 그 배선 패턴(15)은 구리나 금으로 이루어지는 것, 또는 액정 패널 등에서 사용되고 있는 ITO(인듐과 주석의 산화물)막 등으로 이루어져 있다.
그리고, 반도체 장치를 실장하는 작업 공정은 다음과 같다.
우선, 도 11에 나타낸 바와 같이, 회로 기판(17)의 반도체 장치(16)를 접속하는 부분에 이방성 도전 접착제(13)를 전사한다.
이어서, 도 12에 나타낸 바와 같이, 회로 기판(17)의 배선 패턴(15)과 반도체 장치(16)에 형성된 돌기 전극(14)을 위치 맞춤하여, 반도체 장치(16)를 대향하는 회로 기판(17) 상에 탑재한다.
계속해서, 도 13에 나타낸 바와 같이, 히터를 내장한 가열 가압 장치(18)를 이용하여 압력(P)을 가하면서 가열함으로써 반도체 장치(16)를 회로 기판(17)에 열압착하여, 이방성 도전 접착제(13)의 접착제 수지(11)를 경화시킨다.
그리고, 접착제 수지(11)가 경화되면, 도 14에 나타낸 바와 같이, 반도체 장치(16)가 회로 기판(17) 위에 접착 고정되어, 이방성 도전 접착제(13)의 도전 입자(12)에 의해서 반도체 장치(16)의 돌기 전극(14)과 배선 패턴(15) 사이의 도통이 유지되게 된다.
이 실장 방법에서는 가열 가압 장치(18)를 이용하여 접착제 수지(11)를 경화시키는 데에 필요한 온도에서 처음부터 열압착하지만, 에폭시계 접착제 등의 열경화성 접착제 수지(11)는 어느 온도 이상으로 가열되면 급속하게 연화되어 반용융 상태가 된 후에 경화 반응이 진행되어 경화된다. 그 열압착 전후의 상태를 확대하여 도 15 및 도 16에 나타낸다.
도 15는 반도체 장치(16)를 회로 기판(17) 위에 적재했을 때의 상태, 즉 도 13에 나타낸 가열 가압 장치(18)에 의한 가열 가압전의 상태를 나타내고, 돌기 전극(14)과 배선 패턴(15) 사이에 존재하는 도전 입자(12)의 상태를 알 수 있도록, 반도체 장치(16)와 회로 기판(17)의 일부를 확대하여 나타내고 있다. 이 시점에서는 가열 가압전이므로, 접착제 수지(11)는 전사된 필름형 그대로이다.
이어서, 도 16에 나타낸 바와 같이, 접착제 수지(11)를 경화시키기 위해서 가열 가압 장치(18)에 의해 접착제 수지(11)가 경화 반응을 일으키는 온도로 가열하면서 반도체 장치(16)에 압력(P)를 가하면, 접착제 수지(11)가 급속하게 경화되는 동시에 눌리어 유동하여, 반도체 장치(16)로부터 밖으로 돌출된다. 돌기 전극(14)과 배선 패턴(15) 사이의 간격이 가장 좁아지기 때문에, 돌기 전극(14)의 부근에 있는 접착제 수지(11)는 돌기 전극(14)에 의해 강하게 압출되어 가장 크게 유동한다.
이 접착제 수지(11)의 유동에 의해 도전 입자(12)도 함께 돌기 전극(14)의 밖으로 압출되어 버리기 때문에, 그 후 접착제 수지(11)가 경화되어 열압착이 완료되었을 때, 도전 입자(12)는 돌기 전극(14)의 하면으로부터 밖으로 돌출된 부분에 많이 존재하게 된다. 그 때문에, 돌기 전극(14)과 배선 패턴(15) 사이에 남는 도전입자의 수는 얼마 되지 않는다.
이와 같이, 종래의 실장 방법에서는 열압착할 때의 가열에 의해 이방성 도전 접착제(13)의 접착제 수지(11)가 경화되기 전의 일시적인 연화 현상과, 반도체 장치에의 가압력에 의해서 도전 입자(12)가 압출되어, 돌기 전극(14)과 배선 패턴(15)의 사이에 남는 도전 입자(12)의 수가 적어지기 때문에, 돌기 전극(14)과 배선 패턴(15)의 접속 저항이 높아지는 문제가 있었다.
그 접속 저항을 낮게 억제하려면, 돌기 전극(14)과 배선 패턴(15) 사이에 가능한 한 많은 도전 입자(12)를 남길 필요가 있지만, 그렇게 하려면, 많은 도전 입자(12)를 포착할 수 있도록 양자의 접속 부분의 면적을 넓게 할 필요가 있다.
그런데, 고밀도 실장을 하려고 하면, 접속 부분의 면적을 작게 할 필요가 있기 때문에, 돌기 전극(14)과 배선 패턴(15) 사이에 많은 도전 입자(12)를 포착 하는 것은 곤란하며, 접속 부분에 남는 도전 입자(12)의 수가 적어져 버린다. 따라서, 상술한 종래의 실장 방법은 접속 저항치가 높아 불안정한 접속으로 되기 쉬워서, 고밀도 실장에는 적합하지 않았다.
본 발명은 이방성 도전 접착제를 이용한 반도체 장치의 실장 방법에 있어서의 이와 같은 문제를 해결하기 위해 이루어진 것으로, 반도체 장치의 돌기 전극과 회로 기판의 배선 패턴 사이에 포착되는 도전 입자의 수를 늘리고, 접속 부분의 면적이 작더라도 접속 저항이 낮고 안정된 접속을 가능하게 하여, 고밀도 실장에 적합하게 하는 것을 목적으로 한다.
본 발명은 이방성 도전 접착제를 이용하여 회로 기판 상에 반도체 장치를 접속해 고정하는 반도체 장치의 실장 방법에 관한 것이다.
도 1은 본 발명에 의한 반도체 장치의 실장 방법에 이용하는 이방성 도전 접착제의 일부를 확대하여 나타내는 모식적인 단면도.
도 2∼도 5는 본 발명에 의한 반도체 장치의 실장 방법의 일 실시 형태를 설명하기 위한 각 공정을 순서대로 나타내는 모식적인 단면도.
도 6 및 도 7은 각각 도 3 및 도 4에 나타낸 공정의 주요부를 확대하여 나타내는 모식적인 단면도.
도 8은 본 발명에 의한 반도체 장치의 실장 방법에 의해 실장한 반도체 장치의 돌기 전극과 회로 기판의 배선 패턴 사이에 끼워지는 도전 입자의 수를 종래예와 비교하여 나타내는 선도.
도 9는 본 발명에 의한 반도체 장치의 실장 방법에 있어서의 도 4에 나타낸공정을 대신하는 다른 공정의 예를 나타내는 모식적인 단면도.
도 10은 본 발명에 의한 반도체 장치의 실장 방법에 있어서의 도 4에 나타낸 공정을 대신하는 또 다른 공정의 예를 나타내는 모식적인 단면도.
도 11∼도 14는 종래의 반도체 장치의 실장 방법을 설명하기 위한 각 공정을 순서대로 나타내는 모식적인 단면도.
도 15 및 도 16은 각각 도 12 및 도 13에 나타낸 각 공정의 주요부를 확대하여 나타내는 모식적인 단면도.
본 발명에 의한 이방성 도전 접착제를 이용한 반도체 장치의 실장 방법은 상기한 목적을 달성하기 위해서, 다음의 (1)에서 (5)의 공정을 포함하는 것을 특징으로 한다.
(1) 회로 기판 상의 배선 패턴이 형성된 부분에, 열경화성 접착제 수지에 도전 입자를 혼입시켜 이루어지는 이방성 도전 접착제를 배치하는 공정,
(2) 반도체 장치에 설치된 돌기 전극을 상기 회로 기판 상의 배선 패턴에 위치 맞춤하여 상기 반도체 장치를 상기 회로 기판 상에 탑재하는 공정,
(3) 상기 이방성 도전 접착제의 접착제 수지의 경화 온도보다 낮은 온도에서 상기 도전 입자를 상기 돌기 전극과 상기 배선 패턴에 접촉시키는 제1 압력을 가하여 상기 반도체 장치를 상기 회로 기판에 가압착(假壓着)하는 공정과,(4) 상기 제1 압력보다 큰 제2 압력을 가하여 상기 가압착된 반도체 장치를 상기 회로 기판에 압착하는 공정과,
(5) 상기 접착제 수지가 경화되는 온도에서 상기 접착제 수지를 경화시키고, 상기 압착한 반도체 장치를 상기 회로 기판 상에 접착하는 공정,
상기 반도체 장치의 실장 방법에 있어서, 상기 반도체 장치를 상기 회로 기판에 가압착하는 공정에 의해, 반도체 장치의 돌기 전극과 회로 기판의 배선 패턴 사이의 전기적 도통을 취할 수 있도록 하는 것이 바람직하다.
또, 상기 (5)의 공정은 상기 접착제 수지가 경화되는 온도로 설정한 가열 가압 장치를 이용하여 열압착함으로써 실행할 수 있다.
혹은, 상기 (5)의 공정은 상기 접착제 수지가 경화되는 온도로 설정한 노(爐) 내에, 상기 반도체 장치를 가압착한 회로 기판을 두고서 실행하거나, 같은 온도로 설정한 핫 플레이트 위에 두고서 실행할 수도 있다.
또, 반도체 장치의 실장 방법에 있어서 상기 도전 입자를 돌기 전극과 배선패턴에 접촉시키도록 하면 좋다.
본 발명에 의한 반도체 장치의 실장 방법에 의하면, 회로 기판 상에 반도체 장치를 실장할 때에, 이방성 도전 접착제의 접착제 수지의 유동성이 낮은 상태의 온도에서 가압착을 행하기 때문에, 도전 입자가 접착제 수지의 점도가 낮은 상태에서 돌기 전극과 배선 패턴 사이에 끼워져, 돌기 전극과 배선 패턴 사이에 많이 남는다. 그 후에 접착제 수지를 경화시키기 때문에, 접속 부분에 도전 입자가 많이 남은 상태로 접속 저항치가 낮고 안정된 접속이 가능하게 된다. 또한 접속 부분에 도전 입자를 많이 남길 수 있으므로, 접속 부분의 면적을 작게 할 수 있고, 종래보다 더욱 미세한 접속 피치로 접속이 가능하게 된다.
이하, 본 발명에 의한 반도체 장치의 실장 방법을 실시하기 위한 바람직한 형태에 대해서, 도 1 ~ 도 10을 이용하여 상세하게 설명한다. 한편, 도 11 ~ 도 16에 나타낸 종래예와 대응하는 부분에는 동일한 부호를 붙이고 있다.
도 1은 본 발명에 의한 반도체 장치의 실장 방법에 이용하는 이방성 도전 접착제의 일부를 확대하여 나타내는 모식적인 단면도이다. 또한, 이방성 도전 접착제는 사용전에는 베이스 필름 상에 필름형으로 형성되어, 반대쪽의 면을 커버 필름에 의해 보호받고 있는데, 그들은 도시하지 않는다. 이 이방성 도전 접착제(13)는 두께 15 ㎛에서 100 ㎛ 정도의 접착제 수지(11)의 막에 직경 3 ㎛에서 수십 ㎛ 정도 크기의 도전 입자(12)를 다수 혼입하여, 두께 방향으로 도전성을 가지게 한 구조로 되어 있다.
접착제 수지(11)의 두께는 15 ㎛에서 100 ㎛ 정도로 하고 있지만, 구체적인 두께는 도 6 등에 나타내는 실장하려고 하는 반도체 장치(16)에 형성된 돌기전극(14)의 높이(기판으로부터의 높이)와, 회로 기판(17) 위에 설치된 배선 패턴(15)의 높이(기판으로부터의 높이)에 따라 결정한다. 예컨대, 돌기 전극의 크기가 20 ㎛이고, 배선 패턴의 높이가 18 ㎛라고 하면, 접착제 수지(11)는 양자를 합계한 크기(두께) 이상의 두께가 필요하게 되기 때문에, 양자의 합계인 38 ㎛ 이상의 두께로 설정한다.
또, 접착제 수지는 인쇄법이나 전사법 등에 의해 막 형상으로 형성되지만, 형성할 때의 정밀도를 고려하여, 실제는 10 ㎛ 정도 두껍게 형성한다. 따라서 상술한 경우의 접착제 수지(11)는 38 ㎛를 10 ㎛ 정도 두껍게 하여 50 ㎛ 정도의 두께로 형성한다.
접착제 수지는 에폭시 수지, 페놀 수지 등의 절연성의 열경화성 수지, 예컨대, 에폭시계 열경화성 수지를 사용한다.
접착제 수지(11)에 혼입되는 도전 입자(12)는 직경 3∼수십 ㎛ 정도의 크기를 가지고, 은이나 땜납 등으로 이루어지는 금속제 입자, 또는 플라스틱제 수지 입자의 표면에 금(Au) 도금을 실시한 입자이다.
도전 입자(12)의 크기는 접속하려고 하는 배선 패턴(15)끼리의 갭(간격)에 따라 변한다. 예컨대, 갭이 10 ㎛이면, 패턴끼리의 사이에서 쇼트가 일어나지 않도록, 도전 입자(12)의 직경을 10 ㎛보다 작게 설정한다. 이 도전 입자(12)를 접착제 수지(11)에 대해 4 wt%(중량%)의 양으로 첨가한 다음에 반죽하여 이방성 도전 접착제(13)로 하고 있다.
도 2 이후에 나타내는 회로 기판(17)은 유리 에폭시 수지나 세라믹 또는 유리로 이루어지는 기판 위에 배선 패턴(15)이 형성되어 있다. 그 배선 패턴(15)은 구리나 금으로 이루어지거나 또는 액정 패널 등에 사용되고 있는 ITO(인듐과 주석의 산화물)막 등으로 이루어져 있다.
그리고, 반도체 장치(16)를 회로 기판(17)에 실장하는 작업의 공정은 다음과 같다.
이 실장 방법에서도 종래와 같이, 회로 기판(17) 위에 설치된 배선 패턴(15)과 반도체 장치(16)에 형성된 돌기 전극(14)을 접속한다. 그 접속시에, 도전성을 갖는 도전 입자(12)를 배선 패턴(15)과 돌기 전극(14)의 사이에 끼우고서, 그 도선 입자(12)에 의해 양자가 도통되도록 하고 있다. 또한, 그 돌기 전극(14)은 땜납, 금 혹은 구리 등의 재료를 이용하여 도금법이나 진공 증착법 등에 의해 형성된 것이다.
우선, 도 2에 나타낸 바와 같이, 회로 기판(17) 위의 반도체 장치(16)를 탑재하는 배선 패턴이 형성된 부분에 이방성 도전 접착제(13)를 전사 등에 의해 배치한다. 그 이방성 도전 접착제(13)는 실장하는 반도체 장치(16)와 평면적으로 같은 크기거나, 혹은 그 외형보다도, 전체 둘레에 걸쳐 2 mm 정도 큰(넓은) 범위로 배치된다.
베이스 필름 상에 형성된 이방성 도전 접착제(13)를 전사하는 경우에는 미리 이방성 도전 접착제(13)를 전사하려고 하는 영역에 맞추어 컷트하고, 그 컷트한 이방성 도전 접착제(13)를 전사 영역에 배치하여 실행한다.
그 후, 히터에 약 80℃에서 100℃로 가열한 가열 헤드(도시하지 않음)를 이용하여, 그 배치한 이방성 도전 접착제(13)를 열압착함으로써, 회로 기판(17) 위에 전사시킨다. 이 때의 압력은 이방성 도전 접착제(13)를 회로 기판(17)에 붙일 수 있을 정도의 압력이 좋다. 그 후, 베이스 필름을 박리한다.
이어서, 도 3에 나타낸 바와 같이, 회로 기판(17) 위에 형성된 배선 패턴(15)과, 반도체 장치(16)에 형성된 돌기 전극(14)을 위치 맞춤하여, 반도체 장치(16)를 회로 기판(17) 위에 탑재한다. 그리고, 히터를 내장한 가열 가압 장치(18)에 의해 반도체 장치(16)를 돌기 전극(14)이 형성되어 있지 않은 배면측에서부터 소정의 압력(P1)으로 가압하는 동시에, 이방성 도전 접착제(13)의 접착제 수지(11)의 경화 반응이 시작되는 온도('경화 온도'라 함)보다도 낮은 온도(T1)로 반도체 장치(16)를 회로 기판(17) 위에 열압착('가압착'이라 함)하여 탑재한다.
가열 가압 장치(18)는 히터와 열전쌍을 구비한 것으로, 히터로 가열하여 열전쌍으로 온도 제어할 수 있는 구조로 되어 있다.
이 가압착은 접착제 수지(11)의 유동성이 낮고 고점도 상태를 유지할 수 있는 온도에서 행해진다. 그 온도는 이방성 도전 접착제(13)의 접착제 수지(11)의 경화 온도보다도 낮은 온도이며, 구체적으로는 30℃에서 80℃ 정도의 온도이다.
또, 가압착의 압력(P1)은 돌기 전극(14)의 접속하는 부분의 면적에 대해, 200∼1000 kg/cm2정도의 압력이다. 이 가압착의 압력은 이방성 도전 접착제(13) 내의 도전 입자(12)를 반도체 장치(16)의 돌기 전극(14)과 회로 기판(17)의 배선 패턴(15)에 접촉시켜, 양자 사이의 전기적 도통을 취할 수 있을 정도의 압력으로 하는 것이 좋다.
이 때, 접착제 수지는 조금 연화하는 정도로 유동성이 낮아, 돌기 전극(14)과 배선 패턴(15)의 사이로부터 유출하기 어렵기 때문에, 양자 사이에 다수의 도전 입자(12)를 끼워둘 수 있다.
계속해서, 도 4에 나타낸 바와 같이, 가열 가압 장치(18)에 의해서, 압력(P2)으로 가압하면서, 이방성 도전 접착제(13)의 접착제 수지(11)의 경화 온도 이상의 온도(T2)로 가열한다(T2＞T1).
이 경우, 접착제 수지(11)에 에폭시 수지를 이용한 경우는 이 가열하는 온도(T2)는 150℃∼250℃ 정도로 하여, 5초∼30초간 가열한다. 또 가압하는 압력(P2)은 반도체 장치(16)의 돌기 전극(14)의 접속하는 면적에 대해 200∼1000 kg/cm2정도의 압력이다. 이 압력(P2)은 전술한 가압착시의 압력(P1)과 상이해도 좋으며, P1보다 큰(P1＜P2) 쪽이 바람직하다.
이와 같이 온도(T2)로 가열 가압 장치(18)에 의한 가압 가열을 하면, 이방성 도전 접착제(13)의 접착제 수지(11)가 일단 연화되어 반용융 상태로 되지만, 도전 입자(12)는 돌기 전극(14)과 배선 패턴(15)의 사이에 끼워져 있기 때문에 유출되는 일은 없으며, 그 후에 경화 반응이 진행되어 접착제 수지(11)가 경화되고, 도 5에 나타낸 바와 같이 반도체 장치(16)가 회로 기판(17) 위에 접착되어, 반도체 장치(16)의 돌기 전극(14)과 배선 패턴(15) 사이의 도통도 사이에 끼워진 복수의도전 입자(12)에 의해서 확실하게 유지되게 된다.
이상과 같이, 본 발명에 의한 반도체 장치의 실장 방법에서는 가압착하고 나서, 접착제 수지(11)를 경화시킨다고 하는 2단계의 가열 가압을 함으로써 반도체 장치를 탑재하기 때문에, 종래와는 다른 다음과 같은 작용 효과를 발휘한다. 그 작용 효과를 도 6과 도 7을 이용하여 설명한다.
도 6과 도 7은 도 3과 도 4에 나타낸 공정의 주요부를 돌기 전극(14)과 배선 패턴(15) 사이에 끼워지는 도전 입자(12)의 상태를 알 수 있도록, 확대하여 나타낸 모식적인 단면도이다. 본 발명에서는 전술한 바와 같이, 반도체 장치(16)를 회로 기판(17)에 탑재할 때에, 종래와 같이, 이방성 도전 접착제(13)의 접착제 수지(11)를 경화시키는 가열 압착을 일시에 행하지 않고, 그 전에 도 6에 나타내는 가압착의 공정을 거쳐 충분한 가압을 행하고 있다.
그 때문에, 도 7에 나타낸 바와 같이 접착제 수지(11)를 경화시키는 가열 가압을 할 때에는 이미 도전 입자(12)가 돌기 전극(14)과 배선 패턴(15) 사이에 끼워져 있다(도면에서는 4개). 따라서, 그 후에 접착제 수지(11)를 경화시키기 위한 가열을 하더라도, 도전 입자(12)는 돌기 전극(14)과 배선 패턴(15)의 사이에 끼워진 상태로 유지되고, 가령 접착제 수지(11)가 유동되는 일이 있더라도 돌기 전극(14) 밖으로 흘러 나오는 일은 없다. 이로써, 돌기 전극(14)과 배선 패턴(15)에 접촉시키면서 쌍방 사이에 보다 많은 도전 입자(12)를 포착할 수 있다. 더욱이, 도전 입자(12)는 돌기 전극(14)과 배선 패턴(15) 사이에 끼워져 약간 변형되기(눌리기) 때문에, 도전 입자(12)와 돌기 전극(14) 및 배선 패턴(15)과의 각각의 접촉 면적이넓어진다. 따라서, 한층 더 도전성이 양호하게 되고, 접속 저항이 낮아진다.
여기서, 도 8에, 종래의 반도체 장치의 실장 방법에 의해 실장한 경우와, 본 발명에 의한 반도체 장치의 실장 방법에 의해 실장한 경우의, 돌기 전극과 배선 패턴 사이에 존재하는 도전 입자의 수를 비교하여 나타낸다. 이 도면의 종축은 도전 입자의 수를 나타내고 있다. 이 도면으로부터, 본 발명에 의한 실장 방법으로 실장한 경우에는 평균 8개의 도전 입자가 존재하지만, 종래의 실장 방법에 의한 경우에는 평균 5.5개 정도이다. 따라서, 본 발명에 의한 실장 방법 쪽이 많은 도전 입자가 접속 부분에 남아 있음을 알 수 있다.
또한, 돌기 전극과 배선 패턴과의 접속 부분을 관찰할 수 있도록, 투명한 유리판에 대해 본 발명 및 종래의 각각의 방법으로 반도체 장치를 실장하여, 돌기 전극 부분에 남겨져 있는 도전 입자(12)의 갯수를 측정했다.
상술한 실시 형태에서는 이방성 도전 접착제(13)의 접착제 수지(11)를 완전히 경화시키는 공정을, 가열 가압 장치(18)를 이용한 가압 가열 공정에 의해 행했지만, 도 9에 나타낸 바와 같이, 접착제 수지(11)가 경화되는 온도인 150℃∼250℃로 설정한 노(20) 중에, 반도체 장치(16)를 가압착한 회로 기판(17)을 두고서, 노(20)의 열원(21)으로부터 열을 공급하여 실행하여도 된다.
혹은 도 10에 나타낸 바와 같이 접착제 수지(11)가 경화되는 온도인 150℃∼250℃로 설정한 핫 플레이트(30) 위에, 반도체 장치(16)를 가압착한 회로 기판(17)을 두고서 5초∼30초간 정도 가열하여 행하더라도 좋다. 또한, 핫 플레이트(30)는 히터(30)를 내장하고 있다.
본 발명에 의한 반도체 장치의 실장 방법에서는, 이방성 도전 접착제를 이용하여 반도체 장치를 회로 기판 상에 열압착할 때에, 이방성 도전 접착제를 경화시키기 전에, 접착제 수지의 유동성이 낮은 온도에서 가압착을 행하기 때문에, 많은 도전 입자를 돌기 전극과 배선 패턴 사이에 협지할 수 있다. 따라서, 접속 저항치가 낮고 안정된 접속이 가능하게 되어 접속 신뢰성이 높은 실장이 가능하게 된다.
또, 도전 입자를 보다 많이 접속 부분에 남길 수 있기 때문에, 이제까지와 같은 접속 저항을 유지하면서, 접속 부분의 면적을 작게 할 수 있다. 따라서, 종래보다 미세한 배선 패턴에의 접속도 가능하게 되어, 고밀도 실장에 적합하다.

Claims (6)

  1. 회로 기판 상의 배선 패턴이 형성된 부분에 열경화성 접착제 수지에 도전 입자를 혼입시켜 이루어진 이방성 도전 접착제를 배치하는 공정과,
    반도체 장치에 설치된 돌기 전극을 상기 회로 기판 상의 배선 패턴에 위치 맞춤하여 상기 반도체 장치를 상기 회로 기판 상에 탑재하는 공정과,
    상기 이방성 도전 접착제의 접착제 수지의 경화 온도보다 낮은 온도에서 상기 도전 입자를 상기 돌기 전극과 상기 배선 패턴에 접촉시키는 제1 압력을 가하여 상기 반도체 장치를 상기 회로 기판에 가압착(假壓着)하는 공정과,
    상기 제1 압력보다 큰 제2 압력을 가하여 상기 가압착된 반도체 장치를 상기 회로 기판에 압착하는 공정과,
    상기 접착제 수지가 경화되는 온도에서 상기 접착제 수지를 경화시켜 상기 압착한 반도체 장치를 상기 회로 기판 상에 접착하는 공정을 포함하는 것을 특징으로 하는 이방성 도전 접착제를 이용한 반도체 장치의 실장 방법.
  2. 제1항에 있어서, 상기 반도체 장치를 상기 회로 기판에 가압착하는 공정에 의해, 상기 반도체 장치의 상기 돌기 전극과 상기 회로 기판의 상기 배선 패턴 사이의 전기적 도통을 취할 수 있도록 하는 것을 특징으로 하는 이방성 도전 접착제를 이용한 반도체 장치의 실장 방법.
  3. 제1항에 있어서, 상기 압착한 반도체 장치를 회로 기판 상에 접착하는 공정은 상기 접착제 수지가 경화되는 온도로 설정한 가열 가압 장치를 이용하여 열압착함으로써 행하는 것을 특징으로 하는 이방성 도전 접착제를 이용한 반도체 장치의 실장 방법.
  4. 제1항 또는 제2항에 있어서, 상기 압착한 반도체 장치를 회로 기판 상에 접착하는 공정은 상기 접착제 수지가 경화되는 온도로 설정한 노(爐) 내에 상기 반도체 장치를 가압착한 회로 기판을 배치하여 행하는 것을 특징으로 하는 이방성 도전 접착제를 이용한 반도체 장치의 실장 방법.
  5. 제1항에 있어서, 상기 압착한 반도체 장치를 회로 기판 상에 접착하는 공정은 상기 접착제 수지가 경화되는 온도로 설정한 핫 플레이트 상에 상기 반도체 장치를 압착한 회로 기판을 배치하여 행하는 것을 특징으로 하는 이방성 도전 접착제를 이용한 반도체 장치의 실장 방법.
  6. 삭제
KR10-2000-7010512A 1999-01-27 2000-01-27 이방성 도전 접착제를 이용한 반도체 장치의 실장 방법 Expired - Fee Related KR100382759B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1848799 1999-01-27
JP99-018487 1999-01-27

Publications (2)

Publication Number Publication Date
KR20010034625A KR20010034625A (ko) 2001-04-25
KR100382759B1 true KR100382759B1 (ko) 2003-05-09

Family

ID=11973005

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-7010512A Expired - Fee Related KR100382759B1 (ko) 1999-01-27 2000-01-27 이방성 도전 접착제를 이용한 반도체 장치의 실장 방법

Country Status (7)

Country Link
US (1) US6498051B1 (ko)
EP (1) EP1067598B1 (ko)
KR (1) KR100382759B1 (ko)
CN (1) CN1135611C (ko)
BR (1) BR0004470A (ko)
DE (1) DE60001776T2 (ko)
WO (1) WO2000045431A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180108735A (ko) * 2016-03-25 2018-10-04 데쿠세리아루즈 가부시키가이샤 접속 구조체의 제조 방법

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3301075B2 (ja) * 1999-04-20 2002-07-15 ソニーケミカル株式会社 半導体装置の製造方法
FR2812223B1 (fr) * 2000-07-28 2003-11-07 Thomson Csf Procede de collage de substrats de circuit electronique sur une semelle et dispositif de mise en oeuvre du procede
DE10120928C1 (de) 2001-04-30 2002-10-31 Infineon Technologies Ag Verfahren zum Erstellen einer Kontaktverbindung zwischen einem Halbleiterchip und einem Substrat, insbesondere zwischen einem Speichermodulchip und einem Speichermodulboard
JP2003204142A (ja) * 2002-01-08 2003-07-18 Sumitomo Metal Micro Devices Inc 電子部品実装方法及び電子部品実装装置
JP3886401B2 (ja) * 2002-03-25 2007-02-28 ソニーケミカル＆インフォメーションデバイス株式会社 接続構造体の製造方法
JP2004260135A (ja) * 2003-02-06 2004-09-16 Sanyo Electric Co Ltd 半導体集積装置及びその製造方法
JP3835556B2 (ja) * 2003-10-27 2006-10-18 セイコーエプソン株式会社 半導体装置の製造方法及び半導体装置の製造装置
JP4432949B2 (ja) * 2006-09-15 2010-03-17 パナソニック株式会社 電気部品の接続方法
CN101303443A (zh) * 2007-05-11 2008-11-12 鸿富锦精密工业（深圳）有限公司 相机模组及其组装方法
JP5093482B2 (ja) * 2007-06-26 2012-12-12 ソニーケミカル＆インフォメーションデバイス株式会社 異方性導電材料、接続構造体及びその製造方法
JP5622137B2 (ja) * 2007-10-29 2014-11-12 デクセリアルズ株式会社 電気的接続体及びその製造方法
US8384114B2 (en) 2009-06-27 2013-02-26 Cooledge Lighting Inc. High efficiency LEDs and LED lamps
JP5732631B2 (ja) * 2009-09-18 2015-06-10 ボンドテック株式会社 接合装置および接合方法
US8653539B2 (en) 2010-01-04 2014-02-18 Cooledge Lighting, Inc. Failure mitigation in arrays of light-emitting devices
US9480133B2 (en) 2010-01-04 2016-10-25 Cooledge Lighting Inc. Light-emitting element repair in array-based lighting devices
EP2589082B1 (en) 2010-06-29 2018-08-08 Cooledge Lighting Inc. Electronic devices with yielding substrates
JP2012204589A (ja) * 2011-03-25 2012-10-22 Disco Abrasive Syst Ltd 半導体デバイスウエーハの接合方法
JP2012204588A (ja) * 2011-03-25 2012-10-22 Disco Abrasive Syst Ltd 半導体デバイスチップの実装方法
US20130032270A1 (en) * 2011-08-01 2013-02-07 Texas Instruments Incorporated Thermal compression bonding with separate bond heads
WO2013036561A2 (en) * 2011-09-07 2013-03-14 Cooledge Lighting, Inc. Broad-area lighting systems
US8907362B2 (en) 2012-01-24 2014-12-09 Cooledge Lighting Inc. Light-emitting dies incorporating wavelength-conversion materials and related methods
US8896010B2 (en) 2012-01-24 2014-11-25 Cooledge Lighting Inc. Wafer-level flip chip device packages and related methods
WO2013112435A1 (en) 2012-01-24 2013-08-01 Cooledge Lighting Inc. Light - emitting devices having discrete phosphor chips and fabrication methods
US9231178B2 (en) 2012-06-07 2016-01-05 Cooledge Lighting, Inc. Wafer-level flip chip device packages and related methods
US20140069696A1 (en) * 2012-09-11 2014-03-13 Apple Inc. Methods and apparatus for attaching multi-layer flex circuits to substrates
JP6163838B2 (ja) * 2013-04-05 2017-07-19 富士電機株式会社 加圧加熱接合構造及び加圧加熱接合方法
US9343443B2 (en) 2014-02-05 2016-05-17 Cooledge Lighting, Inc. Light-emitting dies incorporating wavelength-conversion materials and related methods
DE102014104510B4 (de) * 2014-03-31 2019-02-07 Gottfried Wilhelm Leibniz Universität Hannover Verfahren zum Fügen und Einrichtung zum Fügen einer Anordnung unter Verwendung des Verfahrens
US9720696B2 (en) 2014-09-30 2017-08-01 International Business Machines Corporation Independent mapping of threads
US10133576B2 (en) 2015-01-13 2018-11-20 International Business Machines Corporation Parallel slice processor having a recirculating load-store queue for fast deallocation of issue queue entries
JP6679370B2 (ja) * 2015-03-26 2020-04-15 デクセリアルズ株式会社 可撓性実装モジュール体の製造方法
JP6935702B2 (ja) * 2016-10-24 2021-09-15 デクセリアルズ株式会社 異方性導電フィルム
JP6826060B2 (ja) * 2017-03-30 2021-02-03 芝浦メカトロニクス株式会社 圧着装置
US10420222B2 (en) * 2017-04-20 2019-09-17 Palo Alto Research Center Incorporated Method for bonding discrete devices using anisotropic conductive film
US10795452B2 (en) * 2018-02-07 2020-10-06 Microsoft Technology Licensing, Llc Multi-stage cure bare die light emitting diode
KR102707392B1 (ko) * 2019-04-29 2024-09-20 삼성전자주식회사 접합헤드 및 이를 구비하는 접합 장치
CN114597138A (zh) * 2020-12-03 2022-06-07 群创光电股份有限公司 半导体封装的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09219579A (ja) * 1996-02-13 1997-08-19 Oki Electric Ind Co Ltd 電子部品の接続方法及び接続装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6197837A (ja) 1984-10-18 1986-05-16 Matsushita Electronics Corp 半導体エツチング装置
JPS6197837U (ko) * 1984-12-04 1986-06-23
EP0641019A3 (en) * 1993-08-27 1995-12-20 Poly Flex Circuits Inc Flexible lead frame printed on a polymer.
TW340132B (en) 1994-10-20 1998-09-11 Ibm Structure for use as an electrical interconnection means and process for preparing the same
JP3842362B2 (ja) * 1996-02-28 2006-11-08 株式会社東芝 熱圧着方法および熱圧着装置
JP3096965B2 (ja) * 1996-07-16 2000-10-10 日立テクノエンジニアリング株式会社 基板加熱方法及び基板加熱炉
US5943558A (en) * 1996-09-23 1999-08-24 Communications Technology, Inc. Method of making an assembly package having an air tight cavity and a product made by the method
JPH10289929A (ja) * 1997-04-14 1998-10-27 Seiko Epson Corp 表面実装部品の実装方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09219579A (ja) * 1996-02-13 1997-08-19 Oki Electric Ind Co Ltd 電子部品の接続方法及び接続装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180108735A (ko) * 2016-03-25 2018-10-04 데쿠세리아루즈 가부시키가이샤 접속 구조체의 제조 방법
KR102115282B1 (ko) * 2016-03-25 2020-05-26 데쿠세리아루즈 가부시키가이샤 접속 구조체의 제조 방법
US10954416B2 (en) 2016-03-25 2021-03-23 Dexerials Corporation Method for manufacturing connection structure

Also Published As

Publication number Publication date
EP1067598A1 (en) 2001-01-10
KR20010034625A (ko) 2001-04-25
BR0004470A (pt) 2000-12-19
US6498051B1 (en) 2002-12-24
CN1135611C (zh) 2004-01-21
EP1067598A4 (en) 2001-10-24
EP1067598B1 (en) 2003-03-26
CN1293823A (zh) 2001-05-02
DE60001776D1 (de) 2003-04-30
DE60001776T2 (de) 2004-02-05
WO2000045431A1 (en) 2000-08-03

Similar Documents

Publication Publication Date Title
KR100382759B1 (ko) 이방성 도전 접착제를 이용한 반도체 장치의 실장 방법
CN100359995C (zh) 电路基板的连接结构体及其制造方法
KR100384314B1 (ko) 회로기판에의 전자부품 실장방법 및 장치
KR100563890B1 (ko) 전기적 접속 장치 및 전기적 접속 방법
KR100288035B1 (ko) 플립칩 접속방법, 플립칩 접속 구조체 및 그것을 사용한 전자기기
JP3415845B2 (ja) 電気的接続構造及びその電気的接続方法
JPH03131089A (ja) 回路基板の接続方法
KR20040099152A (ko) 반도체 장치 및 그 제조 방법
KR100701133B1 (ko) 전기적 접속 장치 및 전기적 접속 방법
CN101410976B (zh) 带有电气部件的基板的制造方法
JP2000105388A (ja) 液晶表示装置の製造方法、液晶表示装置、および導電性接着フィルム
KR100735211B1 (ko) 접속 신뢰성이 우수한 도전 입자를 구비한 이방성 도전필름
JP4282097B2 (ja) 回路基板の接続方法、並びに接続構造体、及びそれに用いる接着フィルム
JP2004006417A (ja) 接続部材及びこれを用いた電極の接続構造
JP2003188212A (ja) 半導体装置及びその製造方法
JPH10125725A (ja) 半導体装置およびその製造方法
JP2003204142A (ja) 電子部品実装方法及び電子部品実装装置
JPH07318962A (ja) 電気装置の電極基板、電極形成方法及び実装方法
JPH08320498A (ja) 液晶表示パネルの端子接続構造
JP2002134558A (ja) 半導体装置及びその製造方法
JPH0951018A (ja) 半導体装置およびその製造方法
JP3271404B2 (ja) チップ部品の端子接続方法
JP3031134B2 (ja) 電極の接続方法
JP3100436B2 (ja) 異方性導電膜
JPH08102464A (ja) 突起電極構造とその形成方法及び突起電極を用いた接続構造とその接続方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

Fee payment year number: 1

St.27 status event code: A-2-2-U10-U12-oth-PR1002

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

Fee payment year number: 4

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 5

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

St.27 status event code: A-5-5-R10-R13-asn-PN2301

PR1001 Payment of annual fee

Fee payment year number: 6

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 7

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 8

St.27 status event code: A-4-4-U10-U11-oth-PR1001

FPAY Annual fee payment

Payment date: 20110318

Year of fee payment: 9

PR1001 Payment of annual fee

Fee payment year number: 9

St.27 status event code: A-4-4-U10-U11-oth-PR1001

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Not in force date: 20120422

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

St.27 status event code: A-4-4-U10-U13-oth-PC1903

PC1903 Unpaid annual fee

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20120422

St.27 status event code: N-4-6-H10-H13-oth-PC1903

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

St.27 status event code: A-5-5-R10-R13-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000