JPS6096959A - Free expansion device - Google Patents
Free expansion deviceInfo
- Publication number
- JPS6096959A JPS6096959A JP58203728A JP20372883A JPS6096959A JP S6096959 A JPS6096959 A JP S6096959A JP 58203728 A JP58203728 A JP 58203728A JP 20372883 A JP20372883 A JP 20372883A JP S6096959 A JPS6096959 A JP S6096959A
- Authority
- JP
- Japan
- Prior art keywords
- data
- image data
- mask
- bit
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 6
- 230000000873 masking effect Effects 0.000 claims abstract description 5
- 238000010586 diagram Methods 0.000 description 6
- 230000004044 response Effects 0.000 description 2
- 235000010724 Wisteria floribunda Nutrition 0.000 description 1
- 235000014121 butter Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタル画像を任意の倍率で拡大することの
できる任意拡大装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an arbitrary enlarging device capable of enlarging a digital image at an arbitrary magnification.
イメージセン勺等の光電変換装置にょっ−C読み取られ
たアナログ画信号は、2値化処理を行ってディジタル画
信号に変換することができる。ディジタル化されたこの
ような画信号は、画像の合成や移動等の画像処理に適し
ている。The analog image signal read by a photoelectric conversion device such as an image sensor can be converted into a digital image signal by performing binarization processing. Such digitized image signals are suitable for image processing such as image composition and movement.
ところで画像処理が進展すると、表示画面あるいは印刷
面の枠組みとの関係等で画像を所望の大きさに拡大する
要請が大きくなる。この要請に応じ、マスク走査によっ
て読み取られた画信号を主走査方向に拡大する任意拡大
装置が提案され−Cいる。However, as image processing advances, there is a growing need to enlarge images to a desired size in relation to the frame of a display screen or printing surface. In response to this demand, an arbitrary enlarging device has been proposed which enlarges an image signal read by mask scanning in the main scanning direction.
第1図はこの装置の概略を表わしたものである。FIG. 1 shows an outline of this device.
この任意拡大装置では、F I F O(1’1rst
InFirst Out )メモリ11に画データが
蓄えられ−Cいる。これらの画データは、第1のタロツ
ク信号12に同期して、Dタイプフリップフロップ13
に4ビツトずつラッチされる。r)タイプフリップフロ
ップ13の4つのラッチ出力A〜1)は、第1〜第4の
4ビットセレクタ14−1〜14−4の対応する入力端
子Δ〜I〕に人力されるようになっている。これらの4
ビットセレクタ14−1〜14−4は、人力される選択
信号15にノ、I、づいて入力端子の1つをそれぞれ選
択し、その端〕コに供給された信号を出力端子OUTか
ら出力するようになっている。このようにして出力され
jこ計4ビットの画データは、シフトレジスタ16のパ
ラレルな人力となる。第2のクロック信号17は、この
シフトレジスタ16から拡大後のシリアルな画データ1
8を出力するための信号である。In this arbitrary enlargement device, F I F O (1'1rst
(InFirst Out) Image data is stored in the memory 11. These image data are transferred to a D type flip-flop 13 in synchronization with the first tarokk signal 12.
4 bits each are latched. The four latch outputs A to 1) of the r) type flip-flop 13 are manually input to the corresponding input terminals Δ to I of the first to fourth 4-bit selectors 14-1 to 14-4. There is. These 4
The bit selectors 14-1 to 14-4 each select one of the input terminals in response to the manually inputted selection signal 15, and output the signal supplied to that terminal from the output terminal OUT. It looks like this. The image data of a total of 4 bits outputted in this manner becomes the parallel input of the shift register 16. The second clock signal 17 is transmitted from the shift register 16 to the enlarged serial image data 1.
This is a signal for outputting 8.
この装置では画データを1倍(等倍)から4倍まで整数
倍に拡大することができる。これを順に説明する。With this device, image data can be enlarged by an integral number from 1 times (equal size) to 4 times. This will be explained in order.
(1)1倍のときの回路動作;
まずDタイプフリップフロップ13に4ビツトの画デー
タをラッチする。そして選択信号15によって、第1の
4ビツトセレクタ14−1については入力端子Aを、第
2の4ビットセレクタ14−2については入力端子Bを
、第3の4ビツトセレクタ14−3につい−Cは入力端
子Cを、また第4の4ビットセレクタ14−4について
は人力紹:子りを選択する。この結果、シフトレジスタ
16には、Dタイプフリップフロップ13にラッチされ
た画データと同一のパラレルな両データが人力される。(1) Circuit operation when multiplied by 1: First, 4-bit image data is latched into the D-type flip-flop 13. Then, the selection signal 15 selects input terminal A for the first 4-bit selector 14-1, input terminal B for the second 4-bit selector 14-2, and -C for the third 4-bit selector 14-3. selects the input terminal C, and selects the input terminal C for the fourth 4-bit selector 14-4. As a result, both parallel data identical to the image data latched in the D-type flip-flop 13 are input to the shift register 16 .
従って第2のタロツク信号17によってパラレル−シリ
アル変換を行えば、目的の画データ18を出力すること
ができる。4ビ・ントの両データ18を出力した後、第
1のクロ・ツク信号12によって次の4ビツトの画デー
タをDタイプフリップ70ツブ13にラッチすることに
なる。以下同様である。Therefore, by performing parallel-to-serial conversion using the second tally signal 17, the desired image data 18 can be output. After outputting both 4-bit data 18, the next 4-bit image data is latched into the D-type flip 70 block 13 by the first clock signal 12. The same applies below.
(2)2倍のときの回路動作:
この場合には、4ビツトの画データをDタイプフリップ
70ツブ13にラッチした後、選択信号15でまず第1
および第2の4ビットセレクタ14−1.14−2につ
いては入力端1子八を、第3および第4の4ビットセレ
クタ14−3.14−4については入力端子Bを選択さ
せる。この状態で第2のクロック信号17を4ビツト分
発生させると、Dタイプフリツプフ■」ツブ13の最初
の2つのラッチ出力Δ、Bが2倍に拡大され4ビ・7ト
の画データ18として出力されろ。この後、選択信号1
5を切り換えて、第1および第2の4ビットセレクタ1
4−1.14−2については入力端子Cを、また第3お
よび第4の4ビ、7 )セレクタ 14−3.14−4
については人力端子りを選択させる。そして第2のクロ
ック信号17を再び4ビツト分発生させ、Dタイププリ
ップフロップ13の残りの2つのラッチ出力C,Dを2
倍に拡大する。(2) Circuit operation when the number is doubled: In this case, after latching the 4-bit image data to the D type flip 70 knob 13, the first
The second 4-bit selector 14-1, 14-2 selects input terminals 1 and 8, and the third and fourth 4-bit selectors 14-3, 14-4 select input terminal B. When the second clock signal 17 is generated for 4 bits in this state, the first two latch outputs Δ and B of the D type flip-flop 13 are doubled and the 4-bit/7-bit image data 18 It will be output as . After this, selection signal 1
5 to select the first and second 4-bit selector 1
For 4-1.14-2, input terminal C, and the third and fourth 4 bits, 7) Selector 14-3.14-4
For this, choose manual terminal. Then, the second clock signal 17 is generated again for 4 bits, and the remaining two latch outputs C and D of the D type flip-flop 13 are
Expand twice.
以」二の動作が終了した後、Dタイプフリップ70ツブ
13に次の4ビツトの画データをラッチさせることは前
記した場合と同様である。After the above two operations are completed, the next 4-bit image data is latched by the D type flip 70 knob 13 in the same manner as described above.
(3)3倍のときの回路動作;
この場合にも、拡大前の4ビツトの画データをDタイプ
フリップフロップ13にまずラッチする。(3) Circuit operation at 3x magnification; Also in this case, the 4-bit image data before enlargement is first latched into the D-type flip-flop 13.
そして第1の段階として、選択信号15で゛第1〜第3
の4ビットセレクタ14−1〜14−3についでは入力
端子へを、第4の4ビットセレクタ14−4については
入力端子I3を選択させる。この状態で第2のタロツク
信号17を発生させ、4ビツト分の拡大後の両データ1
8を得る。次に第2の段階として、選択信号15を切り
換え、第1および第2の4ビットセレクタ14−1.1
12については入力端子Bを、第3および第4の4ビッ
トセレクタ14−3.14−4については入力端子Cを
選択させる。この状態で第2のタロツク信号17を発生
させ、次の4ビツト分の画データ18を得る。最後に第
3の段階として、選択信号によって第1の4ビットセレ
クタ14−1については入力端子Cを、残りの4ビット
セレクタ14−2〜14−4については入力端子りを選
択させる。この状態で第2のりDツク信号17を発生さ
せ、最後の4ビツト分の画データ18を得る。Then, in the first step, the selection signal 15 selects the
The 4-bit selectors 14-1 to 14-3 select the input terminal, and the fourth 4-bit selector 14-4 selects the input terminal I3. In this state, the second tallock signal 17 is generated, and both data 1 after being expanded by 4 bits are
Get 8. Next, as a second step, the selection signal 15 is switched, and the first and second 4-bit selectors 14-1.1
12 selects the input terminal B, and the third and fourth 4-bit selectors 14-3 and 14-4 select the input terminal C. In this state, the second tarlock signal 17 is generated, and the next 4 bits of image data 18 are obtained. Finally, in the third step, the first 4-bit selector 14-1 selects the input terminal C, and the remaining 4-bit selectors 14-2 to 14-4 select the input terminal C using the selection signal. In this state, a second cross-D check signal 17 is generated to obtain image data 18 for the last 4 bits.
以上の動作が終了した後に、次の4ビツトの画データを
Dタイプフリップ70ツブ13にラッチさせることにな
る。After the above operations are completed, the next 4-bit image data is latched into the D type flip 70 knob 13.
(4)4倍のときの回路動作;
この場合には、選択信号15で各4ビツトセレクタ14
−1〜14−4の同一入力端r・を入力端子Δから順に
選択し、4段階に分けて3116ビツトの画データ18
を併るこLになる。同様のツノ法で各4ビツトセレクタ
fil〜14−4を制御することにより、画データの5
倍量にの拡大も+iJ能である。(4) Circuit operation when the number is 4 times; In this case, the selection signal 15 selects each 4-bit selector 14.
-1 to 14-4, the same input terminals r.
Together, it becomes L. By controlling each 4-bit selector fil to 14-4 using the same horn method, 5 bits of image data can be selected.
Expansion to double volume is also +iJ capability.
ところでこの提案された任意拡大装置では、画データの
拡大が可能であるがこれが整数倍に制限されるという欠
点があっlこ。また拡大時における選択信号15や第2
のクロック信号17の制御が複雑となるという問題もあ
った。However, although this proposed arbitrary enlarging device is capable of enlarging image data, it has the disadvantage that it is limited to integral multiples. Also, the selection signal 15 and the second
Another problem is that the control of the clock signal 17 becomes complicated.
本発明は上記した事情に鑑みたもので、整数倍以外の倍
率でも任意に拡大を行うことのできる任意拡大装置を提
供することをその目的とする。The present invention has been made in view of the above-mentioned circumstances, and an object of the present invention is to provide an arbitrary enlargement device that can perform arbitrary enlargement even at a magnification other than an integral number.
本発明では第2図に原理的に示すようにビデオクロック
21の特定部分をマスクするマスク手段22と、このマ
スク手段22によってマスクされたマスククロック23
に同期して画データ24をパラレル−シリアル変換する
データ変換手段25とを任意拡大装置に具備させる。そ
して画データ供給源26から画データ24を順次データ
変換手段25に供給させ、拡大データ27を肖る。拡大
データ27の倍率は、マスク手段22のマスク内容によ
っ−C変化させることができる。In the present invention, as shown in principle in FIG.
The arbitrary enlarging device is provided with data converting means 25 for converting the image data 24 from parallel to serial in synchronization with the image data 24. Then, the image data 24 is sequentially supplied from the image data supply source 26 to the data converting means 25, and enlarged data 27 is generated. The magnification of the enlarged data 27 can be changed by -C depending on the mask contents of the masking means 22.
以下実施例につき本発明の詳細な説明する。 The present invention will be described in detail with reference to Examples below.
第3図は本実施例の任意拡大装置を表わしたものである
。この装置のFROM (プログラマブル・リード・オ
ンリ・メモリ)31、第1のシフトレジスタ32および
2人力アンドゲート33は、ビデオクロック21をマス
クするマスク回路を構成している。2人力アンドゲート
3:3から出力されるマスククロック23は、第2のシ
フトレジスタ34に人力されるようになっている。この
シフトレジスタ34の並列入力端子には、l’ l F
Oメモリ35から両データ36がI6ビ;ントずつ供
給されるようになっている。FIG. 3 shows the optional enlarging device of this embodiment. A FROM (programmable read only memory) 31, a first shift register 32, and a two-manual AND gate 33 of this device constitute a mask circuit that masks the video clock 21. The mask clock 23 output from the two-manual AND gate 3:3 is manually input to the second shift register 34. The parallel input terminals of this shift register 34 include l' l F
Both data 36 are supplied from the O memory 35 in I6 bits each.
さてFROM31は倍率指定信号37を−rトレス情報
として、クロックパターン:38を出力するようになっ
ている。第41ワ)は、l’ ROM :l lの内容
としてこのタロツクパターンと倍率口/16([1は任
意の整数)の関係を表わしたものである。Now, the FROM 31 is configured to output a clock pattern: 38 using the magnification designation signal 37 as -r trace information. The 41st item) represents the relationship between this tarok pattern and the magnification aperture/16 ([1 is any integer)] as the content of l'ROM:l1.
この図で信号60”はビデツク口lり21をマスクする
箇所を、また信号″l“はマスクしl、(い箇所を表わ
している。In this figure, the signal 60'' represents the portion where the video deck opening 21 is masked, and the signal ``l'' represents the portion where the video deck opening 21 is masked.
第5図を基にしてまず32/16倍拡大(2倍拡大)を
行う場合について説明する。この場合には、第4図の最
下槽に示すように、信号“0″と” i ”が交互に現
われたクロックパターン38A(第5図a)がFROM
31から読み出され、第1のシフトレジスタ32にセッ
トされる。このセットされた内容は、所定のビデオクロ
ック21(第5図b)によって読み出され、このビデオ
クロック21自身と論理積がとられる。この結果2人力
アンドゲート33からは、第5図Cに示ずようなマスク
クロック23Δが出力される。First, the case of 32/16 times enlargement (2 times enlargement) will be explained based on FIG. In this case, as shown in the bottom tank of FIG. 4, the clock pattern 38A (FIG. 5 a) in which the signals "0" and "i" appear alternately is
31 and set in the first shift register 32. This set content is read out by a predetermined video clock 21 (FIG. 5b) and ANDed with this video clock 21 itself. As a result, the two-man powered AND gate 33 outputs a mask clock 23Δ as shown in FIG. 5C.
一方、F [1” Oメモリ35からは、拡大を行おう
とする6ビツトの画データ36A(第5図d)が出力さ
れる。この画データ3[iAは信号“L 10101
”の6ビツトのデータである。画データ36Δは第2の
シフトレジスタ34にセットされ、マスククロック23
Aによって出力される。ずなわらマスククロック23A
がビデオクロック21の2倍の周期に拡大されているの
で、第2のシフトレジスタ34の出力側から2倍の拡大
データ27Δ(第5図e)を得ることができる。On the other hand, the F [1" O memory 35 outputs 6-bit image data 36A (FIG. 5 d) to be enlarged. This image data 3 [iA is the signal "L 10101
The image data 36Δ is set in the second shift register 34, and the mask clock 23
Output by A. Zunawara mask clock 23A
Since the period is expanded to twice that of the video clock 21, twice the expanded data 27Δ (FIG. 5e) can be obtained from the output side of the second shift register 34.
次に第6図を基にし、他の例として23/16倍拡大を
行う場合を説明する。この場合には、第4図のほぼ中央
の欄に示すように、信号“′I01”の繰り返しから成
るクロックバター738 B <第6図a)がFROM
31から読み出され、第1のシフトレジスタ32にセッ
トされる。このセットされた内容はビデオクロック21
(第6図b)によって読み出され、2人力アンドゲート
33からマスククロツタ23B(第6図C)が出力され
る。Next, a case of 23/16 times enlargement will be described as another example based on FIG. 6. In this case, as shown in the almost central column of FIG. 4, the clock butter 738 B < FIG.
31 and set in the first shift register 32. This set content is video clock 21
(FIG. 6B), and the mask crotter 23B (FIG. 6C) is output from the two-manual AND gate 33.
F+Foメモリ35から出力される両データ3 FiB
(第6図d)は、マスククロック23 rJ iこ、上
って拡大され、拡大データ27B(第6図e)が(ル)
られる。Both data 3 FiB output from F+Fo memory 35
(Fig. 6 d) is expanded by increasing the mask clock 23 rJ i, and the enlarged data 27B (Fig. 6 e) is
It will be done.
このように本発明によれば、画データとし−Cのビデオ
タロツクを整数倍以外のイ[意の倍・t;に拡大するこ
とができ、しかも装置が簡易となり信頼性も向上する。As described above, according to the present invention, it is possible to enlarge the video tally of -C as image data to a factor other than an integer multiple, and furthermore, the apparatus is simplified and the reliability is improved.
第1図は従来提案された任意拡大装置のブロック図、第
2図は本発明の任意拡大装置の原理図、第3図は本発明
の一実施例における任意拡大装置のブロック図、第4図
はこの実施例の装置内のFROMの内容を表わした説明
図、第5図はこの装置で2倍拡大を行う場合の動作を示
す各種波形図、第6図は同一の装置で23/16倍拡大
を行う場合の動作を示す各種波形図である。
21・・・・・・ビデオクロック、22・・・・・・マ
スク手段、23・・・・・・マスククロツタ、24・・
・・・画データ、25・・・・・・データ変換、27・
・・・拡大データ、31・・・・・PIぜOM、
32・・・・・W’ 1のシフトレジスタ、33・・・
・2人カアンドゲート、
34・・・・・・第2のシフトレジスタ、36・・・・
・画データ。
出 願 人 富士七口ックス株式会社
代 理 人 弁理士 山 内 梅 雄FIG. 1 is a block diagram of a conventionally proposed arbitrary enlarging device, FIG. 2 is a principle diagram of an arbitrary enlarging device of the present invention, FIG. 3 is a block diagram of an arbitrary enlarging device according to an embodiment of the present invention, and FIG. 4 is an explanatory diagram showing the contents of the FROM in the device of this embodiment, FIG. 5 is various waveform diagrams showing the operation when performing 2x magnification with this device, and FIG. 6 is a 23/16x magnification with the same device. FIG. 6 is various waveform diagrams showing operations when enlarging. 21...Video clock, 22...Mask means, 23...Mask black ivy, 24...
...image data, 25...data conversion, 27.
...Expanded data, 31...PIZOM, 32...W'1 shift register, 33...
・Two-person gate, 34...Second shift register, 36...
・Image data. Applicant: Fuji Nanakuchix Co., Ltd. Agent: Umeo Yamauchi, Patent Attorney
Claims (1)
クの特定部分をマスクするマスク手段と、このマスク手
段によって得られたマスククロツタに同期して両データ
をパラレル−シリアル変換するデータ変換手段とを具備
し、この変換手段がら拡大後の画データを得ることを特
徴とする任意拡大装置。The apparatus includes a masking means for masking a specific portion of a video clock having a predetermined frequency according to the enlargement rate of the image data, and a data conversion means for converting both data from parallel to serial in synchronization with the mask crotter obtained by the masking means. An optional enlarging device characterized in that the converting means obtains enlarged image data.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58203728A JPS6096959A (en) | 1983-11-01 | 1983-11-01 | Free expansion device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58203728A JPS6096959A (en) | 1983-11-01 | 1983-11-01 | Free expansion device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6096959A true JPS6096959A (en) | 1985-05-30 |
Family
ID=16478864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58203728A Pending JPS6096959A (en) | 1983-11-01 | 1983-11-01 | Free expansion device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6096959A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6292071A (en) * | 1985-10-18 | 1987-04-27 | Hitachi Ltd | Enlarged display control method |
US9497877B2 (en) | 2011-08-15 | 2016-11-15 | Sma Solar Technology Ag | Electronic device comprising a capacitor in a holder for a circuit board and method for production thereof |
-
1983
- 1983-11-01 JP JP58203728A patent/JPS6096959A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6292071A (en) * | 1985-10-18 | 1987-04-27 | Hitachi Ltd | Enlarged display control method |
US9497877B2 (en) | 2011-08-15 | 2016-11-15 | Sma Solar Technology Ag | Electronic device comprising a capacitor in a holder for a circuit board and method for production thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE43641E1 (en) | Method and apparatus for scaling up and down a video image | |
US5774189A (en) | On screen display | |
JPH05207326A (en) | Horizontal compression pll circuit | |
JPS6096959A (en) | Free expansion device | |
JPS5935270A (en) | Picture element density converter | |
JP3234318B2 (en) | Video signal processing circuit | |
JPH03236097A (en) | Method and device for image display | |
JP2870804B2 (en) | Image processing device | |
JPH0530440A (en) | Two-screen display television receiver | |
JP3314113B2 (en) | Video printer | |
JP2858661B2 (en) | Image processing method | |
JPS59178492A (en) | Display system | |
JPH11288257A (en) | Method and device for compression display | |
JPH04204594A (en) | High-precision display device | |
JP2697679B2 (en) | Dither image display device | |
JPS61139888A (en) | Image arithmetic device | |
JPH06261262A (en) | Multi-screen display method | |
JPH0463063A (en) | Error dispersing circuit | |
JP2000270207A (en) | Image processor and display device using it | |
JPH0759004A (en) | Multi-screen display device | |
JPH0831982B2 (en) | Scene change special effect device | |
JPH08149370A (en) | Image reduction display device | |
JPS60134976A (en) | Synthesizer of color picture | |
JPH08328540A (en) | Picture data synthesizing display device | |
JPH0225895A (en) | Display device |