JPS6041324A - 電力スイツチング半導体における過電力消費を防止する回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 、明　の　背　景 本発明は、電力スイッチング半導体素子の安全動作、詳
しくは、駆動信号が電力スイッチング半導体素子の負荷
電流を維持するに不十分である場合、駆動信号を制御電
極から取り除くことにより電力スイッチング半導体素子
における過電力消費やラッチアップ（１ａｔｃｈ−ｕｐ
）を防止する新規な回路に関する。

固体スイッチング素子は、特に電力線路および「スター
ブト（ｓｔａｒｖｅｄ　）　Ｊ電源から作動される１つ
以上の負荷を制御するのに使用されるとき、その関連し
ている負荷の「ゴールドスタート」の際に必要とされる
比較的大きな負荷電流を維持するのに十分な大ぎさの制
御電極駆動信号が供給されないことがあることが知られ
ている。例えば、白熱電球のようなタングステン負荷の
場合には、負荷の温度係数により、起動時の負荷電流は
負荷が定常動作状態に達した時に負荷に流れる負荷電流
よりもかなり大きくなる。負荷に直列に接続されている
スイッチング半一導体素子には、定常負荷電流を維持す
るのに十分な駆動信号が供給されるが、「コールドスタ
ート」における比較的大きな電流用を維持するのに十分
な駆動信号は供給されていないことがある。このような
状態においては、素子の動作点が活性領域に移動し、過
電力消費が生じる。更に、その他の場合、づなわち電力
スイッチング半導体素子が完全にカットオフされた素子
としてまたは完全に飽和した素子として正常に動作して
いるような場合には、正常動作の間の過渡状態において
スイッチング半導体素子は飽和状態から「活性」状態に
引き込まれることがある。

電力消費の高い活性領域における動作ではしばしばスイ
ッチング素子の最大温度を越えて、素子が破壊されるこ
とがある。この問題は更に金属酸化物半導体（ＭＯＳ、
）ゲート素子、特に絶縁ゲート整流器（ＩＧＲ）のよう
な素子の場合に一層悪化する。この絶縁ゲート整流器は
活性領域で動作すると、破壊的なラッヂアップ動作モー
ドに入る惧れがある。従って、駆動制御電極、例えばＦ
ＥＴまたはＩＧＲにおけるゲート電極または電力トラン
ジスタにおけるベース電極に印加される駆動信号が、こ
の半導体素子によって制御される負荷電流の増加に対し
て半導体素子を飽和状態に維持するに十分でない場合に
は、電力スイッチング半導体素子をカットオフ状態に制
御する回路を提供することが非常に望ましい。

発　明　の　概 本発明によれば、保護回路は、駆動信号が電力スイッチ
ング半導体素子の制御電極に供給された場合には常に少
なくとも電力スイッチング半導体素子の被制御導通回路
の両端間の電圧降下を監視ターる。この保護回路は、導
通回路の電圧降下が所定の固定レベルまたは負荷電流に
比例するレベルの一方を越えた場合、制御電極から駆動
信号を取り除く。従って、保護回路は、保護しようとす
る半導体素子をカットオフ状態に切り換えて、不適切な
制御電極駆動信号が印加されている間にその素子が損傷
を受けるのを防止する。また、保護回路は、半導体素子
が飽和状態から抜は出ることなく、かつその後カッ１〜
オフ状態に駆動されることなく、所望の最大電流より大
き竜電流を維持することが出来ないような値に制御電極
駆動信号の大きさを設定することによって、制御される
素子が所与の最大電流より大きな電流導通しないように
することもできる。

従って、本発明の目的は、駆動信号の大ぎさが少なくと
も一つの電力スイッチング半導体素子を流れる負荷電流
を維持づるに不十分である場合には、少なくとも一つの
電力用スイッチング半導体素子の制御電極から駆動信号
を取り除く新ｍな保護回路を提供することにある。

本発明のこのおよび他の目的は、図面を参照して次の詳
細な記載を考慮することにより明らかになるであろう。

３、発明の詳細な説明 最初に第１ａ図および第１ｂ図を参照すると、ＦＥＴ　
（第１ａ図）およびＩＧＲ（第１ｂ図）の近似的な順方
向伝達特性が示されており、これらの図においてはドレ
イン・ソース間電圧Ｖｏｓまたはアノード・カソード間
電圧ＶＡＫがそれぞれ横軸２ａまたは２ｂに沿って示さ
れ、ドレイン電流１ｏまたはアノード電流ＩＡがそれぞ
れ縦軸３ａまたは３ｂに沿って示されている。周知のよ
うに、一群の曲線の各々が素子の共通電極に対する複数
の異なる制御電極電圧ＶＯ２乃至Ｖ９Ｂの各々の場合に
ついて描かれている。素子の被制御導通チャンネルの両
端間の電圧が比較的低い場合、例えば電圧Ｖｏｓまたは
ＶΔＫが比較的低い場合、被制御導通チャンネルに生じ
得る電流の最大値がある。

この最大値は素子の飽和曲線４ａまたは４ｂに沿って存
在する。電ノコスイッチング半導体素子は典型的には飽
和状態とカットオフ状態との間で作動される。このカッ
トオフ状態においてはチャンネル電流は実質的にゼロで
ある（しかしながら、この場合素子の両端間の電圧はほ
ぼ最大回路電圧であり、交流１２０ｖの電力線路から作
動される回路においては１８０ボルト程度である）。飽
和状態においては、素子は飽和曲線４に沿った［オン］
動作点を有する。図示のように、第１ａ図ａ３よび第１
ｂ図の曲線で特徴付けられる素子は、それぞれ飽和動作
点６ａおよび６ムにおいて１０アンペアの飽和負荷電流
ｌして動作する。その結果のＦ　Ｅ　Ｔスイッチング素
子（第１ａ図）の順方向電圧降下Ｖｄｓは、素子が０．
３オームの飽和抵抗を持っている場合約３ボルトであり
、Ｉ　ＧＲ（７）電圧降下Ｖａｋは約２ボルト（直列の
約ｏ、ｇｖのダイオード電圧降下と０．１２オームの等
低飽和抵抗によるものとを加えたもの）である。また、
周知のように、スイッチング菓子が活性領域（完全なカ
ットオフ点（図示せず）または飽和点６以外の伝達特性
曲線上の任意の点）で作動されることは電力消費を最小
にするのに好ましくない。また、飽和点とカットオフ点
間のスイッチングは、素子や素子が使用されている回路
に対して許容し得るｄＶ／ｄｔおよびｄ１／ｄｔ限界と
調和して、最小の時間で行われることが望ましい。

図示の動作点６に゛ありる飽和状態に各素子を実質的に
維持するのに最小の制御電極電圧Ｖ９が必要であること
がわかるであろう。特に図示の１０アンペアレベルでそ
れぞれの素子を飽和状態に維持するためには、ＦＥＴ素
子の場合はソース電極に対ザるゲート電極の電圧がしき
い値電圧以上の少なくとも７ボルト（第１ａ図のＶ９７
曲線で示される）であることが必要であり、ＩＧＲの場
合はカソード電極に対するゲート電極の電圧がしきい値
電圧以上の少なくとも８ボルトであることが必要である
。このレベルより低い制御電極くゲート）電圧では動作
点がほぼ右方向、矢印Ａの方向に移動づ“るであろう。

同様に、負荷インごタンスが低下して、スイッチング素
子の被制御導通チャンネルに流れる電流がより一層大き
くなることが必要な場合には、動作点はグー（・電圧曲
線に沿って矢印Ｂの方向に移動し、順方向導通電圧降下
はより高゛くなる。いずれの場合にも順り向導通電圧降
下が増大すると、チャンネル電流が増大するが否かにか
かわらず素子が活性領域に移り、その結果電力消費が増
大する。

本発明によれば、導通チャンネル電圧降下、例えばＦ　
Ｅ−ｒにおける電圧Ｖｄｓ　、Ｉ　ＧＲにおける順方向
電圧降下Ｖａｋなどは、基準電圧と比較され、スイッチ
ング素子が飽和状態から扱（〕出して活性領域で動作し
ているかどうかが決定される。

この基準電圧は破線８ａまたは８ｂで示すように一定電
圧であってよく、意図した飽和動作点で作動している素
子の予想チャンネル電圧降下よりわずかに大きな値Ｖｒ
　＋を有する。したがって、１：［Ｔ素子のドレイン・
ソース間電圧降下は、その意図づる１０アンペアの飽和
電流工しにおいて通常３．０ボルトの電圧降下ＶｄＳを
有する素子の揚台には、大きさＶｒ　＋　＝　３．５ボ
ルトの定電圧曲線８ａと比較される他方２．０ボルトの
所望のチャンネル電圧Ｖａｋを有するＩＧＲの場合には
、チャンネル電圧は、約２．５ボルトの基準電圧Ｖｒ＋
を持つ定電圧曲線８ｂと比較される。制御電極駆動信号
の大ぎさが減少したり、またはチャンネル電流が増加す
ると、動作点が曲線ＡまたはＢの一方に沿って移動して
急速に曲線８ａまた゛は８ｂに達し、これにより駆動信
号をスイッチング素子から取り除い−Ｃスイッチング素
子をカットオフ状態にすることがわかるであろう。更に
都合のよいことには、基準電圧曲線として、チャンネル
電流に比例Ｊ−る基ｉＷ電圧曲線９ａまたは９１］を使
用してもよい。この曲線９（ずなわち９ａまたは９ｂ）
の傾斜は、素子の飽和曲線４の傾斜にほぼ平行に設定さ
れる。そして、このような「比例」基準曲線９は特性式
：　Ｖ９　＝Ｖｒ　２　＋ｌｃ　ＸＲｃを有する。

ここにおいて、Ｖｒ２は実質的に一定のオフセラ１〜電
圧であり、Ｉｃは素子のチャンネル電流であり、Ｒｃは
素子の動的チャンネル抵抗である。第１ａ図のＦ　Ｅ　
Ｔの場合、オフセット電、圧Ｖｒ２は第１の定数（ｋ’
　：約０．５ボルトであることが都合がよい）であり、
動的チャンネル抵抗Ｒｃは約０．３オームである。同様
に、第１ｂ図のＩＧＲの場合、電圧基準曲線９ｂの式に
合わせて、いくらか大きなオフヒツト電圧Ｖ、２　（約
０．９ボルトの他の定数ｋｌ＋に等しい）が使用され、
動的チャンネル抵抗Ｒｃは約０．１２７１−ムである。

一定の大きさの基準曲線８の場合におけるように、制御
電極（グー１へ）電圧が必要なレベルよりも低くなった
り、または被制御導通回路の電流が余分に流れ始めた場
合には、素子の動作６は矢印ＡまたはＢの一方で示す方
向にそれぞれ移動し、素子の順方向電圧降下は急速に曲
線９の基準電圧に等しい値またはそれより大きな値に増
加し、−これによって制御！ＩＩ電極駆動信号は取り除
かれ、素子はカットオフ状態に切り換えられ、過電力消
費や素子のラッチアップが防止される。

ＦＥＴのような素子の場合には、被制御導通チャンネル
の抵抗は温度依存性があり、この場合（曲線８の）実質
的に一定の基準電圧または（曲線９の）チャンネル電流
に依存した基準電圧に同様な温度係数を持たせることに
より最大７ｓ流限界を設定する力）、または一層高い固
定基準値にづることにより所定の電流にＪ’ｉける素子
の最大温度限界を設定することが出来ることを理解され
たい。

従って、第１ａ図おＪ：び第１ｂ図の図示の曲線は甲−
の温度における動作を例示しているものである。

次に第２図を参照すると、電力スイッチング素子の被制
御導通チャンネルに流れる電流を維持するのに駆動信号
が十分でない場合、または過電流がチャンネルを流れる
場合に、制御電極駆動信号を電力スイッチング素子から
取り除く保護回路１０の好適実施例が図示されて・いる
。単に一例として、保護回路１０は大きさＲ１−の負荷
１１ど共に使用するものとして例示されており、負荷電
流ＩＬは二重コンデンリー電源装置１２の作用に応じて
流れる。電源装置１２は、例えば１９８２年５月１８日
に出願された米国時Ｗ（出願箱３７９，３９３号に詳細
に記載されているものでよく、電力線路周波数（例えば
約６０１−１ｚにおいて〉で動作し、線路端子Ｌ１およ
び１２間の線路電圧より小さい負荷電圧を必要とする負
荷１１にエネルギを供給づ−る。電源装置η１２は、負
荷１１に直列に事実上永久に接続された、最小負荷電流
を設定する主コンデンサ１２ａと、主コンデンサ１２ａ
の両端間にスイッチング素子、例えばトＬ　Ｔ１４の被
制御導通チャンネルと直列に接続された補助］ンデン号
１２ｂとを有している。ＦＥＴ内に既に存在する奇生ダ
イオードのようなダイオード１４ａがＦＥＴのドレイン
・ソース間回路の両端間に接続されている。主コンデン
”ｊｉ２ａによって設定される最小負荷電流に加えて、
電源波形ザイルの内、補助コンデンサが素子１４の飽和
によって主コンデンサの両端間に接続される期間の間、
別の負荷電流Ｉ、が補助コンデンサ１２ｂを流れ、これ
によって全体の負荷電流■しは主コンデンサ１２ａおよ
び補助コンデンサ１２ｂの大ぎさによって設定される範
囲にわたって調整することができる。電源波形サイクル
の内の索子１４が導通する期間は、素子１４のゲート電
極とく例えば素子のソース電極における）回路共通部と
の間に電圧■９が存在づることにより設定される。この
制御型ｉｆ！　（ゲート）駆動信号は、１９８２年５月
２８日に出願された米国特許出願箱３８２，８７５号に
記載されているような抵抗比較手段１６により部分的に
制御される。該米国時Ｗ［出願に記載されているように
、この抵抗比較手段は、回路の共通端子１０ａに接続さ
れた第１の入力端子１６ａと、負荷端子１０１１に接続
された入力電流＜ＩＩＮ＞端子ｉ６ｂと、線路端子Ｌ＋
Ｌこ接続される回路端子１０ｃに接続された入力電圧（
ＶＩＮ＞端子１（ｒｅとを有している。比較手段１６は
大きさＲｓのリーンブリング抵抗１７を有し、この抵抗
は負荷抵抗１１に直列に接続され、端子１６ａに対して
端子１６ａに、負荷を流れる電流に関連する電圧を発生
り−る。この負荷電流に関連づ−る電圧は、負荷１１の
温度に依存した抵抗ＲＬの両端間の電圧に関連する、端
子１６ａに対４−る端子１６ｃの電圧と比較される。端
子１６１１および１６ｃにおける瞬時電圧に応答して抵
抗比較手段１６は第１の出力１６ｄに第１のセット信号
を発生し、第２の出力１６ｅに他のリセット信号を発生
ずる。このセットおよびリセット信号は１、それぞれ端
子１０ｄにあける制御電極（ゲ１−ト）電圧９を制御し
て素子１４を飽和領域およびカットオフ領域に切り換え
るために使用される。

上記米国特許出願においては、このセラ１〜およびリセ
ット信号はそれぞれフリップフロップのような回路をセ
ットおよびリセットして、正のゲ’−１〜電圧を印加Ｊ
るか、またはそのゲート電圧をスイッチング素子１４の
ゲート電極において実質的にゼロ・ボールドのレベルに
リセットづる。本発明による図示の保護回路１０はＤ形
フリップフロップ１８を有し、このフリップフロップ１
８のクロック人力Ｃは抵抗比較手段のセット出力１６（
ｌに接続され、データ人力りは電位源子ＶＱ’　に接続
されている。

この電位源子Ｖ９’　はまたフリップフロップ１８に作
動電位を供給している。フリップフロップ１８のりセラ
１〜入力Ｒは２人力オアゲート２０の出力２０ａに接続
され、このオアゲート２０の第１の入力２０ｂは抵抗比
較手段のリセット出力１６ｅに接続されている。残りの
ゲート人力２０ｃは比較手段２０の出力２２ａに接続さ
れている。フリップフロップ１８のＱ出〕ｊは第１の好
適実施例においては直接回路の制御出力端子１０ｄに接
続され、したがってスイッチング素子１４のゲート電極
に接続される。この構成において、フリップフロップの
（約Ｖ９′電圧である）゛高レベルのＱ出力電圧は、抵
抗比較手段のセット出力１６ｄに高論理レベルが存在す
ることにより得られ、素子１４を飽和状態に作動する。

また低いＱ出力レベルは、抵抗比較手段のリレット出力
１６ｅが高論理レベルまたは比較器２２の出力２２ａが
高論理レベルであることにより得られ、素子１４をカッ
トオフ状態にする。

比較器２２の出力２２ａは、スイッチング素子１４のト
レイン・ソース間電圧Ｖｄｓの瞬時値が比較器の反転入
力２２ｂにおりる基準電圧レベルＶｒを越えた場合にの
み高論理レベルになる。上記作用を促進するために、ス
イッチング素子のドレイン・ソース間電圧は、電流制限
抵抗２４を介して比較器非反転入力２２ｃに供給されて
いる。入力２２０はまた一対の直列に接続された保護ダ
イオード２６ａおよび２ｆ３ｂの接続部に接続されてい
る。ダイオード２６ａのアノードは共通（７−ス）電位
に接続され、そのカソードおよびダイオード２６ｂのア
ノードは入力２２ｃに接続されている。ダイオード２６
ｂのカソードは正の作動電位源＋Ｖに接続されている。

比較器の人力２２ｂにおける基準電圧Ｖ、は基準電圧発
生手段２８によって供給され、この基準電圧発生手段は
少なくとも実質的に一定の基準電圧発生手段３０を有し
ている。実質的に一定の比較電圧曲線８（第１ａ図およ
び第１ｂ図参照）を利用りる場合には、実質的に一定の
基準電圧発生手段３０は回路の共通部に対して基準電圧
Ｖ、を実質的に一定の電圧Ｖｒ＋　とじて供給している
。この場合、素子１４のドレイン電極は回路の端子１０
ｅに接続され、そこからジ１７ンパ接続線３２を介して
他の端子１０ｆに接続されている。この端子には補助コ
ンデンサ１２ｂの関連する端子が接続されている。第１
ａ図および第１ｂ図の可変電圧曲線９を利用する場合に
は、実質的に一定の基準電圧発生手段３０は関連するＡ
フピット電圧Ｖｒｚの値（例えば、オフセット電圧値に
′、ｊｕｌ＋など）に設定さ仁、この電圧には素子の動
的抵抗に比例する可変電圧■８が加えられる。

この可変電圧ＶＸは隔離手段３４によりその出力３４ａ
に発生することができ、この可変電圧Ｖｘと実質的に一
定のオフセット電圧■ｒ２どの和により全体の基準電圧
■、を比較器の入力２２ｂに供給する。隔離手段３４の
出力電圧Ｖｘの大きさは隔離手段の一対の入力端子３４
ｂおよび３４０間の電圧の大きさＶｘ’　に実質的に等
しい。隔離手段３４を使用する場合には、人力３４ｂお
よび３４Ｇはそれぞれ回路の端子１０ｅおよび１０ｆに
接続され、ジャンパ３２は大きさＲｃ　（動的チャンネ
ル抵抗）を持つ抵抗３６（破線で示す）で首ぎ替えられ
る。その結果、素子１４を流れるドレイン電流１．は抵
抗３６を流れなければならず、これによりこの電圧Ｖχ
′はアース電位を基準とする電圧とはならない。隔離手
段３４はこの「浮動」電圧を分離して、その大きさをア
ース電位を基準とする出力電圧、として出力３４ａに供
給する。従って、基準電圧Ｖｒは電圧■、２　（基準電
圧発生手段３゛０によって供給される）と電ＪＥｆＥＶ
ｘ　＝　Ｉ　ｄＲｃとの和に答しくなり、曲線９にＪ５
けるように比較電圧を設定する。

抵抗比較手段１６のような通常の制御手段が電流サンプ
リング抵抗１７を、必要とする場合には、可変電圧Ｖｘ
はサンプリング抵抗の両端間の電圧Ｖｘａから得ること
が出来る。この電圧Ｖｘａに適当な倍率をかけて、可変
電圧Ｖｘを決定するのに必要とされない主コンデンサ１
２ａを通る電流の流れによる部分を割引くことにより、
電圧ＶｘとＶｒｚの和に等しい基準電圧Ｖ、を作り、曲
ＩＩ９の比較電圧を設定することができる。

動作においては、スイッチング素子１４の正常動作は、
前述した米国特許出願に記載されているように、比較手
段１６によって制御される。コールドスタート、過渡状
態および同様な状態では、負荷電流ＩＬは、素子１４に
供給される制御電極（ゲート）電圧Ｖ９によって維持す
ることの出来る電流の大きさよりも大ぎな電流まで増加
し、この場合には保護回路１０は次のように動作する。

すなわち、駆動電圧’Ｊ　９がその時流れている瞬時電
流１．ｉに対して素子１４を飽和状態に維持づるには不
十分であるので、スイッチング素子の導通チャンネル電
圧Ｖｃ＋ｓは瞬時に増加する。比較的小さい比較器　゛
入力バイアス電流のみが直列抵抗２４に流れ、一方の保
護ダイオード２６が順方向にバイアスされる程度にチャ
ンネル電圧が変化しない場合には、比較器の非反転入ノ
）　２２ｃの電圧はチャンネル電圧■ｄｓにほぼ等しく
なる。人力２２ｃの電圧は通常比較器入力２’２ｂにお
ける基準電圧Ｖｒより小さく、これにより比較器の出力
２２ａは通常低論理レベルにある。この比較器の出力の
低い論理レベルはフリップフロップをリセットするよう
に作用しない。

基準電圧Ｖ、に実質的に等しいかまたはより大きい１（
１大したチャンネル電圧降下Ｖｄ５ｅこ応答し、比較器
の出力２２ａは高論理レベルに切り換わる。

オアゲートの入力２０ｃにおけるこの高論理レベルはフ
リップフロップ１８のリセット人力Ｒに高論理レベルを
供給し、フリップフロップ１８のＱ出力を低論理レベル
に切り換える。Ｑ出力の低論理レベルにより、素子１４
はカットオフ状態に切り換えられ、その過電）ｊ消費は
防止される。

フリップフロップ１８は供給電圧＋Ｖ９′の範囲で動作
し、電源電圧に比例づるＱ出ノ〕高論理レベルを供給す
るものであり、０ＭＯ３または同様なタイプのもので構
成することが出来ることを３！ｌ！解されたい。このよ
うに、制御電極電圧子ｖ９は特定の用途に対して所望の
最大被制御Ｉ導通電流Ｉｄを維持するように設定され得
る。また、フリップフロップ１８のＱ出力は直接回路の
出力端子１０ｄ（および素子１４の制御ゲート電極）に
接続する必要はなく、１９８３年５月３１日に出願され
た米国特許出願箱４９９，５７９号に記載されているよ
うなターンオン制御回路手段３８等の他の制！［１電極
条件付【）回路に接続することができることも理解され
たい。

回路手段３８は、例えば負荷電圧や負荷電流の時間的な
変化速度を制限し、電磁障害や負荷制御回路に関連する
他の電位問題を制御するのに望ましいような、回路のタ
ーンオフ動作を急速に行うと共に回路のターンオン動作
を時間的に制御して行うものである（手段３８はまた、
回路のターンオン動作を急速に行うと共にターンオフ動
作を時間的に制御するか、または回路のターンオンおよ
びターンオフ動作を共に時間的に制御するようにするこ
ともできる）。

回路１０の保護動作が更に第２ａ図および第２ｂ図に例
示されている。ここにｄ３いて、補助コンデンサ１２ｂ
を通る電流Ｉの波形（被制御導通チャンネルの電流■、
と寄生ダイオード電流の和）およびドレイン・ソース間
電圧■ｄＳの波形がそれぞれ電力線路から作動されるラ
ンプ制御回路として用いた場合について図示されている
。波形の左部分においては、保護回路１０は一時的に切
り離されている。時点ｔ。においでは、端子Ｌ１は端子
Ｌ２に対して正であり、これにより負荷電流の一部が順
方向にバイアスされた奇生ダイオード１４ａおよび補助
コンチン１ノ”１２１１を通って流れる。この電流部分
４１は補助コンデンサ１２ｂをピーク線路電圧（例えば
、約１７５ボルト）まで充電り”る。これによりスイッ
チング素子１４のドレイン−ソース間電圧Ｖｏｓは、素
子１４がほとんど導通しない次に続く電源波形の半尋イ
クルにｄ３いてオフレ・ノトシ、電圧波形部４３で示す
ように、実質的にゼロの最小値から線路間ピーク電圧の
約２倍、例えば約３５０ボルトの最大値を有するように
なる。「スターブトコ電源装置（第２図には図示されて
ないが、前述した米国特許出願箱３８２，８７５号には
図示され−（いるもの）はその出力電位をゆっくりと増
大づるものであるが、この出力電位が抵抗比較手段１６
とフリップフロップ１８に供給される。電源装置の電位
は最終的に時点ｔ１においてスイッチング素子１４をタ
ーンオンすることのできる値に達づる。時点ｔ。と時点
ｔ１　との間、ランプ負荷抵抗１１は主コンデンサ１２
ａによって設定された最小負荷電流ＩＬを受け、負荷抵
抗１１の温度はゆっくりと上昇する。しかしながら、時
点ｔ１においては、負荷抵抗はまだ、ランプ負荷が完全
に動作温度に達した時に有する定常状態の抵抗よりも低
い値である。

したがって、時点ｔ１において、グー１へ電極電圧ｖ９
が端子１０ｄに印加され、端子Ｌ２が端子Ｌ１に対して
正である場合には、素子１４の被制御導通チャンネルを
介して電流が流れ始める。チャンネル電圧Ｉｄの部分４
５は、素子が飽和状態から９１１シて、活性領域に入る
（点４５ａ）まで増大づる。これと同時にスイッチング
素子のチャンネル電圧（部分４７）は、点４７ａに達す
るまで、その関連する飽和電圧レベルにある。ランプ負
荷はまだ正常動作時よりも低い抵抗を有しているので、
負荷１１はその時供給されている制御電極〈ゲート）電
圧ｖ９によって維持できる電流よりも更に大きな電流を
引き出そうとする。従って、部分４５１）で示す別の小
さな電流の増加により部分４７ｂで示すようにスイッチ
ング素子のドレイン・ソースＩｌ］電圧は急速に増加す
゛るが、素子は十分なゲート駆動信号がないため、飽和
状態から抜り出ず。このようにして、その後、時点【２
まで、素子は活性領域で動作し、余分な電力を消費づる
。仮にこの過電力消費が、時点ｔ１　と時点（２との間
の十分に長い時間の間、生じる場合には、索子１４は破
壊されることがある。スイッチング素子の奇生タイオー
ド１４８に続いて流れる電流部分４９にＪ、り索子に対
して有害な温度の影響が更に増大する。この電流部分４
９は補助コンデンサ１２ｂを再充電するように作用し、
また全体の電流曲線の部分４５および４５ｂの下の面積
にほぼ等しい面積を有する。

保護回路１０が接続された場合には、第２８図Ｊ５よび
第２ｂ図の波形の右側部分にｄ３けるように同じ起動現
象が時点ｔ。と時点ｆ、　Ｊ　との間に発生覆る。時点
ｔ＋　＋　においては、制御ｌＮ極（ゲート）電圧Ｖ℃
はまずスイッチング素子１４の導通しきい値に達づる。

寄生ダイオード１４ａを通る補助コンデンサ１２ｂへの
充電の後、部分４１′　の各々ににつて示すように、端
子Ｌ＋およびＬ２間の電源電圧極性は変化する。端子Ｌ
２が端子Ｌ１に対しＣｊＦである場合には、補助コンデ
ンサ電流Ｉがスイッチング素子１４の被制御導通チャン
ネルを通って流れ始める。「スターブト」電源装置の電
圧はまだその定常状態値へ「上着」中であるので、制御
電極（ゲート）電圧は時点（ａにおいて所望の全制御電
極電圧より小さく、これにより飽和電流１１（定常飽和
電流ＩＮより非常に小さい）は維持され１ｑる。従って
、被制御導通チャンネル素子１４の両端間の瞬時ドレイ
ン・ソース間電圧は、部分４９ａに示すように、基準電
圧Ｖｒより大きなレベルまで増加し、比較器用ノＪ　２
２ａの電圧は増加し、フリップフロップ１８をリレット
し、これによりゲート駆動信号を素子から取り除く。こ
れにより、電ツノスイッチング素子１４はカットオフ状
態に制御され、補助コンデンサ１２ｂを通る電流ｌの流
れは急になくなる。電源波形の一サイクル後、時点ｔｂ
において、端子Ｌ２は再び端子Ｌ１に対して正になる。

補助コンデンザ電流は再び電力スイッチング素子１４の
被制御導通チャンネルを通って流れ始める。電源電圧が
いくらか増大するので、ゲルト電圧Ｖ９も時点ｔａにお
りるよりもいくらか大きくなり、少し大きな飽和電流Ｉ
２を維持づる。しかしながら、今紺持されている飽和電
流Ｉ２は負荷によって必要ときれる電流ＩＮよりまだ小
さいので、素子のドレイン・ソース間電圧は再び部分４
９ｂで示すように飽和基準電圧Ｖｒ以上に増大する。比
較器出力２２ａのレベルは再び上昇し、制御電極電圧を
電力スイッチング素子から取り除き、急にその素子を流
れる電流の流れはなくなり、過電力消費は防止される。

次に続く時点ｔ。−ｔ９において、増加りる電源電圧に
よりグー１〜電圧が上着し、部分４８ｃｍ４８ＣＩで示
すように電力スイッチング素子の被制御導通チャンネル
の電流の増大した大ぎさを維持する。これらの電流の流
れの各々は、その時現れているグー１〜電圧によって維
持される個連する飽和電流１３−１７値よりも大きなビ
ーク電流に達づるが、まだ正常な９葡電流ＩＮより小さ
い。素子が飽和状態からｎｔ２　シて、素子のドレイン
・ソース間電圧波形は基準電圧Ｖｒより大きな部分４９
ｃｍ４９ｇを有するようになる。

これにより保護回路が作動され、駆動信号を素子１４か
ら取り除く。時点ｔｈにｄ５いて、スターブト電源装置
は最終的に完全な動作電位を供給し、ゲート電圧ｖ９は
＠終的にその正常な値に達し、７ｔ１１助コンデンザの
正常な電流ＩＮを飽和電流として維持することができる
。素子のソース・ドレイン間電圧Ｖｏｓは部分４９ｈで
示ずように、基準電圧ｖｒの大きさに等しい大ぎさに達
せず、保護回路１０は作動しない。その代り、抵抗比較
手段１６はその意図する正常な方法で動作し、時点’ｒ
＋ｖＡのある時間にリセツ１〜出力１６ｅに高論理レベ
ルの信号を供給して、補助コンデン４Ｊの信号の流れを
なくし、そして負荷抵抗の電流の流れを制御することに
より負荷抵抗の１度を制御する。これにより、負荷１１
の両端間の電圧は変化し、スイッチング素子の両端間の
ピーク・ピーク電圧も変化する。制御電極（ゲート）電
圧Ｖ９が減少したり、または素子１４にその時供給され
ている制御電極電圧によって維持しｔＩＪるものより大
ぎな負荷電流要求があった場合には、保護回路１０は作
動し、保護しようとする電力スイッチング素子１４にお
りる過電力消費を防止”す゛る。

以上、新規な電力スイッチング素子保護回路の好適な実
施例について詳しく説明したが、本技術分野に専門知識
を有するものにとっては多くの変更や変形を行なうこと
ができることは明らかなことであろう。従って、本発明
は特許請求の範囲によってＨｉ１１限されるものであっ
て、好適な実施例に示され−Ｃいる特定の細部や手段に
よって限定されるものではない。

【図面の簡単な説明】

第１ａ図および第１ｂ図は、それぞれ電力用電界効果ト
ランジスタ（＋＝　Ｅ　Ｔ　）および絶縁グー１へ整流
器（ＩＧＲ）の順方向伝達特性を表わリグラフを示し、
特に本発明の原理による保護回路の飽和領域−および動
作特性曲線を例示づる図であり、第２図は、本発明の保
護回路の好適な一実施例を含む負荷制御回路のブロック
図であり、第２ａ図および第２ｂ図は、本発明の保護回
路を用いた場合ｄ３よび用いない場合についてのＦ　Ｅ
］−負荷電流制御回路におりるドレイン電流およびトレ
イン−ソース電圧を表わ゛リー波形図である。 （主な符号の説明） １０・・・保護回路、１１・・・負荷、１２・・・電源
装置Ｕ〔，１２ａ・・・主コンデンサ、１２ｂ・・・補
助コンデンサ、１４・・・スイッチング素子（Ｆ　Ｅ　
Ｔ　）、１６・・・抵抗比較手段、１８・・・フリップ
フ［１ツブ、２０・・・オアゲート、２２・・・比較器
、２８・・・基準電圧発生手段、３０・・・基準電圧発
生源、３４・・・隔離手段。 ＦＩＧ、／σ ＦＩＧ、／ｂ ２

Claims (1)

1. 【特許請求の範囲】 １、被制御導通回路と、駆動信号を受けて、前記被制御
   導通回路を通る飽和電流の流れを該駆動信号の大ぎざに
   よって決定される最大値まで維持するようにする制御電
   極とを右する電ツノスイッチング半導体素子にお（）る
   過電力消費を防止する装置であって、 飽和基準電圧を供給する手段と、 前記半導体素子の前記被制御導通回路の両端間の電圧の
   大ぎざを前記飽和基準電圧と比較する手段ど、 前記素子の電圧が前記飽和基準電圧を越えたことを前記
   比較手段が判別したことに応答して前記制御電極駆動信
   号を前記素子から取り除く手段と、を有する装置。 ２、特％Ｌ［請求の範囲第１項記載の装置にＪ３い−Ｃ
   １前記飽和基準電圧が実質的に一定の電圧である装置。 ３、特許請求の範囲第２項記載の装置に４３いて、前記
   実質的に一定の電圧が、前記素子を通る飽和電流の流れ
   の最大値における前記素子の被制御導通回路の両端間の
   電圧よりも大きい予め選択された大きさを持つ電圧であ
   る装置。 ４、特許請求の範０第１項記載の装置において、前記飽
   和基準電圧が、前記素子の前記被制尉）導通回路を流れ
   る電流の大ぎざに比例している装置。 ５、特許請求の範囲第４項記載の装置にＪ３いで、前記
   飽和基準電圧が、オフセット電圧と前記素子を流れる前
   記被制御導通回路の電流の大きさに比例する電圧との和
   である装置。 ６、特許請求の範囲第５項記載の装置において、前記素
   子が動的チャンネル抵抗を有してｄ５す、前記比例電圧
   を前記動的チャンネル抵抗とこの抵抗を流れる電流の積
   として供給する手段を有する前記装置。 ７、特許請求の範囲第６項記載の装置にｄ３いて、前記
   オフセット電圧が実質的に一定の電圧である装置。 ８、特許請求の範囲第７項記載の装置において、所定の
   大きさの実質的に一定のオフセット電圧を供給する手段
   を有する装置。 ９、特許請求の範囲第６項記載の装置において、前記比
   例電圧を供給する手段が、前記素子の前記被制御導通回
   路に直列であって、前記素子の動的チャンネル抵抗の大
   きさにほぼ等しい大きさを有する抵抗と、前記オフセッ
   ト電圧と直列に、前記直列抵抗の両端間に発生される電
   圧の大きさにほぼ等しい大きさの前記比例電圧を供給す
   る隔離手段とを有する装置。 １０、特許請求の範囲第１項記載の装置において、前記
   比較手段が、前記素子の前記被制御導通回路の両端間の
   電圧を受ける第１の入力と、前記飽和基準電圧を受ける
   第２の入力と、前記第１の入力の電圧の大きさが前記第
   ２の入力の大ぎさを越えた場合のみ保護信号を供給する
   出力とを有する比較器で構成されている装置。 １１、特許請求の範囲第１０項記載の装置において、前
   記駆動信号を取り除く手段が、セラ］へ入ツノと、前記
   比較器の出力の保護信号を擲りるリセット入力と、前記
   比較器の出力の保護信号が前記リセット人力に存在しな
   い場合にのみ、当該装置の外部の゛信号によって前記セ
   ット入力が作動されることに応答して前記制御ミノ〕信
   号が現れる出力とを有するフリツプフロツプ手段を有す
   る装置。 １２、特許請求の範囲第１項記載の装置において、前記
   駆動信号を取り除く手段と協働して、前記駆動信号を前
   記素子の制御電極に供給または制御電極から取り除く動
   作の内の少なくとも一方において、前記駆動信号の大き
   さを時間的に制御して変化させる手段を有する装置。 １３、特許請求の範囲第１２項記載の装置において、前
   記時間的に制御して変化させる手段が、前記駆動信号を
   前記制御Ｎ極に供給する場合のみ制御して変化させ、そ
   れ以外は、前記駆動信号を取り除く手段により前記駆動
   信号を前記制御電極から急激に取り除く動作を実質的に
   は妨げないようになっている装置。 １４、特許請求の範囲第１項記載の装置において、前記
   制御電極信号が駆動電圧である装置。 １５、特許請求の範囲第１項記載の装置において、前記
   制御電極信号が駆動電流である装置。