JPS6028294A - 印刷回路基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、印刷回路基板、特にチップ型電子部品をは
んだ付けにより固定するために導体パターン先端に形成
されたはんだ付ランドの構造が改良された印刷回路基板
に関する。

第１図および第２図は、この発明の対象となる印刷回路
基板に実装されるチップ型電子部品の代表的な例を示す
平面図および正面図である。第１図およ第２図から明ら
かなように、チップ型電子部品１は、電子部品素子２と
、電子部品素子２の両端に形成されたＮ極３，４とから
なる。このような電子部品１の一般的な大きさは、下記
の表の通りである。

従来より、上述したようなチップ型電子部品１を、印刷
回路基板に固定し印刷回路基板上に形成された導体パタ
ーンとはんだ付けにより接続するために、印刷回路基板
上に導体パターンと一体にはんだ付ランドが形成されて
いた。第３図および第４図は、従来の印刷回路基板のは
んだ付ランドおよびこのはんだ付ランドに固定されチッ
プ型電子部品を示す各平面図である。

第３図を参照して、チップ型電子部品１は、以下の手順
により印刷回路基板に実装されていた。

まず、印刷回路基板上に形成された導体パターン５．６
と一体に形成されたはんだ付ランド７．８間の絶縁部分
上に接着剤を塗布し、次にこの接着剤によりチップ型電
子部品１を仮固定する。最後に、フローはんだによりチ
ップ型電子部品１の電極３．４とはんだ付ランド７．８
とをはんだ付けする。

ところで、第３図に示す従来のはんだ付ランド７．８で
は、その幅がチップ型電子部品１の電極３．４の幅より
も狭く形成されており、他方第４図に示した例でははん
だ付ランド７．８の幅がチップ型電子部品１の電極３，
４の椙よりも広く形成されている。はんだ付ランドの幅
がこのように選ばれていたため、従来の印刷回路基板で
は以下の問題が生じていた。

第５図は、第２図に示したはんだ付ランドを有する印刷
回路基板にチップ型電子部品１をフローはんだによりは
んだ付けした状態を示す平面図である。第５図から明ら
かなように、はんだ付ランド７．８の幅をチップ型電子
部品１の電極３，４の幅よりも狭くした場合、電極３，
４のエツジ部にはんだ９ののりが悪くなり、したがって
確実な接続を得ることができないという問題がある。ま
た、チップ型電子部品１が所定の仮固定位置からずれた
場合には、コーナ部分に余分なはんだが付着するという
問題もあった。

他方、はんだ付ランド７．８の幅をチップ型電子部品１
の電極３．４の幅よりも広くした場合（８３図の例）で
は、第６図に同じく平面図で示すように、１ｉｔｊｉ！
３．４と導体パターン５，６との接続は良好であるが、
多量のはんだが付着するため曲げなどの外力に対してチ
ップ型電子部品１が破壊しやすくなるという欠点があっ
た。

さらに、第５図および第６図の双方から明らかなように
、従来のはんだイ］ランドては、チップ型電子部品１を
平行に配置する場合には、はんだが矢印Ｘ方向に流れる
ため、隣接するはんだ付ランド間でブリッジなどが生じ
ゃずいという欠点もあった。

それゆえに、この発明の目的は、上述の諸欠点を解消し
、少色のはんだで確実に導体パターンとチップ型電子部
品の電極とを接続することができ、かつブリッジの発生
および電子部品の破壊等を確実に防止し得る、新規な形
状のはんだ付ランドが形成された印刷回路基板を提供す
ることにある。

この発明は、要約すれば、はんだ付ランドの平面形状が
、その最大幅部分がチップ型電子部品の電極幅とほぼ同
等の幅を有し、かつ最大幅部分よりもチップ型電子部品
側の部分がチップ型電子部品の電ｉ蛍幅よりも狭く形成
されており、さらに最大幅部分の導体パターン側の部分
が略半円形状となるように形成されている、印刷回路基
板である。

この発明のその他の特徴は、図面を参照して行なう以下
の実施例の説明により明らかとなろう。

第７図は、この発明の一実施例を示す平面図である。第
７図を参照して、この実施例では、はんだ付ランド１７
．１８は円形に形成されている。

このはんだ付ランド１７．１８の最大幅部分の幅すなわ
ち直径φＤは、チップ型電子部品１の電極３．４の幅と
同等に選ばれている。たとえば、前述した表に示した３
、２Ｘ１．６ｍｍの大きさのチップ型電子部品では、直
径φＤは１．６〜１．７＋ｕｎであり、２Ｘ１．２５ｍ
ｍの大きさの場合には直径φｌ１ｔｌ　、　２５〜１　
、３５ｍｍとなる。なお、各はんだ付ランド１７．１８
の中心間距１ｍ！ｔＰは、３゜２Ｘ１．６ｍｎ１の大き
さのチップ型電子部品では３゜７５ｍｍであり、２Ｘ１
．２５ｍｍの場合には２．５ｍｍである。

この実施例の印刷回路基板へのチップ型電子部品１の装
着は、前述した従来の方法と同一の方法により行ない得
る。すなわち接着剤によりまず仮固定した後、フローは
んだによりはんだ付（プする。

しかしながら、以下に詳細に述べるように、第７図に示
した実施例では、従来の印刷回路基板のはんだ付ランド
における諸問題を効果的に解消することができる。

第８図は、第７図に示した実施例において、縦方向に接
続されるチップ型電子部品が２列に配置されている場合
のはんだ付は状態を示す平面図である。ここでは、右側
に示すようにチップ型電子部品１が仮固定にもかかわら
ず装着ずれを起こしたとしても、余分なはんだがはんだ
付ランド１７゜１８に残ることはない。はんだ付ランド
１７，１８が円形であるため、余分なコーナ部分を有し
ないからである。また、第８図で横方向に隣接する各は
んだ付ランド１７．１７問および１８．１８間でのブリ
ッジも発生しない。なぜならば、はんだ付ランド１７．
１８が円形であるため、はんだ１９の表面張力が梗めて
効果的に作用し得るからである。

上述のような利点は、第９図に同じく平面図で示す配置
においてより顕著に現われる。第９図では、縦方向に直
列に配置された２個の電子部品１゜１が２列になって配
置されている。ここでは、第９図に図解されているよう
に、４個のはんだ付ランド１７．１７．１８．１８が近
接する部分すなわち第９図の中央部分においてブリッジ
が発生しやすい。しかしながら、ここで１．各はんだ付
ランド１７．１８が円形に形成されているため、上述の
ようにはんだ１９が円の中心方向に表面張力により効果
的に引張られ、したがってブリッジの発生が確実に防止
され、かつはんだ量を少量に抑えることも可能となって
いる。すなわち、上述した第７図に示した実施例の利点
は、第９図に示す配置において特に顕著に現われる。

また、この種の印刷回路基板を設計する際には、２．５
ｍｍピッチの基本格子が用いられている。したがって、
この実施例のはんだ付ランド１７．１８を、この基本格
子上あるいは基本格子の１／２すなわち１．２５ｍ１ｌ
ｌピツチの補助格子上に配置すれば、極めて容易に設計
図面を作成することができる。

なお、上述した実施例では、円形のはんだ付ランド１７
．１８を示したが（第７図）、この発明のはんだ付ラン
ドはこの形状に限られるものではない。たとえば、第１
０図に同じく平面図で示すように、最大幅部分よりチッ
プ型電子部品１側の部分を先端の細くなった台形にし、
他方最大幅部分から導体パターン５，６側の部分を半円
形状に形成してもよい。ここでもはんだ付ランド１７゜
１８の最大幅部分はチップ型電子部品１の電極３゜４の
幅と同等あるいはそれよりわずかに大きく選ばれている
。また、同じく第１１図に平面図で示すように、長方形
もしくは正方形の四隅を大きくコーナ取りして円弧状と
した形状にはんだ付ランド１７．１８を形成してもよい
。第１１図の例においては、はんだ付ランド１７．１８
の最大幅部分はチップ型電子部品１の電極３．４の幅と
同等に選ばれており、かつ最大幅部分よりもチップ型電
子部品１側の部分が電極３，４の幅よりも狭く形成され
ている。なお、第１１図に示した例では、はんだ付ラン
ド１７．１８の最大幅部分から導体パターン５．６側の
部分も、チップ型電子部品１側の部分と同様の形状に形
成されているが、大き（コーナ取りされているためほぼ
半円形状を有しているものということができる。

以上のように、この発明によれば、はんだ付ランドの平
面形状は、最大幅部分がチップ部品の電極幅とほぼ同等
の幅を有し、かつ最大幅部分からチップ型電子部品側の
部分がチップ型電子部品の電極幅よりも狭く形成されて
おり、さらに最大幅部分から導体パターン側部分が略半
円形状に形成されているので、溶融はんだの表面張力が
極めて効果的に作用し、そのため従来問題となっていた
余分なはんだの付着ならびにブリッジの発生を確実に防
止することかでき、しかもチップ型電子部品の電極部へ
のはんだ盛りが少なくなるため、電子部品の破壊ストレ
スをも効果的に吸収することが可能となる。

【図面の簡単な説明】

第１図（才、この発明の対客となる印刷回路基板に実装
されるチップ型電子部品の一例を示ず平面図である。第
２図は、第１図に示したチップ型電子部品の正面図であ
る。第３図および第４図は、従来の印刷回路基板おける
はんだ付ランドあよひこのはんだ付ランドとチップ型電
子部品との関係を示す各平面図である。第５図および第
６図は、第３図および第４図に示した従来の印刷回路基
板におけるシよんだ付は状態を示す平面図である。第７
図は、この発明の一実施例を説明するための平面図であ
る。第８図および第９図は、第７図に示した実施例を利
用してチップ型電子部品をはんだ付けした状態を示す各
平面図である。第１０図および第１１図は、この発明の
はんだ付ランドの形状の他の例を示すための各平面図で
ある。 １・・・チップ型電子部品、３，４・・・チップ型電子
部品の電極、５．６・・・導体パターン、１７．１８・
・・はんだ付ランド、１９・・・は／υだ。 代　理　人　大　岩　増　維 県３図　第４図 第５図　第６図 第１０図 手続補正書（自発） ２、発明の名称 印刷回路基板 ３、補正をする者 代表者片山仁へ部 ５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 （１）　明細書第５頁第１０行および第１３行の「第１
図およ第２図から」とあるのを、［第１図および第２図
から」に補正する。 （２）　明細書第５頁第１０行の［（第３図の例）では
、」とあるのを、「（第４図の例）では、」に補正する
。 以上

Claims (4)

【特許請求の範囲】
1. （１）　チップ型電子部品をはんだ付けにより固定する
   ために導体パターン先端にはんだ付ランドが形成されて
   いる印刷回路基板において、前記はんだ付ランドの平面
   形状は、 最大幅部分がチップ部品の電極幅とほぼ同等の幅を有し
   、かつ前記最大幅部分からチップ部品側の部分がチップ
   部品の電極幅よりも狭く形成されており、さらに前記最
   大幅部分から導体パターン側の部分が略半円形状となる
   ように形成されていることを特徴とする、印刷回路基板
   。
2. （２）　前記はんだ付ランドの平面形状は、円形である
   、特許請求の範囲第１項記載の印刷回路基板。
3. （３）　前記はんだ付ランドは、設計の除用いる２、５
   １１１１１１の基本格子上に配置される、特許請求の範
   囲第１項または第２項記載の印刷回路基板。
4. （４）　前記はんだ付ランドは、設計の際に用いる１、
   ２５ｍｍの補助格子上に配置される、特許請求の範囲第
   １項または第２項記載の印刷回路基板。